JP2020161090A - システム半導体チップ、システム半導体チップの情報漏洩検出方法及びシステム半導体チップの情報漏洩抑止方法 - Google Patents

Abstract

【課題】システム半導体チップからの情報漏洩によるサイドチャネル攻撃の可能性を各システム半導体チップ内で自己診断して情報漏洩を未然に防止することを課題とする。【解決手段】アナログ信号をデジタル信号に変換するアナログデジタル変換部４と、システム半導体チップ１内の電圧変動部分の位置Ｐ１からアナログ電圧変動信号をアナログデジタル変換部４に入力する電圧変動信号抽出ラインＬ１と、アナログデジタル変換部４によってアナログ電圧変動信号をデジタル信号に変換したデジタル電圧変動信号ＤADCの波形を解析してデリミタ情報を抽出する解析部１３と、解析部１３がデリミタ情報を抽出した場合、デリミタ情報が抽出された旨の通知を外部出力する制御部２０とを備える。【選択図】図１

Description

本発明は、システム半導体チップからの情報漏洩によるサイドチャネル攻撃の可能性を各システム半導体チップ内で自己診断して情報漏洩を未然に防止することができるシステム半導体チップ、システム半導体チップの情報漏洩検出方法及びシステム半導体チップの情報漏洩抑止方法に関する。

コンピュータ技術の進歩とインターネット技術の進歩は、スマート家電、コネクテッドカー、ホームセキュリテイ、自動販売機、ヘルスケア、医療器具等のＩｏＴ（Internet of Things）を提供するに至っている。

この結果、コンピュータウィルスの活動範囲も広くなり、コンピュータウィルスの社会的な影響は、計り知れない状況を形成し、サイバー戦争の範囲が広くなると共にその影響は、身近なものとなりつつある。特にＩｏＴ機器のようにインタフェースが無いか限られている場合は、インターネットを介した入出力操作の自動性が高くなることから、ソフトウェアを中心とした無線通信となるため、今まででは考えられない無限に近いセキュリテイホールに直面し、悪意の操作の可能性をより高めることとなる。

特許文献１には、目的の動作、現象を受信し、センサ電気信号に変換するセンサユニット、前記センサユニットのセンサ電気信号をセンサデジタルデータに変換して外部へ認証信号と共にセンサデジタルデータを送信する送信部と、外部よりデータを認証データと共に受信する受信部とを有する信号処理ユニットを備え、 前記認証信号を検証することで、前記信号処理ユニットから出力されるデータが真正データであるかどうかを認証する認証手段（オーナーユニット）の組み合わせ構成により、インタフェースを備えなくても、真正なデータの送信を行うことができると共に、受信するデータも認証データの秘匿的な取り扱いによって、真正なデータをうけとることができ、外部から不正に侵入するコンピュータウィルスの影響を排除し、安定したＩｏＴ端末の使用を実現するオーナーチェックシステムが記載されている。

特開２０１８−７３４１６号公報

ところで、ＩｏＴ端末では、スニッフィングやなりすましなどの攻撃に対して脆弱であり、機器や装置、ソフトウェアなどが外部から内部構造や記録されたデータなどを解析、読取、改ざんされない状態にする耐タンパー性をもたせる必要がある。特にＩｏＴ端末などに用いられる電子署名などの暗号回路を搭載したＳｏＣ（Ｓｙｓｔｅｍ−ｏｎ−ａ−ｃｈｉｐ）などのシステム半導体チップは、パッケージ化されたシステム半導体チップの外部からシステム半導体チップ内から漏れた電源電圧変動をもとに署名鍵などを盗み取るサイドチャネル攻撃に脆弱である。

このシステム半導体チップからの情報漏洩は、利用環境や個体差によってばらつきがあるため、各システム半導体チップからどの程度の情報漏洩が生じているかを判定することは難しく、また、情報漏洩を検証するには多大な時間と労力とを必要とするという課題がある。

なお、このサイドチャネル攻撃は、システム半導体チップなどに侵入しないで攻撃が可能になるため、侵入の形跡が残らず、セキュリティ対策上、脆弱になりやすい。

本発明は、上記従来技術の課題を解決するためになされたものであって、システム半導体チップからの情報漏洩によるサイドチャネル攻撃の可能性を各システム半導体チップ内で自己診断して情報漏洩を未然に防止することができるシステム半導体チップ、システム半導体チップの情報漏洩検出方法及びシステム半導体チップの情報漏洩抑止方法を提供することを目的とする。

上記の課題を解決するため、本発明は、少なくとも暗号回路が搭載されたシステム半導体チップ内の情報漏洩を自己診断するシステム半導体チップであって、アナログ信号をデジタル信号に変換するアナログデジタル変換部と、前記システム半導体チップ内の電圧変動部分からのアナログ電圧変動信号を前記アナログデジタル変換部に入力する電圧変動信号抽出ラインと、前記アナログデジタル変換部によって前記アナログ電圧変動信号をデジタル信号に変換したデジタル電圧変動信号を解析してデリミタ情報を抽出する解析部と、前記解析部が前記デリミタ情報を抽出した場合、前記情報漏洩に対応する措置を行う制御部とを備えることを特徴とする。

また、本発明は、上記の発明において、複数の電圧変動部分から抽出された複数の前記アナログ電圧変動信号を前記アナログデジタル変換部に選択入力するセレクタを備えたことを特徴とする。

また、本発明は、上記の発明において、前記電圧変動部分は、内部電源電圧ライン、外部入力電源電圧ライン、グランドライン及び半導体基板のうちの１以上の部分であることを特徴とする。

また、本発明は、上記の発明において、前記内部電源電圧ライン及び／又は前記グランドラインは、前記暗号回路に対する内部電源電圧ライン及び／又はグランドラインであることを特徴とする。

また、本発明は、上記の発明において、前記制御部は、前記解析部が前記デリミタ情報を抽出した場合、前記デリミタ情報が抽出された旨の通知を外部出力することを特徴とする。

また、本発明は、上記の発明において、外部からのアクセスが不可であり、前記解析部が抽出した前記デリミタ情報を保存する情報保存部と、前記情報保存部に保存されたデリミタ情報を減衰させる逆相信号を生成して前記電圧変動部分に出力する逆相信号生成部とを備え、前記制御部は、前記デリミタ情報を抽出した場合、前記逆相信号生成部から前記逆相信号を前記電圧変動部分に出力させることを特徴とする。

また、本発明は、上記の発明において、外部からのアクセスが不可であり、前記解析部が抽出した前記デリミタ情報を保存する情報保存部と、前記情報保存部に保存されたデリミタ情報を擾乱させる偽デリミタ信号を前記電圧変動部分に出力する擾乱信号生成部とを備え、前記制御部は、前記デリミタ情報を抽出した場合、前記擾乱信号生成部から前記偽デリミタ信号を出力させることを特徴とする。

また、本発明は、上記の発明において、前記アナログデジタル変換部の前段に帯域制限を行う帯域制限回路を備え、前記制御部は、前記帯域制限回路に対する帯域制限調整を行うことを特徴とする。

また、本発明は、上記の発明において、部アナログ信号を入力する入力端子を備え、前記セレクタには前記外部アナログ信号が入力され、前記アナログデジタル変換部は、前記セレクタを介して前記外部アナログ信号をデジタル信号に変換することを特徴とする。

また、本発明は、少なくとも暗号回路が搭載されたシステム半導体チップ内の情報漏洩を自己診断するシステム半導体チップの情報漏洩検出方法であって、前記システム半導体チップ内の電圧変動部分からのアナログ電圧変動信号を前記システム半導体チップ内に設けたアナログデジタル変換部に入力する電圧変動信号抽出ステップと、前記アナログデジタル変換部によって前記アナログ電圧変動信号をデジタル信号に変換したデジタル電圧変動信号を解析してデリミタ情報を抽出する解析ステップと、前記解析ステップにおいて前記デリミタ情報を抽出した場合、前記デリミタ情報が抽出された旨の通知を外部出力する通知ステップとを含むことを特徴とする。

また、本発明は、少なくとも暗号回路が搭載されたシステム半導体チップ内の情報漏洩を抑止するシステム半導体チップの情報漏洩抑止方法であって、前記システム半導体チップ内の電圧変動部分からのアナログ電圧変動信号を前記システム半導体チップ内に設けたアナログデジタル変換部に入力する電圧変動信号抽出ステップと、前記アナログデジタル変換部によって前記アナログ電圧変動信号をデジタル信号に変換したデジタル電圧変動信号を解析してデリミタ情報を抽出する解析ステップと、前記解析ステップにおいて前記デリミタ情報を抽出した場合、前記デリミタ情報を減衰させる逆相信号を生成して前記電圧変動部分に出力する逆相信号生成ステップとを含むことを特徴とする。

また、本発明は、少なくとも暗号回路が搭載されたシステム半導体チップ内の情報漏洩を抑止するシステム半導体チップの情報漏洩抑止方法であって、前記システム半導体チップ内の電圧変動部分からのアナログ電圧変動信号を前記システム半導体チップ内に設けたアナログデジタル変換部に入力する電圧変動信号抽出ステップと、前記アナログデジタル変換部によって前記アナログ電圧変動信号をデジタル信号に変換したデジタル電圧変動信号を解析してデリミタ情報を抽出する解析ステップと、前記解析ステップにおいて前記デリミタ情報を抽出した場合、前記デリミタ情報を擾乱させる偽デリミタ信号を前記電圧変動部分に出力する擾乱信号生成ステップとを含むことを特徴とする。

本発明によれば、システム半導体チップからの情報漏洩によるサイドチャネル攻撃の可能性を各システム半導体チップ内で自己診断することができ、情報漏洩を未然に防止することができる。

図１は、本実施の形態に係るシステム半導体チップの構成を示す機能ブロック図である。 図２は、解析部によるデリミタ情報の抽出を説明する説明図である。 図３は、本実施の形態の制御部による自己診断処理手順を示すフローチャートである。 図４は、本変形例１に係るシステム半導体チップの構成を示す機能ブロック図である。 図５は、本変形例１の内部電源回路の概要構成を示す回路図である。 図６は、逆相信号の印加前後におけるアナログ電圧変動信号の電圧変動成分信号の時間変化を示す図である。 図７は、本変形例１の制御部による情報漏洩抑止処理手順を示すフローチャートである。 図８は、本変形例２に係るシステム半導体チップの構成を示す機能ブロック図である。 図９は、本変形例２の内部電源回路の概要構成を示す回路図である。 図１０は、偽デリミタ信号の生成前後におけるアナログ電圧変動信号の周波数スペクトラムを示す図である。 図１１は、本変形例２の制御部による情報漏洩抑止処理手順を示すフローチャートである。

以下に、添付図面を参照して、本発明に係るシステム半導体チップ、システム半導体チップの情報漏洩検出方法及びシステム半導体チップの情報漏洩抑止方法の好適な実施の形態を詳細に説明する。

＜システム半導体チップの概要構成＞
まず、本実施の形態に係るシステム半導体チップ１の概要構成について説明する。図１は、本実施の形態に係るシステム半導体チップ１の構成を示す機能ブロック図である。なお、システム半導体チップ１は、ＩｏＴ端末に搭載され、図示しない外部のセンサからのアナログセンサ信号をデジタル化し、デジタル署名とともにデジタル化されたデジタル信号を送信するＳｏＣを一例として示している。

図１に示すように、システム半導体チップ１は、ＣＰＵ２、メモリ３、アナログデジタル変換部４、インタフェース回路５、内部電源回路６及びデジタル署名回路７を有した回路モジュールであり、それぞれは内部バスＢに接続される。

ＣＰＵ２は、システム半導体チップ１の全体制御を行うプロセッサである。メモリ３は、ＣＰＵ２の処理プログラムやデータを格納するオンチップメモリである。アナログデジタル変換部４は、アナログ信号をデジタル信号に変換するＡ／Ｄコンバータである。インタフェース回路５は、端子Ｔ１０を介して外部とデータの送受信処理を行う。

内部電源回路６は、端子Ｔ２０及び端子Ｔ２１を介して入力された入力電源電圧をシステム半導体チップ１内で使用する各種の内部電源電圧に変換して出力するスイッチングレギュレータである。

デジタル署名回路７は、外部に送信する送信データをハッシュ関数などによって固定長データに変換し、この固定長データを署名鍵（秘密鍵）によって暗号化する電子署名を行う暗号回路であり、ＣＰＵ２とは別個に処理する暗号アクセラレータである。デジタル署名回路７は、ハードウェアであってもソフトウェアであってもよい。また、デジタル署名回路７の処理内容をＣＰＵ２内で行うようにしてもよい。

アナログデジタル変換部４の前段には、セレクタ１１が設けられる。セレクタ１１には、端子Ｔ３０から外部のセンサからのアナログセンサ信号が入力される。また、セレクタ１１には、内部電源回路６からデジタル署名回路７に供給される内部電源ライン上の位置Ｐ１から、電圧変動信号抽出ラインＬ１を介してアナログ電圧変動信号Ｖ_DDが入力される。また、セレクタ１１には、入力電源端子である端子Ｔ２０と内部電源回路６との間の入力電源ライン上の位置Ｐ２から、電圧変動信号抽出ラインＬ２を介してアナログ電圧変動信号Ｖｉｎが入力される。位置Ｐ１，Ｐ２は、電圧変動部分である。すなわち、セレクタ１１には、アナログセンサ信号、及び、電圧変動部分の１以上のアナログ電圧変動信号が入力される。セレクタ１１は、制御部２０の制御のもと、マルチプレクサとして機能し、順次、アナログデジタル変換部４側に対する選択入力を行って時分割多重化を行う。

なお、電圧変動部分は、その他、グランド端子である端子Ｔ２１と内部電源回路６との間のグランドライン上の位置Ｐ３、デジタル署名回路７のグランドライン上の位置Ｐ４、シリコン基板である半導体基板上の位置Ｐ５などを含めてもよい。電圧変動部分は、矢印Ａに示した情報漏洩内の署名鍵をもとにしたサイドチャネル攻撃に対応して、署名鍵が漏洩しやすいデジタル署名回路７に入出力するラインあるいは近傍でることが好ましい。

暗号回路においては電源、グランドを流れる電圧、電流により内部状態が推定できてしまうサイドチャネル攻撃が問題となっている。ここで、ＣＭＯＳデジタル回路において、電源電流の一部は、シリコン基板内を回帰電流として流れ、その電流により電圧変動が発生し、基板ノイズとして観測される。このため、基板ノイズからも情報が漏洩してしまう危険性が考えられる。そこで、半導体基板上の位置Ｐ５も、電圧変動部分として加えている。

セレクタ１１とアナログデジタル変換部４との間には、帯域制限回路１２が配置される。帯域制限回路１２は、署名鍵のビットの出現周期が特定の低い周波数帯であるため、制御部２０の制御のもと、この特定の低い周波数帯のみを通過させる帯域制限調整を行う。帯域制限回路１２は、具体的には、ローパスフィルタあるいはバンドパスフィルタである。なお、アナログデジタル変換部４自体の帯域も低いため、帯域制限回路１２を設けなくてもよい。

解析部１３は、アナログデジタル変換部４によって変換されたデジタル信号のうち、アナログ電圧変動信号をデジタル信号に変換したデジタル電圧変動信号Ｄ_ADCを取得し、デジタル電圧変動信号Ｄ_ADCの波形を解析してデリミタ情報を抽出する。デリミタ情報は、署名鍵のビットの区切りに対応した情報である。デリミタ情報には、出力情報や周波数情報が含まれる。

情報保存部１４は、外部からのアクセスが不可であり、解析部１３が抽出したデリミタ情報を保存する。

制御部２０は、ＣＰＵ２の負荷を低減するため、ＣＰＵ２とは別個に設けられ、情報漏洩の自己診断制御を行うための制御部である。制御部２０は、解析部１３がデリミタ情報を抽出した場合、情報漏洩に対応する措置として、デリミタ情報が抽出された旨の通知を、インタフェース回路５を介して外部出力する。なお、この通知の外部出力は、インタフェース回路５を介さず、例えば、通知用の専用ピンを設け、この専用ピンから外部出力するようにしてもよい。ただし、制御部２０は、デリミタ情報を外部出力しない。デリミタ情報は、システム半導体チップ１内の情報保存部１４内に格納される。なお、この通知を受けた場合、通知元のシステム半導体チップ１は、署名鍵の情報漏洩があるため、使用しない、あるいは、このシステム半導体チップ１から送信された情報は廃棄され、使用しないことになる。

＜デリミタ情報の抽出＞
次に、解析部１３によるデリミタ情報の抽出について説明する。図２は、解析部１３によるデリミタ情報の抽出を説明する説明図である。図２（ｃ）に示すように、アナログデジタル変換部４のクロックＣＬＫ_ADCは、図２（ａ）に示したＣＰＵ２のクロックＣＬＫ_COREに比べて低い周波数であり、周波数帯域が低く狭い。図２（ｂ）に示すように、電圧変動信号抽出ラインＬ１を介して入力されるアナログ電圧変動信号Ｖ_DDは、クロックＣＬＫ_COREに影響を受けて変動するが、アナログデジタル変換部４は、クロックＣＬＫ_ADCでサンプリングされ、結局、アナログ電圧変動信号Ｖ_DDの包絡線を離散的に検出することになる。

図２（ｄ）に示すように、クロックＣＬＫ_ADCでサンプリングされたデジタル電圧変動信号Ｄ_ADCは解析部１３に入力される。解析部１３は、デジタル電圧変動信号Ｄ_ADCの波形を解析してデリミタ情報Ｄｄを抽出する。デリミタ情報Ｄｄは、電圧値（出力値）が所定値よりも大きい値を示して出現し、時間を区切る情報である。デリミタ情報Ｄｄは、所定周波数で規則性をもった２値パターンを推定するための情報でもある。デリミタの間隔が長い場合、ビット「１」に対応し、デリミタの間隔が短い場合、ビット「０」に対応するものと推定できる。例えば、ビット「１」の演算負荷は、ビット「０」の演算負荷よりも大きいため、時間がかかっているものと推定される。このときの電圧変動は、例えば、デジタル署名回路７側に電流が引っ張られて電圧降下が生じるからであり、ビット生成に対応したものとなる。したがって、このビットパターンが署名鍵に対応するものと推定される。このため、解析部１３は、デリミタ情報Ｄｄが抽出された場合、署名鍵の情報漏洩があると自己診断する。

なお、解析部１３は、図２（ｄ）に示すように、時間波形に対応してデリミタ情報Ｄｄを抽出してもよいし、周波数スペクトル解析を行ってデリミタ情報Ｄｄを抽出するようにしてもよい。

＜制御部による自己診断処理＞
図３は、本実施の形態の制御部２０による自己診断処理手順を示すフローチャートである。図３に示すように、制御部２０は、まず、セレクタ１１に対してアナログ電圧変動信号の選択入力を行う（ステップＳ１０１）。その後、制御部２０は、解析部１３に対してデリミタ情報Ｄｄの抽出処理を行わせる（ステップＳ１０２）。その後、制御部２０は、デリミタの出力が所定値以上であるか否かを判定する（ステップＳ１０３）。

デリミタの出力が所定値以上であるならば（ステップＳ１０３；Ｙｅｓ）、制御部２０は、デリミタ情報Ｄｄが抽出された旨の通知を外部出力し（ステップＳ１０４）、本処理を終了する。一方、デリミタの出力が所定値以上でないならば（ステップＳ１０３；Ｎｏ）、そのまま本処理を終了する。なお、本処理は、所定時間ごとに繰り返し行われる。

なお、本実施の形態のアナログデジタル変換部４は、アナログセンサ信号とアナログ電圧変動信号とをデジタル信号に変換するものであったが、アナログセンサ信号用のアナログデジタル変換部と、アナログ電圧変動信号用のアナログデジタル変換部とをそれぞれ個別に設けてもよい。本実施の形態では、アナログセンサ信号用の１つのアナログデジタル変換部４が、アナログ電圧変動信号用のアナログデジタル変換部として共用されている。なお、システム半導体チップ１がアナログセンサ信号をデジタル信号に変換する機能を必要としない場合、システム半導体チップ１は、アナログ電圧変動信号用のアナログデジタル変換部を設ける必要がある。すなわち、システム半導体チップ１は、必ず、情報漏洩自己診断用のアナログデジタル変換部４を有することになる。

また、上記のシステム半導体チップ１は、デジタル署名回路７を有し、アナログセンサ信号をデジタルセンサ信号にして送信するとともにデジタル署名情報を送信していたが、システム半導体チップ１は、デジタル署名回路７に替えて、暗号回路としての復号回路を設けてもよい。この場合、システム半導体チップ１の復号回路は、受信された暗号化データを秘密鍵によって復号処理を行う。この場合も、情報漏洩自己診断用のアナログデジタル変換部４が設けられる。

なお、セレクタ１１のグランドは、位置Ｐ５と同様の電圧変動部分（半導体基板）としてもよい。

本実施の形態では、アナログデジタル変換部４によって、システム半導体チップ１内の電圧変動部分からアナログ電圧変動信号をデジタル電圧変動信号に変換し、このデジタル電圧変動信号の波形を解析してデリミタ情報を抽出し、デリミタ情報が抽出された場合、デリミタ情報が抽出された旨の通知を外部出力するようにしているので、システム半導体チップ１からの情報漏洩によるサイドチャネル攻撃の可能性を各システム半導体チップ１内で自己診断することができ、この自己診断結果の外部への通知によってサイドチャネル攻撃を未然に防ぐことができる。

＜変形例１＞
本変形例１では、自己診断の結果、デリミタ情報Ｄｄの情報漏洩の可能性がある場合、情報漏洩に対応する措置として、デリミタ情報Ｄｄの情報漏洩が生じないようにアナログ電圧変動信号Ｖ_DDの電圧変動成分信号（ノイズ信号）ΔＶ_DDに対する逆相信号ΔＶ_DD´を生成し、電圧変動成分信号ΔＶ_DDを相殺してデリミタ情報Ｄｄを減衰するようにしている。

図４は、本変形例１に係るシステム半導体チップ１の構成を示す機能ブロック図である。図４に示すように、内部電源回路６に対応する内部電源回路６ａには、アナログ電圧変動信号Ｖ_DDが入力され、制御部２０の制御のもとに、内部電源回路６ａは、アナログ電圧変動信号Ｖ_DDの電圧変動成分信号ΔＶ_DDに対する逆相信号ΔＶ_DD´を生成し、電圧変動成分信号ΔＶ_DDに逆相信号ΔＶ_DD´を重畳して電圧変動成分信号ΔＶ_DDを相殺するようにしている。その他の構成は、図１に示したシステム半導体チップ１と同じである。

図５は、内部電源回路６ａの概要構成を示す回路図である。図５に示す内部電源回路６ａは、上記のようにスイッチングレギュレータであり、スイッチング制御部３０は、２つのスイッチング素子３１，３２をフィードバック制御によりスイッチングする。内部電源回路６ａは、逆相信号生成部４０を有する。逆相信号生成部４０は、入力されたアナログ電圧変動信号Ｖ_DDから基準直流アナログ電圧Ｖ_DDDを減算した電圧変動成分信号ΔＶ_DDを生成し、さらに電圧変動成分信号ΔＶ_DDに対する逆相信号ΔＶ_DD´を生成し、制御部２０からの制御信号Ｓ１をもとに、アナログ電圧変動信号Ｖ_DDに逆相信号ΔＶ_DD´を重畳する。具体的には、図５に示すように、逆相信号生成部４０は、逆相信号ΔＶ_DD´に対応する逆相電流Ｉ_Nを生成し、デジタル署名回路７に流れる電流Ｉ_COREの電流変動分と逆相電流Ｉ_Nとの総和電流を平坦化する。これにより、アナログ電圧変動信号Ｖ_DDが平坦化され、デリミタ情報Ｄｄが減衰する。

図６は、逆相信号ΔＶ_DD´の印加前後におけるアナログ電圧変動信号Ｖ_DDの電圧変動成分信号ΔＶ_DDの時間変化を示す図である。図６（ａ）に示すように、逆相信号ΔＶ_DD´が印加される前の電圧変動成分信号ΔＶ_DDは、デリミタ情報Ｄｄが出現しているが、逆相信号ΔＶ_DD´が印加されると、図６（ｂ）に示すように、電圧変動成分信号ΔＶ_DDは逆相信号ΔＶ_DD´によって相殺され、デリミタ情報Ｄｄが減衰し、デリミタ情報Ｄｄを抽出できなくなる。なお、図６では、電圧変動成分信号ΔＶ_DDと逆相信号ΔＶ_DD´とを個別に示しているが、それぞれは相殺されてほぼフラットな電圧変化となり、デリミタ情報Ｄｄは減衰される。

これにより、本変形例１のシステム半導体チップ１では、自己診断結果をもとにデリミタ情報Ｄｄの情報漏洩を自律的に抑止することができる。

なお、逆相信号ΔＶ_DD´をアナログ電圧変動信号Ｖ_DDに印加しても、逆相信号ΔＶ_DD´は、ノイズ成分であり、システム半導体チップ１の動作処理には影響を与えない。

＜制御部による情報漏洩抑止処理＞
図７は、本変形例１の制御部２０による情報漏洩抑止処理手順を示すフローチャートである。図７に示すように、制御部２０は、まず、セレクタ１１に対してアナログ電圧変動信号の選択入力を行う（ステップＳ２０１）。その後、制御部２０は、解析部１３に対してデリミタ情報Ｄｄの抽出処理を行わせる（ステップＳ２０２）。その後、制御部２０は、デリミタの出力が所定値以上であるか否かを判定する（ステップＳ２０３）。

デリミタの出力が所定値以上であるならば（ステップＳ２０３；Ｙｅｓ）、制御部２０は、逆相信号ΔＶ_DD´を生成してアナログ電圧変動信号Ｖ_DDに重畳出力し（ステップＳ２０４）、電圧変動成分信号ΔＶ_DDを抑制し、デリミタ情報Ｄｄを減衰して本処理を終了する。一方、デリミタの出力が所定値以上でないならば（ステップＳ２０３；Ｎｏ）、そのまま本処理を終了する。なお、本処理は、所定時間ごとに繰り返し行われる。

＜変形例２＞
本変形例２では、自己診断の結果、デリミタ情報Ｄｄの情報漏洩の可能性がある場合、情報漏洩に対応する措置として、デリミタ情報Ｄｄの情報漏洩が生じないように、デリミタ情報Ｄｄを擾乱させる偽デリミタ信号を生成し、アナログ電圧変動信号に出力して真のデリミタ情報Ｄｄの取得ができないようにしている。

図８は、本変形例２に係るシステム半導体チップ１の構成を示す機能ブロック図である。図８に示すように、内部電源回路６に対応する内部電源回路６ｂは、制御部２０の制御のもとに、真のデリミタ情報Ｄｄの近傍に偽デリミタ信号Ｄｄ´を生成し、アナログ電圧変動信号Ｖ_DDに付加するようにしている。その他の構成は、図１に示したシステム半導体チップ１と同じである。

図９は、内部電源回路６ｂの概要構成を示す回路図である。図９に示す内部電源回路６ｂは、上記のようにスイッチングレギュレータであり、スイッチング制御部３０は、２つのスイッチング素子３１，３２をフィードバック制御によりスイッチングする。内部電源回路６ｂは、擾乱信号生成部４１を有する。擾乱信号生成部４１は、制御部２０からの制御信号Ｓ２をもとに、デリミタ情報Ｄｄを擾乱させる偽デリミタ信号Ｄｄ´を生成する。この偽デリミタ信号Ｄｄ´は、デリミタ情報Ｄｄの周波数近傍の周波数をもつデリミタ信号である。この偽デリミタ信号Ｄｄ´は、スイッチング制御部３０に出力される。スイッチング制御部３０は、入力された偽デリミタ信号Ｄｄ´を生成するようにスイッチング素子３１，３２に対するスイッチング周波数を変化させる。このスイッチング周波数の変化によってデリミタ情報Ｄｄの周波数位置は変化し、デリミタ情報Ｄｄの周波数近傍に偽デリミタ信号Ｄｄ´が生成される。これにより、真のデリミタ情報Ｄｄは偽デリミタ信号Ｄｄ´に埋もれてしまう。

なお、図９に示すように、偽デリミタ信号Ｄｄ´を生成するノイズ成分である偽デリミタ電流Ｉ_NNを生成するようにしてもよい。

図１０は、偽デリミタ信号Ｄｄ´の生成前後におけるアナログ電圧変動信号Ｖ_DDの周波数スペクトラムを示す図である。図１０（ａ）に示すように、偽デリミタ信号Ｄｄ´が生成されていない場合、デリミタ情報Ｄｄは、−６０ｄＢｍの出力で出現しているが、偽デリミタ信号Ｄｄ´が生成されて付加されると、図１０（ｂ）に示すように、デリミタ情報Ｄｄの周波数近傍に偽デリミタ信号Ｄｄ´が出現し、デリミタ情報Ｄｄが擾乱され、デリミタ情報Ｄｄの取得が困難になる。

これにより、本変形例２のシステム半導体チップ１では、自己診断結果をもとにデリミタ情報Ｄｄの情報漏洩を自律的に抑止することができる。

なお、偽デリミタ信号Ｄｄ´をアナログ電圧変動信号Ｖ_DDに重畳しても、偽デリミタ信号Ｄｄ´は、ノイズ成分であり、システム半導体チップ１の動作処理には影響を与えない。

＜制御部による情報漏洩抑止処理＞
図１１は、本変形例２の制御部２０による情報漏洩抑止処理手順を示すフローチャートである。図１１に示すように、制御部２０は、まず、セレクタ１１に対してアナログ電圧変動信号の選択入力を行う（ステップＳ３０１）。その後、制御部２０は、解析部１３に対してデリミタ情報Ｄｄの抽出処理を行わせる（ステップＳ３０２）。その後、制御部２０は、デリミタの出力が所定値以上であるか否かを判定する（ステップＳ３０３）。

デリミタの出力が所定値以上であるならば（ステップＳ３０３；Ｙｅｓ）、制御部２０は、偽デリミタ信号Ｄｄ´を生成してアナログ電圧変動信号Ｖ_DDに重畳し（ステップＳ３０４）、アナログ電圧変動信号Ｖ_DD内のデリミタ情報Ｄｄを擾乱して本処理を終了する。一方、デリミタの出力が所定値以上でないならば（ステップＳ３０３；Ｎｏ）、そのまま本処理を終了する。なお、本処理は、所定時間ごとに繰り返し行われる。

なお、上記の実施の形態、変形例で図示した各構成は機能概略的なものであり、必ずしも物理的に図示の構成をされていることを要しない。すなわち、各装置の分散・統合の形態は図示のものに限られず、その全部又は一部を各種の負荷や使用状況などに応じて、任意の単位で機能的又は物理的に分散・統合して構成することができる。

本発明のステム半導体チップ、システム半導体チップの情報漏洩検出方法及びシステム半導体チップの情報漏洩抑止方法は、システム半導体チップからの情報漏洩によるサイドチャネル攻撃の可能性を各システム半導体チップ内で自己診断して情報漏洩を未然に防止する場合に有用である。

１ システム半導体チップ
２ ＣＰＵ
３ メモリ
４ アナログデジタル変換部
５ インタフェース回路
６，６ａ，６ｂ 内部電源回路
７ デジタル署名回路
１１ セレクタ
１２ 帯域制限回路
１３ 解析部
１４ 情報保存部
２０ 制御部
３０ スイッチング制御部
３１，３２ スイッチング素子
４０ 逆相信号生成部
４１ 擾乱信号生成部
Ａ 矢印
Ｂ 内部バス
Ｃ コンデンサ
ＣＬＫ_ADC，ＣＬＫ_CORE クロック
Ｄ_ADC デジタル電圧変動信号
Ｄｄ デリミタ情報
Ｄｄ´ 偽デリミタ信号
Ｉ_CORE 電流
Ｉ_N 逆相電流
Ｉ_NN 偽デリミタ電流
Ｌ１，Ｌ２ 電圧変動信号抽出ライン
Ｐ１〜Ｐ５ 位置
Ｓ１，Ｓ２ 制御信号
Ｔ１０，Ｔ２０，Ｔ２１，Ｔ３０ 端子
Ｖ_DD，Ｖｉｎ アナログ電圧変動信号
Ｖ_DDD 基準直流アナログ電圧
ΔＶ_DD´ 逆相信号
ΔＶ_DD 電圧変動成分信号

Claims (12)

1. 少なくとも暗号回路が搭載されたシステム半導体チップ内の情報漏洩を自己診断するシステム半導体チップであって、
   アナログ信号をデジタル信号に変換するアナログデジタル変換部と、
   前記システム半導体チップ内の電圧変動部分からのアナログ電圧変動信号を前記アナログデジタル変換部に入力する電圧変動信号抽出ラインと、
   前記アナログデジタル変換部によって前記アナログ電圧変動信号をデジタル信号に変換したデジタル電圧変動信号を解析してデリミタ情報を抽出する解析部と、
   前記解析部が前記デリミタ情報を抽出した場合、前記情報漏洩に対応する措置を行う制御部と
   を備えることを特徴とするシステム半導体チップ。
2. 複数の電圧変動部分から抽出された複数の前記アナログ電圧変動信号を前記アナログデジタル変換部に選択入力するセレクタを備えたことを特徴とする請求項１に記載のシステム半導体チップ。
3. 前記電圧変動部分は、内部電源電圧ライン、外部入力電源電圧ライン、グランドライン及び半導体基板のうちの１以上の部分であることを特徴とする請求項１又は２に記載のシステム半導体チップ。
4. 前記内部電源電圧ライン及び／又は前記グランドラインは、前記暗号回路に対する内部電源電圧ライン及び／又はグランドラインであることを特徴とする請求項３に記載のシステム半導体チップ。
5. 前記制御部は、前記解析部が前記デリミタ情報を抽出した場合、前記デリミタ情報が抽出された旨の通知を外部出力することを特徴とする請求項１〜４のいずれか一つに記載のシステム半導体チップ。
6. 外部からのアクセスが不可であり、前記解析部が抽出した前記デリミタ情報を保存する情報保存部と、
   前記情報保存部に保存されたデリミタ情報を減衰させる逆相信号を生成して前記電圧変動部分に出力する逆相信号生成部と
   を備え、
   前記制御部は、前記デリミタ情報を抽出した場合、前記逆相信号生成部から前記逆相信号を前記電圧変動部分に出力させることを特徴とする請求項１〜４のいずれか一つに記載のシステム半導体チップ。
7. 外部からのアクセスが不可であり、前記解析部が抽出した前記デリミタ情報を保存する情報保存部と、
   前記情報保存部に保存されたデリミタ情報を擾乱させる偽デリミタ信号を前記電圧変動部分に出力する擾乱信号生成部と
   を備え、
   前記制御部は、前記デリミタ情報を抽出した場合、前記擾乱信号生成部から前記偽デリミタ信号を出力させることを特徴とする請求項１〜４のいずれか一つに記載のシステム半導体チップ。
8. 前記アナログデジタル変換部の前段に帯域制限を行う帯域制限回路を備え、
   前記制御部は、前記帯域制限回路に対する帯域制限調整を行うことを特徴とする請求項１〜７のいずれか一つに記載のシステム半導体チップ。
9. 外部アナログ信号を入力する入力端子を備え、
   前記セレクタには前記外部アナログ信号が入力され、
   前記アナログデジタル変換部は、前記セレクタを介して前記外部アナログ信号をデジタル信号に変換することを特徴とする請求項２〜８のいずれか一つに記載のシステム半導体チップ。
10. 少なくとも暗号回路が搭載されたシステム半導体チップ内の情報漏洩を自己診断するシステム半導体チップの情報漏洩検出方法であって、
    前記システム半導体チップ内の電圧変動部分からのアナログ電圧変動信号を前記システム半導体チップ内に設けたアナログデジタル変換部に入力する電圧変動信号抽出ステップと、
    前記アナログデジタル変換部によって前記アナログ電圧変動信号をデジタル信号に変換したデジタル電圧変動信号を解析してデリミタ情報を抽出する解析ステップと、
    前記解析ステップにおいて前記デリミタ情報を抽出した場合、前記デリミタ情報が抽出された旨の通知を外部出力する通知ステップと
    を含むことを特徴とするシステム半導体チップの情報漏洩検出方法。
11. 少なくとも暗号回路が搭載されたシステム半導体チップ内の情報漏洩を抑止するシステム半導体チップの情報漏洩抑止方法であって、
    前記システム半導体チップ内の電圧変動部分からのアナログ電圧変動信号を前記システム半導体チップ内に設けたアナログデジタル変換部に入力する電圧変動信号抽出ステップと、
    前記アナログデジタル変換部によって前記アナログ電圧変動信号をデジタル信号に変換したデジタル電圧変動信号を解析してデリミタ情報を抽出する解析ステップと、
    前記解析ステップにおいて前記デリミタ情報を抽出した場合、前記デリミタ情報を減衰させる逆相信号を生成して前記電圧変動部分に出力する逆相信号生成ステップと
    を含むことを特徴とするシステム半導体チップの情報漏洩抑止方法。
12. 少なくとも暗号回路が搭載されたシステム半導体チップ内の情報漏洩を抑止するシステム半導体チップの情報漏洩抑止方法であって、
    前記システム半導体チップ内の電圧変動部分からのアナログ電圧変動信号を前記システム半導体チップ内に設けたアナログデジタル変換部に入力する電圧変動信号抽出ステップと、
    前記アナログデジタル変換部によって前記アナログ電圧変動信号をデジタル信号に変換したデジタル電圧変動信号を解析してデリミタ情報を抽出する解析ステップと、
    前記解析ステップにおいて前記デリミタ情報を抽出した場合、前記デリミタ情報を擾乱させる偽デリミタ信号を前記電圧変動部分に出力する擾乱信号生成ステップと
    を含むことを特徴とするシステム半導体チップの情報漏洩抑止方法。

Images