JP2009043044A5 - - Google Patents

Claims (8)

1. クロックサイクルに同期動作しアクセスを要求することができる第１回路と、前記第１回路からのアクセス要求に応答して第２回路をアクセス制御する第３回路と、前記第２回路からのアクセス応答があるまで第３回路が第１回路に動作の休止を指示する期間に電流消費動作を行う電流消費回路とを有し、
   前記電流消費回路は第１回路に指示された動作の休止期間における消費電流量の低下を抑制するために前記クロックサイクル毎に電流消費動作を行い、
   前記電流消費回路は複数個の電流消費ユニットを有し、前記第１回路の動作休止期間に、電流消費動作を行う前記電流消費ユニットの数が可変可能にされる、半導体装置。
2. 前記電流消費ユニットの数を指定する制御データを保有するフラッシュメモリと、前記フラッシュメモリから出力された前記制御データをデコードして電流消費動作を行う前記電流消費ユニットを選択するための選択信号を生成するデコーダとを有する、請求項１記載の半導体装置。
3. 前記デコーダは制御データの全ビットの値が０又は１の何れにおいても電流消費動作を行う前記電流消費ユニットの数をゼロとする、請求項２記載の半導体装置。
4. 前記第１回路は命令を実行する中央処理装置であり、前記第２回路は前記第１回路よりも動作速度の遅い回路であり、前記第３回路はバスステートコントローラであり、
   前記第３回路は第１回路に命令実行動作をストールする指示によって前記動作の休止を指示する、請求項１乃至３の何れか１項に記載の半導体装置。
5. 第１回路と、前記第１回路とは相補的に動作され且つ第１回路よりも動作時の消費電流量が大きな第２回路と、前記第２回路が動作を待ち第１回路が動作する期間の消費電流量と前記第１回路が動作を待ち第２回路が動作する期間の消費電流量との差分を補填するために前者の期間に電流を消費する電流消費回路と、を有する半導体装置。
6. 前記電流消費回路は半導体装置全体に分散配置されている、請求項５記載の半導体装置。
7. 前記電流消費回路は前記第２回路よりも前記第1回路寄りに多く配置されている、請求項６記載の半導体装置。
8. 前記第１回路及び第２回路はクロック信号のクロックサイクルに同期して動作し、
   前記電流消費回路は前記クロックサイクル毎に電流消費動作を行う、請求項７記載の半導体装置。