JP2008299662A5 - - Google Patents

Claims (14)

1. 各々が個別のデータ処理を実行する複数のデータ処理ブロックと、
   前記データ処理ブロック間のデータフロー制御を実行するフロー制御部と、
   前記データ処理ブロックおよびフロー制御部の設定処理を実行する制御部と、
   を有し、
   前記制御部は、
   実行するデータ処理対応のタスクリストに従って設定情報（Ｃｏｎｆｉｇ）を取得し、取得した設定情報に基づいて各データ処理ブロックおよびフロー制御部の設定を行い、実行するデータ処理に適応するデータ処理構成を構築する構成であることを特徴とする情報処理装置。
2. 前記タスクリストは、実行するデータ処理に応じて利用するデータ処理ブロックと利用しないデータ処理ブロックの判別データを保持したアクティブマップを含み、
   前記制御部は、
   前記アクティブマップに基づいて、利用しないデータ処理ブロックに対する電力供給を停止させる制御を行う構成であることを特徴とする請求項１に記載の情報処理装置。
3. 前記制御部は、
   前記複数のデータ処理ブロックの少なくとも一部のデータ処理ブロックを、実行するデータ処理に応じて異なるデータ処理を実行させる設定とする処理を行うことを特徴とする請求項１に記載の情報処理装置。
4. 前記複数のデータ処理ブロックの少なくとも一部のデータ処理ブロックは、取得命令に応じた様々な処理を実行するデータ処理ブロックとして構成され、前記制御部の設定処理によって異なるデータ処理を行うことが可能な構成を有する構成であることを特徴とする請求項１に記載の情報処理装置。
5. 前記複数のデータ処理ブロックの少なくとも一部のデータ処理ブロックは、
   ３ＤＣＧ処理における頂点シェーダ（Ｖｅｒｔｅｘ Ｓｈａｄｅｒ）処理、およびフラグメントシェーダ（Ｆｒａｇｍｅｎｔ Ｓｈａｄｅｒ）処理を選択的に実行可能な構成であることを特徴とする請求項１に記載の情報処理装置。
6. 前記複数のデータ処理ブロックの少なくとも一部のデータ処理ブロックは、３ＤＣＧ処理における頂点シェーダ（Ｖｅｒｔｅｘ Ｓｈａｄｅｒ）処理、およびフラグメントシェーダ（Ｆｒａｇｍｅｎｔ Ｓｈａｄｅｒ）処理を選択的に実行可能な複数のシェーダエレメント（Ｓｈａｄｅｒ Ｅｌｅｍｅｎｔ）によって構成され、
   前記制御部は、
   前記複数のシェーダエレメント（Ｓｈａｄｅｒ Ｅｌｅｍｅｎｔ）の一部を頂点シェーダ（Ｖｅｒｔｅｘ Ｓｈａｄｅｒ）処理を実行させる設定とし、一部をフラグメントシェーダ（Ｆｒａｇｍｅｎｔ Ｓｈａｄｅｒ）処理を実行させる設定とすることを特徴とする請求項１に記載の情報処理装置。
7. 前記複数のデータ処理ブロックの少なくとも一部のデータ処理ブロックは、３ＤＣＧ処理における頂点シェーダ（Ｖｅｒｔｅｘ Ｓｈａｄｅｒ）処理、およびフラグメントシェーダ（Ｆｒａｇｍｅｎｔ Ｓｈａｄｅｒ）処理を選択的に実行可能な複数のシェーダエレメント（Ｓｈａｄｅｒ Ｅｌｅｍｅｎｔ）によって構成され、
   前記制御部は、
   前記複数のシェーダエレメント（Ｓｈａｄｅｒ Ｅｌｅｍｅｎｔ）を時分割して、頂点シェーダ（Ｖｅｒｔｅｘ Ｓｈａｄｅｒ）処理を実行させる時間と、フラグメントシェーダ（Ｆｒａｇｍｅｎｔ Ｓｈａｄｅｒ）処理を実行させる時間を設定する制御を行う構成であることを特徴とする請求項１に記載の情報処理装置。
8. 前記複数のデータ処理ブロックの少なくとも一部のデータ処理ブロックは、３ＤＣＧ処理における頂点シェーダ（Ｖｅｒｔｅｘ Ｓｈａｄｅｒ）処理、およびフラグメントシェーダ（Ｆｒａｇｍｅｎｔ Ｓｈａｄｅｒ）処理、およびＣＯＤＥＣ処理におけるマクロブロック処理を選択的に実行可能な構成であることを特徴とする請求項１に記載の情報処理装置。
9. 前記複数のデータ処理ブロックの少なくとも一部のデータ処理ブロックは、テクスチャ処理を実行するテクスチャユニットであり、
   前記テクスチャユニットは縮小画像の生成処理を行う構成を有し、生成した縮小画像をローカルメモリを介して外部出力するとともに、前記ローカルメモリに格納された縮小画像を再取得して縮小を繰り返し実行して目的のサイズの縮小画像を生成する構成であることを特徴とする請求項１に記載の情報処理装置。
10. 前記フロー制御部は、転送データを一時格納するデータバッファと、該データバッファの蓄積データを転送先に選択出力するクロスバススイッチを有することを特徴とする請求項１に記載の情報処理装置。
11. 前記フロー制御部は、データの出力先を出力データに応じて順次切り替える処理を実行する構成であることを特徴とする請求項１に記載の情報処理装置。
12. 前記フロー制御部は、ラウンドロビン方式に従ってデータの出力先を出力データに応じて順次切り替える処理を実行する構成であることを特徴とする請求項１に記載の情報処理装置。
13. 情報処理装置において実行する情報処理方法であり、
    前記情報処理装置は、各々が個別のデータ処理を実行する複数のデータ処理ブロックと、前記データ処理ブロック間のデータフロー制御を実行するフロー制御部と、前記データ処理ブロックおよびフロー制御部の設定処理を実行する制御部とを有し、
    前記制御部が、実行するデータ処理対応のタスクリストに従って設定情報（Ｃｏｎｆｉｇ）を取得するステップと、
    前記制御部が、前記設定情報に基づいて各データ処理ブロックおよびフロー制御部の設定により実行するデータ処理に適応するデータ処理構成の構築を行う設定ステップと、
    を有することを特徴とする情報処理方法。
14. 情報処理装置において情報処理を実行させるコンピュータ・プログラムであり、
    前記情報処理装置は、各々が個別のデータ処理を実行する複数のデータ処理ブロックと、前記データ処理ブロック間のデータフロー制御を実行するフロー制御部と、前記データ処理ブロックおよびフロー制御部の設定処理を実行する制御部とを有し、
    前記制御部に、実行するデータ処理対応のタスクリストに従って設定情報（Ｃｏｎｆｉｇ）を取得させるステップと、
    前記制御部に、前記設定情報に基づいて各データ処理ブロックおよびフロー制御部の設定により実行するデータ処理に適応するデータ処理構成の構築を行わせる設定ステップと、
    を有することを特徴とするコンピュータ・プログラム。