CN109948200B

CN109948200B - 一种细粒度控制电源供应的低功耗处理器

Info

Publication number: CN109948200B
Application number: CN201910152346.6A
Authority: CN
Inventors: 余宁梅; 马文恒; 张文东; 靳鑫; 黄自力; 叶晨; 刘和娜
Original assignee: Xian University of Technology
Current assignee: Xian University of Technology
Priority date: 2019-02-28
Filing date: 2019-02-28
Publication date: 2022-09-27
Anticipated expiration: 2039-02-28
Also published as: CN109948200A

Abstract

本发明公开的细粒度控制电源供应的低功耗处理器，包括依次相连的取指‑初步译码模块、译码模块、执行模块、访存模块和写回模块，取指‑初步译码模块、译码模块、执行模块和写回模块分别位于独立的电压域，低功耗处理器还包括控制器，控制器通过与独立电压域分别相连的电源门控开关控制该独立电压域的通断；低功耗处理器还包括存储电路，存储电路和控制器均位于统一的常开电压域内。本发明根据数据流经各阶段的先后顺序和当前执行指令的类型，在处理器运行的过程中依次开通各阶段中当前指令所需的电路单元；指令执行结束后将所有的非存储电路统一关断，直到下一指令周期来临，才会再次依次给非存储电路供电，降低处理器无效的静态功耗。

Description

一种细粒度控制电源供应的低功耗处理器

技术领域

本发明属于节能芯片技术领域，具体涉及一种细粒度控制电源供应的低功耗处理器。

背景技术

近几十年来，集成电路行业得到了迅猛的发展。一方面，电路工艺节点的特征尺寸在不断减小，各大EDA软件工具和电子辅助设计自动化技术在不断进步。这使得芯片的工作频率和集成度越来越高，电路规模逐渐由小向大乃至特大等集成度发展，但电路的功耗问题却越来越严重。另一方面，随着便携式电子设备、植入式医疗电子和可穿戴电子设备等领域的迅速崛起，人们对于电源模块有了更严格的限制，要求电池体积小甚至无电池，这就更加凸显出了电路的功耗问题。目前，在集成电路设计中，功耗问题已经成为继速度与面积之后的第三大问题。

鉴于此，研究人员开始在不同的层次展开对低功耗处理器设计的研究，并取得了一些成果。常见的低功耗设计方法有电路级的多电源电压技术，RTL级的时钟门控、逻辑重组、操作数隔离，体系机构级的并行结构和流水线结构，以及系统级的多时钟设计、动态电源电压管理技术和动态阈值调节技术等。

这些都是常见的数字电路低功耗设计方法，可以应用在数字系统设计中，但这些方法也不是针对处理器电路特点而设计的低功耗方法。传统的处理器在工作过程中，系统中的所有电路都会保持持续的电源供应。但是，处理器在运行过程中，其数据流会按照处理顺序经过不同的阶段，因此在数据流来临之前，后续阶段的电路是不需要供电的，会产生额外的静态功耗。另外，处理器在执行不同的指令时，只有执行当前指令所必须的一小部分电路进行的计算是有效的，因此在同一阶段也不需要给所有的电路单元供电，会产生额外的动态功耗。

基于此，降低处理器的功耗、延长处理器的工作时间，研发一种根据指令类型和数据流经各阶段的先后顺序，细粒度地动态控制各电路模块电源供应的低功耗处理器就迫在眉睫。

发明内容

本发明的目的在于提供一种细粒度控制电源供应的低功耗处理器，降低了处理器运行时无效的静态功耗和动态功耗。

本发明所采用的技术方案是：一种细粒度控制电源供应的低功耗处理器，采用哈弗体系结构，包括依次相连的取指-初步译码模块、译码模块、执行模块、访存模块和写回模块，

所述取指-初步译码模块、译码模块、执行模块和写回模块分别位于独立的电压域，

所述低功耗处理器还包括控制器，所述控制器通过与所述独立电压域分别相连的电源门控开关控制所述独立电压域的通断；

所述低功耗处理器还包括存储电路，所述存储电路和控制器均位于统一的常开电压域内。

本发明的特点还在于，

所述译码模块包括分支跳转译码单元、整型译码单元、乘除译码单元和访存译码单元，所述分支跳转译码单元、整型译码单元、乘除译码单元和访存译码单元分别位于独立的电压域。

所述执行模块包括分支跳转执行单元、位运算执行单元、移位执行单元、乘法执行单元、除法执行单元、加法执行单元分支跳转及访存执行单元，所述分支跳转执行单元、位运算执行单元、移位执行单元、乘法执行单元、除法执行单元、加法执行单元分支跳转及访存执行单元分别位于独立的电压域。

所述存储电路包括位于所述取指-初步译码模块内的程序计数器和指令存储器、位于所述访存模块内的数据存储器、以及寄存器文件。

所述控制器分别对所述程序计数器和指令存储器、数据存储器、寄存器文件产生独立的时钟信号。

所述控制器采用延迟链电路产生基本脉冲，再经逻辑运算产生工作控制信号和所述时钟信号，所述工作控制信号用于控制电源门控开关工作。

本发明的有益效果是：本发明的细粒度控制电源供应的低功耗处理器，可以根据数据流经各阶段的先后顺序和当前执行指令的类型，在处理器运行的过程中依次开通各阶段中当前指令所需的电路单元，不需要的电路则不需要开通，这样可以降低处理器无效的动态功耗；在指令执行结束后，会将所有的非存储电路统一关断，直到下一指令周期来临，才会再次依次给非存储电路供电，这样可以降低处理器无效的静态功耗。二者结合，显著降低了处理器的整体功耗。

附图说明

图1是本发明中低功耗处理器的结构框图；

图2是本发明中低功耗处理器的细粒度供电控制图；

图3是本发明中控制器电路图；

图4是本发明中处理器的工作时序图。

具体实施方式

下面结合附图和具体实施方式对本发明进行详细说明。

本发明提出一种细粒度控制电源供应的低功耗处理器。该处理器可以在运行的过程中依次开通各阶段中当前指令所需的电路单元，在指令执行结束后，会将所有的非存储电路统一关断，直到下一时钟周期来临，才会再次给非存储电路供电。

具体结构及实现原理如下：

图1是本发明细粒度控制电源供应的低功耗处理器的结构框图。采用哈弗体系结构，即指令和数据分开存储，根据数据流经的各部分电路的功能和面积，将其分为五个阶段性模块，分别为：取指-初步译码模块(Fe-De1)、译码模块(De2)、执行模块(Ex)、访存模块(Mem)和写回模块(WB)。

在取指-初步译码模块和译码模块除了要完成取指令和指令译码功能外，还会产生处理当前指令所需的具体译码电路和执行电路的选择信号。根据指令的功能、使用频率和各指令执行单元的面积，将指令分为七类：分支跳转指令、位运算指令、移位指令、乘法指令、除法指令、加法指令、分支跳转指令和访存指令。依据指令的分类可以将执行阶段的电路分为对应的七部分：分支跳转执行单元、位运算执行单元、移位执行单元、乘法执行单元、除法执行单元、加法执行单元分支跳转及访存执行单元。译码模块分为四部分：分支跳转译码(BJ)单元、整型译码(Int)单元、乘除译码(Mult_Div)单元和访存译码(Mem)单元。其中，分支跳转译码后会产生执行模块分支跳转执行单元的选择信号；整型译码后会产生执行模块移位执行单元、位运算执行单元和加法执行单元三部分电路的选择信号；乘除译码后会产生执行模块乘法、除法执行单元两部分电路的选择信号等。所有的这些选择信号都会用于控制电压域电源供应的电源门控开关。

图2是本发明中低功耗处理器的细粒度供电控制图。在处理器中，存储电路包括位于取指-初步译码模块内的程序计数器和指令存储器、位于访存模块内的数据存储器、以及寄存器文件，不能关断，否则数据会丢失，其余电路则为非存储电路。将存储电路放置于统一的常开电压域内，取指-初步译码模块电路、译码模块的四部分电路、执行模块的七部分电路和写回模块电路分别置于单独的电压域内(即共14个电压域)，并采用电源门控技术分别控制前述电压域的供电状态。电源门控技术通常是由电源门控开关和隔离单元配合使用，但在本发明中由于处理器的工作过程是各阶段电路依次开通后统一关断，在前一阶段电路开通进行数据处理时，后一阶段电路处于关断状态，直到前一阶段的数据输出稳定后才会开通后一阶段电路。因此，无需担心前一阶段电路的不定态信号向后一阶段传递，在本发明中可单独使用电源门控开关。图中的电源门控开关只是示意图，电源门控开关的具体数量需要由具体的电压降决定。各模块电路依次开通和统一关断，需要由控制器给出门控开关的控制信号。

译码模块和执行模块各电压域的门控开关控制信号需要由阶段控制信号和前一阶段产生的选择信号做与运算后产生。另外，存储电路需要时钟信号，在本发明中处理器不能采用统一的时钟，由控制器给出存储电路的时钟信号。

图3是本发明中控制器的电路图。控制器会产生控制各独立电压域通断的工作控制信号和各存储电路的时钟信号。为降低功耗，采用延迟链的方式产生基本脉冲，再根据需要经简单的逻辑运算产生工作控制信号和时钟信号。延迟链电路(虚线部分)的实现采用模拟电路的设计方式，以便于灵活调节延迟单元(例如反相器和缓冲器)的尺寸，从而改变延迟时间。各模块的开通时间由各模块电路的关键路径决定，需在关键路径的延迟时间上留一定的余量。

图4是本发明中处理器的工作时序图。其中，五个延迟信号是控制器中延迟链电路的输出，为避免延迟信号相互之间做或运算时产生毛刺，相邻延迟信号两两之间需要有一些交叠。由五个基本的延迟信号经过简单的逻辑运算产生工作控制信号和时钟信号。工作控制信号FeEn、De2En、ExEn和WbEn分别用于除访存模块外其余四个模块中各电压域的电源门控单元，从而控制电压域中各模块电路的供电状态。访存模块电路只有数据存储器，不用划分单独的电压域，但优选的，需留出访存所需的时间。当系统时钟上升沿来临后，会首先开通取指-初步译码模块电路，数据运算完成之后，才会开通当前指令在译码模块所需的电路并进行数据运算，以此类推，直到打开写回模块电路将数据写回到寄存器文件之后，将所有模块的电路(非存储电路)关断，直到下一系统时钟上升沿来临。图中，时钟FeClk用于程序计数器和指令存储器，时钟MemClk用于数据存储器，时钟WbClk用于寄存器文件。

Claims

1.一种细粒度控制电源供应的低功耗处理器，其特征在于，采用哈弗体系结构，包括依次相连的取指-初步译码模块、译码模块、执行模块、访存模块和写回模块，

2.如权利要求1所述的低功耗处理器，其特征在于，所述译码模块包括分支跳转译码单元、整型译码单元、乘除译码单元和访存译码单元，所述分支跳转译码单元、整型译码单元、乘除译码单元和访存译码单元分别位于独立的电压域。

3.如权利要求2所述的低功耗处理器，其特征在于，所述执行模块包括分支跳转执行单元、位运算执行单元、移位执行单元、乘法执行单元、除法执行单元、加法执行单元分支跳转及访存执行单元，所述分支跳转执行单元、位运算执行单元、移位执行单元、乘法执行单元、除法执行单元、加法执行单元分支跳转及访存执行单元分别位于独立的电压域。

4.如权利要求1所述的低功耗处理器，其特征在于，所述存储电路包括位于所述取指-初步译码模块内的程序计数器和指令存储器、位于所述访存模块内的数据存储器以及寄存器文件。

5.如权利要求4所述的低功耗处理器，其特征在于，所述控制器分别对所述程序计数器和指令存储器、数据存储器、寄存器文件产生独立的时钟信号。

6.如权利要求5所述的低功耗处理器，其特征在于，所述控制器采用延迟链电路产生基本脉冲，再经逻辑运算产生工作控制信号和所述时钟信号，所述工作控制信号用于控制电源门控开关工作。