CN105353865A - 基于多处理器的动态调频方法 - Google Patents

Abstract

本发明涉及一种基于多处理器动态调频的方法。应用层能将程序的优先级通过低功耗指令的方式反馈给处理器，处理器依据低功耗指令切换不同的工作频率。其中高速缓存的频率能在处理器频率和总线接口单元频率二者之间切换，依据的标准是处理器发出的地址是否命中高速缓存。处理器动态调频的过程中运算效率得到了提升，而且降低了动态功耗。处理器在频率切换过程中运行稳定，能正确传递数据。在多核处理器架构中，核与核之间动态调频互不影响。

Description

基于多处理器的动态调频方法

技术领域

本发明涉及一种基于多处理器的动态调频方法，可应用于多处理器架构中，使多处理器架构能在不牺牲性能的同时降低功耗。

背景技术

应用层将动态任务分配给处理器的依据是根据处理器的实时任务负载状况。处理器无法预知分配给自身的任务的优先级。所有的任务都运行在同一个工作频率，因此低优先级的任务运行在高频状态下导致了效率的下降。多处理器中动态调频方法的提出，可使得处理器能够更加智能的选择工作的频率，从而提高效率和降低动态功耗。

发明内容

本发明的目的在于针对已有技术存在的缺陷，提供一种基于多核处理器的动态调频方法。通过在指令集中添加调频指令，增加低功耗单元，优化高速缓存设计等方法实现。当处理器分析指令为调频指令时，将状态码发送给低功耗单元。低功耗单元依据模式输出响应频率。整个动态调频过程分为状态选择，频率产生，相位调整，频率输出，频率切换。整个过程不影响多核处理器处理数据的能力。核与核之间动态调频互不干扰。多核处理器在运算效率提高的同时，进一步降低了处理器的动态功耗。

为达到上述目的，本发明的构思如下：

指令集中增加一系列低功耗指令。处理器分析指令为低功耗指令时，将状态码传递给处理器内部的低功耗单元，低功耗单元依据上层发送的命令产生需要的频率。当频率切换后，处理器的高速缓存也切换到该频率。在取指令的过程中，如果地址在高速缓存中没有命中，高速缓存将切换到总线控制单元的工作频率。高速缓存通过总线控制单元从随机存储器中获取一个字节块的指令后，高速缓存频率切换回处理器的工作频率。

根据上述构思，本发明采用下述技术方案：

一种基于多处理器的动态调频方法，其特征在于：在多处理器指令集中设置低功耗指令，指令具体功能分为高频切换，普通频率切换，自定义低频切换。指令命中高速缓存时，高速缓存的时钟频率和处理器核心的频率一致。指令未命中时，高速缓存的时钟频率和总线接口单元的频率一致。其具体步骤为:

a.设计低功耗指令，指令对应的行为分别是高频切换，普通频率切换，自定义低频切换；

b.设计一个低功耗单元能接受从编码单元传递过来的频率编码，从而输出对应的频率，输出的频率需与原先频率相位一致；

c.高速缓存命中时，高速缓存和处理器核心频率切换为低功耗单元输出的频率;高速缓存未命中时，高速缓存频率和总线接口单元一致。

上述步骤a中设计低功耗指令的方法为：

将低功耗指令高6位设置为指令类型，指令低16位设置为频率选择模式。低八位在高频切换模式和普通频率切换模式中没有表示含义；但在低频切换模式中表示分频数；因此处理器的频率能在低频模式下最低切换到1/255分频。在此可以将指令定义如下：

1.Command[31:26]:指令类型,当Command[31:26]为010100时表示低功耗指令

2.Command[15:8]:切换模式,当指令类型为低功耗指令时，Command[15:8]表示不同的切换模式

3.Command[7:0]:分频数，当指令类型为低功耗指令，且切换模式为低频切换时，Command[7:0]表示分频数目，Command[7:0]将被传递给低功耗单元内部的分频单元，由分频单元产生对应频率。

步骤b中低功耗单元的设计方法为：

根据指令单元传输过来的指令模式判断指令是否为低功耗指令，若为低功耗指令则多路选择器切换到对应的模式；其中若多路选择器切换到低频模式,则使能低功耗单元内部的频率发生器，将指令中的分频数传递给频率发生器，在频率发生器产生稳定频率后，输出频率调整相位输出。

低功耗单元内部相关寄存器定义如下：

1.Lpu_start:低功耗指令判断信号，当Lpu_start为1时表示指令为低功耗指令；

2.Lpu_mux:切换模式寄存器，当Lpu_start为1时，Lpu_mux有效。Lpu_mux为Command[15:8]；

3.Div：分频系数，当Lpu_start为1时且Lpu_mux表示低频模式时Div有效。Div为Command[7:0]；

4.Low_clk:分频时钟,当Div有效时，使能Low_clk输出。

步骤c中设置高速缓存频率的方法为：

高速缓存的频率切换目的是保持数据传输的连贯性；当处理器核心发出的地址命中高速缓存时，高速缓存将和处理器核心建立数据通路，此时二者的频率须一致；当处理器核心发出的地址未命中高速缓存时，高速缓存将经过总线接口单元，发送总线控制申请，从随机存储器中读取数据，此时高速缓存的频率需和总线接口单元频率一致；

与高速缓存频率相关寄存器的定义如下：

1.Cache_clk:高速缓存时钟，

2.Hit：高速缓存命中标志位，

3.Hclk：总线接口单元时钟，

4.Mclk：处理器核心时钟。

本发明与现有技术相比较具有以下的突出实质性特点和显著优点：应用层能将程序的优先级通过低功耗指令的方式反馈给处理器，处理器依据低功耗指令切换不同的工作频率。其中高速缓存的频率能在处理器频率和总线接口单元频率二者之间切换，依据的标准是处理器发出的地址是否命中高速缓存。处理器动态调频的过程中运算效率得到了提升，而且降低了动态功耗。在多核处理器中，核与核之间动态调频互不影响。本发明已在工作站中用verilog语言实现了仿真。

附图说明

图1是本发明的多核处理器结构图。

图2是高速缓存动态调频图。

图3是单处理器动态调频图。

图4是多处理器动态调频图。

具体实施方式

本发明的优选实施例结合附图详述如下：

实施例一：

参见图1，多处理器动态调频结构图：初始化时预取指单元从高速缓存(CACHE)中取指令，如果命中则从高速缓存中取指，如果没有命中则高速缓存向总线接口单元(BIU)发出总线控制申请，并将地址递交给总线，总线仲裁器比较多个处理器发送的请求，根据优先级响应对应的请求。总线将地址传递给内存控制器(MEMC)，内存控制器从内存中读指令并返回给总线，高速缓存接收总线传递的指令。处理器对指令译码，判断指令是否为低功耗指令，低功耗单元依据译码单元传递过来的切换模式和分频数输出相应的频率。

参见图2，高速缓存动态调频图：当命中标志(hit)为0时，表示高速缓存经过总线接口单元(BIU)从总线传输数据，此过程高速缓存的运行频率(clk)和总线接口单元频率一致。当命中标志(hit)为1时，表示预取指单元发送的地址命中高速缓存，此时处理器从高速缓存中读取数据，此时高速缓存频率(clk)和处理器核心频率(core_clk)一致,当处理器执行低功耗指令使处理器工作频率(core_clk)改变时，高速缓存工作频率也相应改变。

参见图3，单处理器动态调频图：处理器依据低功耗指令调整至相应的工作频率，不同的程序段对应不同的工作频率，如图3所示，程序包含三个部分，第一部分是计算斐波那契数列，Comon_Register1表示计算基数，预存为10，Comon_Register2表示计算结果，预存为4，用斐波那契数列计算出结果为10+9+8+7+6+5+4+3+2+1=55,加上预存数为59，十六进制为3b，第二个程序段为寄存器和存储器赋值，先分别给Comon_Register1，Comon_Register2，Comon_Register3，Comon_Register4赋值为1,2,3,4，然后将寄存器的值存储到存储器中，最后错位回写，在此过程中，处理器的频率升高了一倍。最后一个程序段检测当处理器频率降为3分频时加减法和赋值指令的正确性。整个程序执行顺利，且调整分频和倍频数依然能够完成指令要求的操作。该实验证明动态调频架构可行性。

参见图4，多核处理器中，每个处理器能够互不影响的并行的动态调频。在图中深色的波形是各个处理器核的时钟(clk)，时钟信号颜色深表示时钟频率更高，颜色浅表示时钟频率更低。该实验证明多核处理器动态调频架构的可行性。

Claims (4)

1.一种基于多处理器的动态调频方法，其特征具体步骤为:

a.设计低功耗指令，指令对应的行为分别是高频切换，普通频率切换，自定义低频切换；

b.设计一个低功耗单元能接受从编码单元传递过来的频率编码，从而输出对应的频率；输出的频率需与原先频率相位一致；

c.高速缓存命中时，高速缓存和处理器核心频率切换为低功耗单元输出的频率；高速缓存未命中时，高速缓存频率和总线接口单元一致。

2.根据权利要求1所述的基于多处理器的动态调频方法，其特征在于设计低功耗指令的方法为：

将低功耗指令高6位设置为指令类型，指令低16位设置为频率选择模式；低八位在高频切换模式和普通频率切换模式中没有表示含义；但在低频切换模式中表示分频数；因此处理器的频率能在低频模式下最低切换到1/255分频；在此可以将指令定义如下：

a.Command[31:26]:指令类型,当Command[31:26]为010100时表示低功耗指令

b.Command[15:8]:切换模式,当指令类型为低功耗指令时，Command[15:8]表示不同的切换模式

c.Command[7:0]:分频数，当指令类型为低功耗指令，且切换模式为低频切换时，Command[7:0]表示分频数目，Command[7:0]将被传递给低功耗单元内部的分频单元，由分频单元产生对应频率。

3.根据权利要求1所述的基于多处理器的动态调频方法，其特征在于设计低功耗单元的方法为：

根据指令单元传输过来的指令模式判断指令是否为低功耗指令，若为低功耗指令则多路选择器切换到对应的模式；其中若多路选择器切换到低频模式,则使能低功耗单元内部的频率发生器，将指令中的分频数传递给频率发生器，在频率发生器产生稳定频率后，输出频率调整相位输出；

低功耗单元内部相关寄存器定义如下：

a.Lpu_start:低功耗指令判断信号，当Lpu_start为1时表示指令为低功耗指令；

b.Lpu_mux:切换模式寄存器，当Lpu_start为1时，Lpu_mux有效，Lpu_mux为Command[15:8]；

c.Div：分频系数，当Lpu_start为1时且Lpu_mux表示低频模式时Div有效，Div为Command[7:0]；

d.Low_clk:分频时钟,当Div有效时，使能Low_clk输出。

4.根据权利要求1所述的基于多处理器动态调频的方法，其特征在于设置高速缓存单元的方法为：

高速缓存的频率切换目的是保持数据传输的连贯性，当处理器核心发出的地址命中高速缓存时，高速缓存将和处理器核心建立数据通路，此时二者的频率须一致；当处理器核心发出的地址未命中高速缓存时，高速缓存将经过总线接口单元，发送总线控制申请，从随机存储器中读取数据，此时高速缓存的频率需和总线接口单元频率一致；

与高速缓存频率相关寄存器的定义如下：

a.Cache_clk:高速缓存时钟；

b.Hit：高速缓存命中标志位；

c.Hclk：总线接口单元时钟；

d.Mclk：处理器核心时钟。