JP2009038875A - 電源装置 - Google Patents

Abstract

【課題】サイズ及びコストの増大を抑えつつ、昇圧比が小さい場合において、整流電圧の波形の落ち込み部分に対応する期間で生じる相電流の歪みを改善可能とする。
【解決手段】本発明に係る電源装置１Ａは、主回路２Ａ及び制御回路１５Ａを備える。主回路２Ａは、三相交流電源２１から供給される相電圧Ｖ１〜Ｖ３を整流することによって整流電圧ＶＰＱを出力するダイオード整流回路１４と、スイッチング素子Ｔｒ１を有し、整流電圧ＶＰＱを昇圧することによって直流電圧ＶＯを出力する昇圧回路１３とを備える。三相交流電源２１と主回路２Ａとの間に流れる相電流Ｉｕ１〜Ｉｕ３は、スイッチング素子Ｔｒ１がオンとなる期間において増加する。制御回路１５Ａは、整流電圧ＶＰＱの波形の落ち込み部分Ｐ１〜Ｐ５に対応する期間において、スイッチング素子Ｔｒ１のスイッチング周期に対するオン期間の比率（オンデューティ）を増加させる。
【選択図】図２

Description

本発明は、三相交流電源を入力として負荷に直流電圧を供給する主回路と、直流電圧を検出するとともに、検出した直流電圧に応じて主回路を制御する制御回路とを備える電源装置に関する。

従来、上記のような電源装置に用いられる主回路として、整流回路及び昇圧回路を有する構成が知られている。整流回路は、三相交流電源によって供給される相電圧を整流することによって整流電圧を出力する。昇圧回路は、ダイオード整流回路の出力に接続されたスイッチング素子を有し、整流電圧を昇圧することによって直流電圧を出力する。

このような電源装置において、昇圧比（主回路の入力電圧に対する出力電圧の比率）が小さい場合、次のような問題が生じる。具体的には、図１に示すように、相電圧Ｖの正及び負のピーク値付近（すなわち、整流電圧ＶＰＱの波形の落ち込み部分に対応する期間）において相電流Ｉｕが大きく歪む。

なお、図１では、１つの相電圧Ｖ及び１つの相電流Ｉｕを図示しているが、実際には位相が１２０°異なる３つの相電圧及び３つの相電流が存在する。

図１に示すような相電流Ｉｕの歪みは、主に、三相交流電源における線間電圧の位相差の影響によって生じる。このような歪みにより、相電流に大きな高調波成分が含まれることとなり、系統電源に悪影響を与える恐れがある。

昇圧比が小さい場合における相電流の歪みを改善する技術として、次のような電源装置が提案されている（特許文献１参照）。具体的には、特許文献１の電源装置は、スイッチング素子に並列に接続された共振用コンデンサと、逆流阻止用ダイオードと負荷との間に接続された共振用リアクトルとを備える。
特開平１１−９８８４７号公報（第５頁、第２図）

上述した特許文献１の電源装置においては、主回路に共振コンデンサ及び共振リアクトルを設けることによって相電流の歪みを防止している。しかしながら、このような共振コンデンサ及び共振リアクトルとしては、大電力に対応可能なコンデンサ及びリアクトルがそれぞれ必要となる。

したがって、特許文献１の電源装置においては、電源装置のサイズ及びコストが増大する問題があった。

そこで、本発明は、上述した課題を解決するためになされたものであり、サイズ及びコストの増大を抑えつつ、昇圧比が小さい場合において、整流電圧の波形の落ち込み部分に対応する期間で生じる相電流の歪みを改善可能な電源装置を提供することを目的とする。

本発明に係る電源装置は、三相交流電源（三相交流電源２１）を入力し、前記交流電圧を直流電圧（直流電圧ＶＯ）に変換して負荷（負荷２２）に印加する主回路（主回路２Ａ，２Ｂ）と、前記直流電圧を検出するとともに、検出した前記直流電圧に応じて前記主回路を制御する制御回路（制御回路１５Ａ〜１５Ｅ）とを備える電源装置（電源装置１Ａ〜１Ｅ）であって、前記主回路は、前記交流電圧（相電圧Ｖ１〜Ｖ３）を整流することによって、整流電圧（整流電圧ＶＰＱ）を出力するダイオード整流回路（ダイオード整流回路１４）と、前記ダイオード整流回路の出力に接続されたスイッチング素子（スイッチング素子Ｔｒ１）を有し、該スイッチング素子を所定のスイッチング周期でオン／オフ動作させることで前記整流電圧を昇圧し、前記直流電圧として出力する昇圧回路（昇圧回路１３）とを備え、前記制御回路は、前記整流電圧の波形の落ち込み部分（落ち込み部分Ｐ１〜Ｐ５）に対応する期間において、前記スイッチング素子のスイッチング周期に対するオン期間（例えばオン期間Ｔ１〜Ｔ３）の比率を増加させることを要旨とする。

このような電源装置によれば、制御回路は、整流電圧の波形の落ち込み部分に対応する期間において、スイッチング素子のスイッチング周期に対するオン期間の比率を増加させることによって相電流を増加させる。すなわち、主回路の外部から、相電流の歪みを改善する制御を実現可能となり、電源装置のサイズ及びコストの増大を抑えることができる。

したがって、サイズ及びコストの増大を抑えつつ、昇圧比が小さい場合に、整流電圧の波形の落ち込み部分に対応する期間において生じる相電流の歪みを改善可能な電源装置を提供することができる。なお、制御回路の構成のみを変更し、主回路は既存の構成を使用できるので、非常に汎用性が高い。

上記の電源装置において、前記制御回路は、前記整流電圧のリプル成分を抽出するとともに、抽出した前記リプル成分を用いて前記比率を増加させてもよい。

このような電源装置によれば、制御回路は、相電流が歪む期間を正確に検出でき、上記比率を適切なタイミングで増加させることができる。

上記の電源装置において、前記制御回路は、前記直流電圧と、前記直流電圧の目標値との差に応じた誤差信号（誤差信号ＥＳ）を出力するエラーアンプ（エラーアンプ１５５）と、前記リプル成分を抽出するフィルタ回路（フィルタ回路１５１）と、前記リプル成分の位相を反転する位相反転回路（位相反転回路１５２）と、前記エラーアンプによって出力される前記誤差信号に対し、前記位相反転回路の出力信号（補正信号ＣＳ１，ＣＳ２）を重畳する重畳回路（加算器１５６Ａ，乗算器１５６Ｂ）と、前記重畳回路の出力信号（出力信号Ｓ２）に応じて、前記スイッチング素子のオン／オフ動作を制御するスイッチング制御回路（スイッチング制御回路１５０Ａ，１５０Ｂ）とを備えてもよい。

このような電源装置によれば、直流電圧を一定に保つためのフィードバック構成を利用して、相電流の歪みを改善する制御を実現可能となる。すなわち、制御回路の構成を大幅に変更することを要しないので、相電流の歪みを容易に改善することができる。

上記の電源装置において、前記制御回路は、前記直流電圧と、前記直流電圧の目標値との差に応じた誤差信号（誤差信号ＥＳ）を出力するエラーアンプ（エラーアンプ１５５）と、前記リプル成分を抽出するフィルタ回路（フィルタ回路１５１）と、前記エラーアンプによって出力される前記誤差信号から、前記フィルタ回路の出力信号（補正信号ＣＳ５）を減算する減算器（減算器１５６Ｃ）と、前記減算器の出力信号（出力信号Ｓ２）に応じて、前記スイッチング素子のオン／オフ動作を制御するスイッチング制御回路（スイッチング制御回路１５０Ａ）とを備えてもよい。

このような電源装置によれば、直流電圧を一定に保つためのフィードバック構成を利用して、相電流の歪みを改善する制御を実現可能となる。すなわち、制御回路の構成を大幅に変更することを要しないので、相電流の歪みを容易に改善することができる。

上記の電源装置において、前記制御回路は、前記交流電圧に同期して、前記交流電圧の６倍の周波数成分を有する補正信号（補正信号ＣＳ３）を生成するとともに、生成した前記補正信号を用いて前記比率を増加させてもよい。

このような電源装置によれば、制御回路は、相電流が歪む期間を正確に検出でき、上記比率を適切なタイミングで増加させることができる。

上記の電源装置において、前記制御回路は、前記直流電圧と、前記直流電圧の目標値との差に応じた誤差信号（誤差信号ＥＳ）を出力するエラーアンプ（エラーアンプ１５５）と、前記交流電圧がゼロとなるタイミング（ゼロクロス）を検出して、検出したタイミングに同期した同期信号（同期信号ＳＹＮ）を生成する同期信号生成回路（同期信号生成回路２０１）と、前記同期信号を基準として、前記補正信号を生成する補正信号生成回路（補正信号生成回路２０２Ａ，２０２Ｂ）と、前記エラーアンプによって出力される前記誤差信号に対して、前記補正信号を重畳する重畳回路（加算器１５６Ａ，乗算器１５６Ｂ）と、前記重畳回路の出力信号（出力信号Ｓ２）に応じて、前記スイッチング素子のオン／オフ動作を制御するスイッチング制御回路（スイッチング制御回路１５０Ａ，１５０Ｂ）とを備えてもよい。

このような電源装置によれば、直流電圧を一定に保つためのフィードバック構成を利用して、相電流の歪みを改善する制御を実現可能となる。すなわち、制御回路の構成を大幅に変更することを要しないので、相電流の歪みを容易に改善することができる。

本発明によれば、サイズ及びコストの増大を抑えつつ、昇圧比が小さい場合において、整流電圧の波形の落ち込み部分に対応する期間で生じる相電流の歪みを改善可能な電源装置を提供できる。

［第１実施形態］
次に、図面を参照して、本実施形態に係る電源装置について説明する。具体的には、（１）電源装置の構成、（２）電源装置の動作、（３）比較例、（４）作用・効果、（５）変更例について説明する。

なお、以下の各実施形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。

（１）電源装置の構成
まず、全体概略構成、主回路の構成、制御回路の構成の順で、本実施形態に係る電源装置の構成について説明する。

（１．１）全体概略構成
図２は、本実施形態に係る電源装置１Ａの回路ブロック図である。図２に示すように、電源装置１Ａは、主回路２Ａ及び制御回路１５Ａを含む。主回路２Ａは、三相交流電源２１及び負荷２２に接続される。制御回路１５Ａは、主回路２Ａに接続される。

三相交流電源２１は、位相がそれぞれ１２０度異なる相電圧Ｖ１〜Ｖ３を三相交流電源端子Ｕ，Ｖ，Ｗにそれぞれ印加する。本実施形態では、主回路２Ａへの入力電圧（線間電圧）は４００Ｖである。

主回路２Ａは、三相交流電源２１を入力として、負荷２２に直流電圧ＶＯを供給する。本実施形態では、主回路２Ａが出力する直流電圧ＶＯは６５０Ｖである。すなわち、主回路２においては、入力電圧（線間電圧）が４００Ｖに対して、出力電圧（直流電圧ＶＯ）が６５０Ｖであり、昇圧比が小さい。

制御回路１５Ａは、直流電圧ＶＯを検出するとともに、検出した直流電圧ＶＯに応じて主回路２Ａを制御する。具体的には、制御回路１５Ａは、直流電圧ＶＯが予め設定された目標値となるように主回路２Ａを制御する。

（１．２）主回路の構成
次に、主回路２Ａの構成について説明する。主回路２Ａは、ローパスフィルタ１２、昇圧回路１３及びダイオード整流回路１４を含む。

ローパスフィルタ１２は、リアクトルＬ１〜Ｌ３及びコンデンサＣ１〜Ｃ３を含む。リアクトルＬ１〜Ｌ３のそれぞれの一端は、三相交流電源端子Ｕ，Ｖ，Ｗに接続される。コンデンサＣ１〜Ｃ３は、リアクトルＬ１〜Ｌ３の他端に接続される。

昇圧回路１３は、交流リアクトルＬ４〜Ｌ６、スイッチング素子Ｔｒ１、逆流素子ダイオードＤ７、及び平滑コンデンサＣ４を含む。交流リアクトルＬ４〜Ｌ６の一端は、リアクトルＬ１〜Ｌ３の他端にそれぞれ接続される。

スイッチング素子Ｔｒ１は、電源ラインＬ１，Ｌ２間に接続される。本実施形態では、スイッチング素子Ｔｒ１として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が使用されている。平滑コンデンサＣ４は、負荷２２に並列に接続される。なお、スイッチング素子Ｔｒ１は、オンすると導通し、オフすると遮断される。

昇圧回路１３は、スイッチング素子Ｔｒ１を所定のスイッチング周期でオン／オフ動作させる。ここで、オン／オフ動作とは、スイッチング素子Ｔｒ１がオンとオフとを交互に繰り返す動作である。なお、スイッチング素子Ｔｒ１のオン／オフ動作は、制御回路１５Ａによって制御される。

逆流素子ダイオードＤ７は、電源ラインＬ１上において、スイッチング素子Ｔｒ１と平滑コンデンサＣ４との間に接続される。

ダイオード整流回路１４は、ダイオードＤ１〜Ｄ６を含む。ダイオードＤ１及びＤ２は、電源ラインＬ１，Ｌ２間に接続される。Ｄ１及びＤ２の間には、交流リアクトルＬ４の他端が接続される。

同様に、ダイオードＤ３及びＤ４は、電源ラインＬ１，Ｌ２間に接続される。ダイオードＤ１及びＤ２の間には、交流リアクトルＬ５の他端が接続される。

また、ダイオードＤ５及びＤ６は、電源ラインＬ１，Ｌ２間に接続される。ダイオードＤ５及びＤ６の間には、交流リアクトルＬ６の他端が接続される。

ダイオード整流回路１４は、三相交流電源２１から供給される相電圧Ｖ１〜Ｖ３を整流することによって整流電圧ＶＰＱを出力する。昇圧回路１３は、整流電圧ＶＰＱを昇圧することによって直流電圧ＶＯを出力する。

（１．３）制御回路の構成
次に、制御回路１５Ａの構成について説明する。制御回路１５Ａは、フィルタ回路１５１、位相反転回路１５２、電圧検出回路１５３、目標電圧生成回路１５４、エラーアンプ１５５、加算器１５６Ａ及びスイッチング制御回路１５０Ａを含む。

フィルタ回路１５１は、ダイオード整流回路１４の出力に接続される。フィルタ回路１５１は、バンドパスフィルタであり、ダイオード整流回路１４からの整流電圧ＶＰＱに含まれるノイズを除去して、リプル成分を抽出する。

位相反転回路１５２は、フィルタ回路１５１の出力に接続される。位相反転回路１５２は、フィルタ回路１５１によって抽出されたリプル成分の位相を反転する。

電圧検出回路１５３は、電源ラインＬ１に接続される。電圧検出回路１５３は、直流電圧ＶＯを検出して、検出信号ＤＳをエラーアンプ１５５に入力する。具体的には、電圧検出回路１５３は、直流電圧ＶＯを抵抗分圧することによって検出信号ＤＳを生成する。

目標電圧生成回路１５４は、検出信号ＤＳの目標値となる目標電圧ＴＶＯを生成する。

エラーアンプ１５５は、電圧検出回路１５３及び目標電圧生成回路１５４に接続される。エラーアンプ１５５は、検出信号ＤＳと目標電圧ＴＶＯとの差に応じた誤差信号ＥＳを出力する。

加算器１５６Ａは、位相反転回路１５２及びエラーアンプ１５５に接続される。加算器１５６Ａは、位相反転回路１５２の出力信号ＣＳ１と、誤差信号ＥＳとを加算する。

スイッチング制御回路１５０Ａは、加算器１５６Ａの出力信号Ｓ２に応じて、スイッチング素子Ｔｒ１のオン／オフ動作を制御する。具体的には、スイッチング制御回路１５０Ａは、のこぎり波生成回路１５７及びコンパレータ１５８を含む。

のこぎり波生成回路１５７は、相電圧Ｖ１〜Ｖ３の各周波数と比較して、周波数が高いのこぎり波（又は三角波）Ｓ１を生成する。また、のこぎり波生成回路１５７によって生成されるのこぎり波Ｓ１は、スイッチング素子Ｔｒ１のスイッチング周波数を決定する。

コンパレータ１５８は、のこぎり波Ｓ１と、加算器１５６Ａの出力信号Ｓ２との比較結果に応じて、スイッチング制御信号（ＰＷＭ信号）Ｇ１を出力する。スイッチング制御信号Ｇ１は、スイッチング素子Ｔｒ１のゲートに入力される。

具体的には、出力信号Ｓ２がのこぎり波Ｓ１よりも大きい期間では、Ｈレベルのスイッチング制御信号Ｇ１が出力され、スイッチング素子Ｔｒ１がオンする。一方、出力信号Ｓ２がのこぎり波Ｓ１よりも小さい期間では、Ｈレベルのスイッチング制御信号Ｇ１が出力され、スイッチング素子Ｔｒ１がオフする。

このようなフィードバック構成により、スイッチング素子Ｔｒ１のオンデューティが変化し、直流電圧ＶＯが一定値となるように制御される。

（２）電源装置の動作
次に、主回路２Ａの動作、制御回路１５Ａの動作の順で、電源装置１Ａの動作について説明する。

（２．１）主回路の動作
スイッチング素子Ｔｒ１は、スイッチング制御信号Ｇ１がＨレベルである期間においてオンする。スイッチング素子Ｔｒ１がオンすると、三相交流電源２１が交流リアクトルＬ４〜Ｌ６を介して短絡される。

これにより、交流リアクトルＬ４〜Ｌ６に流れる電流、すなわち相電流Ｉｕ１〜Ｉｕ３が急激に増加する。また、スイッチング素子Ｔｒ１がオンすると、交流リアクトルＬ４〜Ｌ６には、相電圧Ｖ１〜Ｖ３に比例したエネルギーが蓄えられる。

スイッチング素子Ｔｒ１は、スイッチング制御信号Ｇ１がＬレベルである期間においてオフする。スイッチング素子Ｔｒ１がオフすると、交流リアクトルＬ４〜Ｌ６に蓄えられたエネルギーは、ダイオード整流回路１４及び逆流素子ダイオードＤ７を介して平滑コンデンサＣ４に移動する。これにより、平滑コンデンサＣ４が充電される。

平滑コンデンサＣ４が充電される期間がスイッチング素子Ｔｒ１のオン／オフ動作によって制御されるので、平滑コンデンサＣ４の電圧、すなわち、直流電圧ＶＯもスイッチング素子Ｔｒ１で制御されることになる。

なお、ローパスフィルタ１２は、スイッチング素子Ｔｒ１のオン／オフ動作に伴う高周波成分を除去する。

（２．２）制御回路の動作
図３は、制御回路１５Ａの動作を説明するための波形図である。

フィルタ回路１５１には、図３（ａ）に示す整流電圧ＶＰＱが入力される。なお、図３（ａ）に示す整流電圧ＶＰＱには、実際にはノイズが含まれている。また、整流電圧ＶＰＱの落ち込み部分Ｐ１〜Ｐ５に対応する期間においては、相電流Ｉｕ１〜Ｉｕ３に歪みが生じる（図１参照）。

フィルタ回路１５１は、整流電圧ＶＰＱからリプル成分（ＡＣ成分）を抽出する。位相反転回路１５２は、図３（ｂ）に示すように、整流電圧ＶＰＱのリプル成分を反転する。位相反転回路１５２の出力信号は、補正信号ＣＳ１として加算器１５６Ａに入力される。

この結果、加算器１５６Ａの出力信号Ｓ２は、図３（ｃ）に示すように、エラーアンプ１５５からの誤差信号ＥＳに、補正信号ＣＳ１が重畳された波形となる。言い換えると、エラーアンプ１５５からの誤差信号ＥＳが、補正信号ＣＳ１によって変調される。

加算器１５６Ａの出力信号Ｓ２は、コンパレータ１５８において、のこぎり波Ｓ１と比較される。加算器１５６Ａは、加算器１５６Ａの出力信号Ｓ２がのこぎり波Ｓ１よりも大きい場合にＨレベルのスイッチング制御信号Ｇ１を出力する。

このため、図３（ｃ）の期間Ｔ１，Ｔ３よりも、期間Ｔ２の方がスイッチング素子Ｔｒ１のオンデューティが大きくなる。つまり、整流電圧ＶＰＱの落ち込み部分Ｐ１〜Ｐ５に対応する期間において、スイッチング素子Ｔｒ１のオンデューティが大きくなる。

スイッチング素子Ｔｒ１のオンデューティが大きいほど、交流リアクトルＬ４〜Ｌ６に流れる電流、すなわち相電流Ｉｕ１〜Ｉｕ３が増加するので、整流電圧ＶＰＱの落ち込み部分Ｐ１〜Ｐ５に対応する期間において、他の期間よりも、相電流Ｉｕ１〜Ｉｕ３を増加させることができる。

（３）比較例
次に、本実施形態によって得られる効果を明らかにするため、比較例を挙げて説明する。図４は、本実施形態の比較例を示す波形図である。

図４では、図２に示したフィルタ回路１５１、位相反転回路１５２及び加算器１５６Ａを備えない場合の相電流Ｉｕの波形を示している。

図４に示すように、比較例では、相電圧の正及び負のピーク値付近において相電流Ｉｕが大きく歪んでいる。このような歪みが生じると、相電流Ｉｕに大きな高調波成分が含まれることとなり、系統電源に悪影響を与える恐れがある。

一方、図５は、図２に示したフィルタ回路１５１、位相反転回路１５２及び加算器１５６Ａを備える場合（すなわち、本実施形態の電源装置１Ａ）における相電流Ｉｕの波形図である。

図５に示すように、本実施形態では、相電圧の正及び負のピーク値付近においても、相電流Ｉｕが大きく歪まない。つまり、相電流Ｉｕに含まれる高調波成分が拡散されており、系統電源に悪影響を与える可能性が低い。

（４）作用・効果
以上説明したように、三相交流電源２１と主回路２Ａとの間に流れる相電流Ｉｕ１〜Ｉｕ３は、スイッチング素子Ｔｒ１がオンとなる期間において増加する。制御回路１５Ａは、整流電圧ＶＰＱの波形の落ち込み部分Ｐ１〜Ｐ５に対応する期間において、他の期間よりも、スイッチング素子Ｔｒ１のスイッチング周期に対するオン期間の比率（オンデューティ）を増加させる。

したがって、制御回路１５Ａは、主回路２Ａの外部から、相電流Ｉｕ１〜Ｉｕ３の歪みを改善する制御を実現可能となり、電源装置１Ａのサイズ及びコストの増大を抑えることができる。なお、制御回路１５Ａの構成のみを変更しており、主回路２Ａは既存の構成を使用できるので、非常に汎用性が高い。

また、本実施形態によれば、制御回路１５Ａは、整流電圧ＶＰＱのリプル成分を抽出するとともに、抽出したリプル成分を用いてスイッチング素子Ｔｒ１のオンデューティを増加させる。

したがって、制御回路１５Ａは、相電流Ｉｕ１〜Ｉｕ３が歪む期間を正確に検出でき、スイッチング素子Ｔｒ１のオンデューティを適切なタイミングで増加させることができる。

さらに、本実施形態によれば、直流電圧ＶＯを一定に保つためのフィードバック構成を利用して、相電流Ｉｕ１〜Ｉｕ３の歪みを改善する制御を実現する。すなわち、制御回路１５Ａの構成を大幅に変更することを要しないので、相電流Ｉｕ１〜Ｉｕ３の歪みを容易に改善することができる。

（５）変更例
上述した電源装置１Ａの変更例として、電源装置１Ａに電流臨界モード機能を付加した構成について説明する。電流臨界モードとは、電流不連続モードの一形態であり、交流リアクトルＬ４〜Ｌ６に流れる電流がゼロ（又はゼロ近傍）になってから、スイッチング素子Ｔｒ１のオン／オフ動作を許可する機能である。なお、電流不連続モードは、スイッチング素子Ｔｒ１の１スイッチング周期内で、リアクトル電流（スイッチング電流）が０Ａまで低下する状態（モード）である。

スイッチング素子Ｔｒ１をオフした時の交流リアクトルＬ４〜Ｌ６における電流の立ち下がりの傾斜は、相電圧Ｖ１〜Ｖ３の瞬時値に対する直流電圧ＶＯの大きさによって決まる。このため、直流電圧ＶＯが低い場合には、当該傾斜が緩やかになる。したがって、交流リアクトルＬ４〜Ｌ６における電流が、スイッチング周期内にゼロに達しなくなる。

ゼロまで下がり切れなかった電流によるエネルギーは、スイッチング素子Ｔｒ１によるオン／オフ動作の度に交流リアクトルＬ４〜Ｌ６に蓄積される。このため、交流リアクトルＬ４〜Ｌ６に流れる電流の平均値は、相電圧Ｖ１〜Ｖ３の瞬時値に比例しなくなり、相電流Ｉｕ１〜Ｉｕ３の波形が歪む。

（５．１）電源装置の構成及び動作
図６は、本変更例に係る電源装置１Ｂの構成を示す回路ブロック図である。電源装置１Ｂは、主回路２Ｂにおいて、電源ラインＬ１上に設けられた電流検出回路４５を備える点で、図２とは異なっている。

電流検出回路４５は、電源ラインＬ１上において、ダイオード整流回路１４と逆流素子ダイオードＤ７との間に接続される。電流検出回路４５は、ダイオード整流回路１４の出力に流れる電流Ｉを検出する。

電源装置１Ｂは、制御回路１５Ｄにおいて、加算器１５６Ａに代えて乗算器１５６Ｂを備える。乗算器１５６Ｂは、エラーアンプ１５５の出力信号ＥＳと、位相反転回路１５２の出力信号（補正信号ＣＳ２）とを乗算する。

スイッチング制御回路１５０Ｂは、ダイオード整流回路１４の出力に流れる電流Ｉがゼロになってから、スイッチング素子Ｔｒ１をオン／オフ動作させるよう制御する。具体的には、スイッチング制御回路１５０Ｂは、コンパレータ３０１，３０２、及びＲＳフリップフロップ（ＲＳ−ＦＦ）３０３を含む。

コンパレータ３０１には、乗算器１５６Ｂの出力信号と、電流検出回路４５の電流検出信号とが入力される。コンパレータ３０２の一方の入力には、電流検出回路４５の電流検出信号が入力される。コンパレータ３０２の他方の入力は接地される。ＲＳ−ＦＦ３０３は、コンパレータ３０１，３０２の出力信号に応じて、スイッチング制御信号Ｇ１を出力する。

（５．２）作用・効果
本変更例によれば、ダイオード整流回路１４の出力に流れる電流（すなわち、交流リアクトルＬ４〜Ｌ６の電流）がゼロになってからスイッチング素子Ｔｒ１をオン／オフ動作させることによって、相電流Ｉｕ１〜Ｉｕ３の波形をさらに改善することができる。

［第２実施形態］
次に、本発明の第２実施形態について、（１）電源装置の構成、（２）電源装置の動作、（３）作用・効果、（４）変更例の順で説明する。なお、本実施形態では、上述した第１実施形態と異なる点を主に説明する。

（１）電源装置の構成
図７は、本実施形態に係る電源装置１Ｃの構成を示す回路ブロック図である。

図７に示すように、制御回路１５Ｃは、同期信号生成回路２０１及び補正信号生成回路２０２Ａを備える点で、上述した第１実施形態とは異なっている。

同期信号生成回路２０１は、交流電源端子Ｕに接続される。なお、同期信号生成回路２０１の入力側は、交流電源端子Ｕではなく、交流電源端子Ｖ又はＷに接続されていてもよい。

同期信号生成回路２０１は、相電圧Ｖ１がゼロとなるタイミングを検出して、検出したタイミングに同期した同期信号ＳＹＮを生成する。

補正信号生成回路２０２Ａは、同期信号生成回路２０１の出力に接続される。補正信号生成回路２０２Ａの出力は、加算器１５６Ａの入力側に接続される。なお、補正信号生成回路２０２Ａは、マイクロコンピュータによって構成可能である。

補正信号生成回路２０２Ａは、同期信号ＳＹＮを基準として、相電圧Ｖ１の６倍の周波数成分を有する補正信号ＣＳを生成する。その他の構成については、上述した第１実施形態と同様である。

（２）電源装置の動作
図８は、電源装置１Ｃの動作を説明するための波形図である。

同期信号生成回路２０１は、図８（ａ）に示す相電圧Ｖ１のゼロクロス点を検出する。すなわち、同期信号生成回路２０１は、相電圧Ｖ１がゼロとなるタイミングにおいて、同期信号ＳＹＮを出力する。

補正信号生成回路２０２Ａは、図８（ａ）に示す補正信号ＣＳ３を生成する。本実施形態では、補正信号ＣＳ３の波形は正弦半波となる。補正信号ＣＳ３がピーク値となるタイミングｔ１〜ｔ６は、整流電圧ＶＰＱが落ち込むタイミングＰ１〜Ｐ５（図３参照）に同期している。

補正信号ＣＳ３は、エラーアンプ１５５によって出力される誤差信号ＥＳに加算される。これにより、図８（ａ）に示す補正信号ＣＳ３の電圧が高いほど、スイッチング制御信号Ｇ１のデューティ比が大きくなる。つまり、整流電圧ＶＰＱが落ち込むタイミングＰ１〜Ｐ５の付近において、スイッチング素子Ｔｒ１のオンデューティが増加することになる。

（３）作用・効果
本実施形態によれば、制御回路１５Ｃは、相電圧Ｖ１に同期して、相電圧Ｖ１の６倍の周波数成分を有する補正信号ＣＳ３を生成する。また、制御回路１５Ｃは、補正信号ＣＳ３を用いて、整流電圧ＶＰＱが落ち込むタイミングＰ１〜Ｐ５付近において、スイッチング素子Ｔｒ１のオンデューティを増加させる。

したがって、主回路２Ａの外部から、相電流Ｉｕ１〜Ｉｕ３のピーク値付近における歪みを改善する制御を実現可能となり、電源装置１Ｃのサイズ及びコストの増大を抑えることができる。

さらに、本実施形態によれば、複雑な制御を行わないので、安価なマイクロコンピュータによって制御回路１５Ｃを構成可能である。また、制御方法の変更も比較的容易に行うことができる。

（４）変更例
上述した電源装置１Ｃの変更例として、電流臨界モード機能を有する構成について説明する。図９は、本変更例に係る電源装置１Ｄの回路ブロック図である。なお、図６と同様の構成については、重複する説明を省略する。

乗算器１５６Ｂは、エラーアンプ１５５の出力信号ＥＳと、補正信号生成回路２０２Ｂの出力信号（補正信号ＣＳ４）とを乗算する。また、スイッチング制御回路１５０Ｂは、ダイオード整流回路１４の出力に流れる電流Ｉがゼロになってから、スイッチング素子Ｔｒ１をオン／オフ動作させるよう制御する。

本変更例によれば、ダイオード整流回路１４の出力に流れる電流（すなわち、交流リアクトルＬ４〜Ｌ６の電流）がゼロになってからスイッチング素子Ｔｒ１をオン／オフ動作させることによって、相電流Ｉｕ１〜Ｉｕ３の波形をさらに改善することができる。

［その他の実施形態］
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなる。

また、上述した第１実施形態では、加算器１５６Ａを備える制御回路１５Ａについて説明した。しかしながら、図１０に示すように、加算器に代えて減算器１５６Ｃを使用してもよい。この場合、位相反転回路１５２を省略することができる。減算器１５６Ｃは、エラーアンプ１５５からの誤差信号ＥＳから、フィルタ回路１５１の出力信号（補正信号ＣＳ５）を減算する。

さらに、上述した各実施形態では、エラーアンプ１５５の出力側において補正信号ＣＳ１〜ＣＳ５を加算、乗算又は減算する構成について説明した。しかしながら、エラーアンプ１５５の出力側ではなく、目標電圧生成回路１５４とエラーアンプ１５５との間において、補正信号ＣＳ１〜ＣＳ５を加算、乗算又は減算する構成も可能である。

なお、上述した実施形態では、スイッチング素子Ｔｒ１としてＩＧＢＴが使用されていたが、ＩＧＢＴに限らず、電界効果トランジスタ（ＦＥＴ）などの他のトランジスタも使用可能である。

このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。

本発明の背景技術を説明するための波形図である。 本発明の第１実施形態に係る電源装置の回路ブロック図である。 本発明の第１実施形態に係る制御回路の動作を説明するための波形図である。 本発明の第１実施形態の比較例における相電流の波形図である。 本発明の第１実施形態に係る電源装置における相電流の波形図である。 本発明の第１実施形態に係る電源装置の変更例を示す回路ブロック図である。 本発明の第２実施形態に係る電源装置の構成を示す回路ブロック図である。 本発明の第２実施形態に係る電源装置の動作を説明するための波形図である。 本発明の第２実施形態に係る電源装置の変更例を示す回路ブロック図である。 その他の実施形態に係る電源装置の構成を示す回路ブロック図である。

符号の説明

Ｃ１〜Ｃ３…コンデンサ、Ｃ４…平滑コンデンサ、Ｄ１〜Ｄ６…ダイオード、Ｄ７…逆流素子ダイオード、Ｌ１，Ｌ２…電源ライン、Ｌ１〜Ｌ３…リアクトル、Ｌ４〜Ｌ６…交流リアクトル、Ｕ，Ｖ，Ｗ…三相交流電源端子、Ｔｒ１…スイッチング素子Ｔｒ１、１Ａ〜１Ｅ…電源装置、２Ａ，２Ｂ…主回路、１２…ローパスフィルタ、１３…昇圧回路、１４…ダイオード整流回路、１５Ａ〜１５Ｅ…制御回路、２１…三相交流電源、２２…負荷、４５…電流検出回路、１５０Ａ，１５０Ｂ…スイッチング制御回路、１５１…フィルタ回路、１５２…位相反転回路、１５３…電圧検出回路、１５４…目標電圧生成回路、１５５…エラーアンプ、１５６Ａ…加算器、１５６Ｂ…乗算器、１５６Ｃ…減算器、１５７…のこぎり波生成回路、１５８…コンパレータ、２０１…同期信号生成回路、２０２Ａ，２０２Ｂ…補正信号生成回路、３０１，３０２…コンパレータ、３０３…ＲＳ−ＦＦ

Claims (6)

1. 三相交流電源からの交流電圧を入力し、前記交流電圧を直流電圧に変換して負荷に印加する主回路と、
   前記直流電圧を検出するとともに、検出した前記直流電圧に応じて前記主回路を制御する制御回路と
   を備える電源装置であって、
   前記主回路は、
   前記交流電圧を整流することによって、整流電圧を出力するダイオード整流回路と、
   前記ダイオード整流回路の出力に接続されたスイッチング素子を有し、該スイッチング素子を所定のスイッチング周期でオン／オフ動作させることで前記整流電圧を昇圧し、前記直流電圧として出力する昇圧回路と
   を備え、
   前記制御回路は、前記整流電圧の波形の落ち込み部分に対応する期間において、前記スイッチング素子のスイッチング周期に対するオン期間の比率を増加させる電源装置。
2. 前記制御回路は、前記整流電圧のリプル成分を抽出するとともに、抽出した前記リプル成分を用いて前記比率を増加させる請求項１に記載の電源装置。
3. 前記制御回路は、
   前記直流電圧と、前記直流電圧の目標値との差に応じた誤差信号を出力するエラーアンプと、
   前記リプル成分を抽出するフィルタ回路と、
   前記リプル成分の位相を反転する位相反転回路と、
   前記エラーアンプによって出力される前記誤差信号に対し、前記位相反転回路の出力信号を重畳する重畳回路と、
   前記重畳回路の出力信号に応じて、前記スイッチング素子のオン／オフ動作を制御するスイッチング制御回路と
   を備える請求項２に記載の電源装置。
4. 前記制御回路は、
   前記直流電圧と、前記直流電圧の目標値との差に応じた誤差信号を出力するエラーアンプと、
   前記リプル成分を抽出するフィルタ回路と、
   前記エラーアンプによって出力される前記誤差信号から、前記フィルタ回路の出力信号を減算する減算器と、
   前記減算器の出力信号に応じて、前記スイッチング素子のオン／オフ動作を制御するスイッチング制御回路と
   を備える請求項２に記載の電源装置。
5. 前記制御回路は、前記交流電圧に同期して、前記交流電圧の６倍の周波数成分を有する補正信号を生成するとともに、生成した前記補正信号を用いて前記比率を増加させる請求項１に記載の電源装置。
6. 前記制御回路は、
   前記直流電圧と、前記直流電圧の目標値との差に応じた誤差信号を出力するエラーアンプと、
   前記交流電圧がゼロとなるタイミングを検出して、検出したタイミングに同期した同期信号を生成する同期信号生成回路と、
   前記同期信号を基準として、前記補正信号を生成する補正信号生成回路と、
   前記エラーアンプによって出力される前記誤差信号に対して、前記補正信号を重畳する重畳回路と、
   前記重畳回路の出力信号に応じて、前記スイッチング素子のオン／オフ動作を制御するスイッチング制御回路と
   を備える請求項５に記載の電源装置。

Images