JP2009038414A - 音響装置 - Google Patents

Abstract

【課題】
簡易な構成で、迅速に、加速度に応じた音響調整を行う。
【解決手段】
加速度敏感なキャパシタ素子を、アナログ音声信号に対して音響調整処理を行う回路の要素として採用し、加速度の変化に応じて音響調整特性を変化させる。例えば、ローパスフィルタ回路２３０においては、カットオフ周波数を定める要素の一部である複合キャパシタ回路６２０，６５０を、加速度敏感なキャパシタ素子を含んで構成する。この結果、加速度が変化すると、複合キャパシタ回路６２０，６５０の静電容量値ＣＣ１Ｆ，ＣＣ２Ｆが変化し、ローパスフィルタ回路２３０のカットオフ周波数が変化する。
【選択図】 図９

Description

本発明は、音響装置に関する。

従来から、楽曲等の音声を再生する音響装置が広く普及している。かかる音響装置のうちには、車両等の移動体に搭載されるものもある。こうした移動体に搭載された音響装置の場合には、移動体の移動に伴って、楽曲等の音声以外の音がノイズ音として発生することが多い。このため、例えば、車両の加速度を検出し、その検出結果に対応する制御をイコライザ回路に施す技術が提案されている（特許文献１参照：以下、「従来例」という）。

この従来例の技術では、イコライザ回路の外部回路として、加速度センサ及び信号処理回路を備える構成を採用している。そして、この従来例の技術では、加速度センサによる検出結果の信号を、信号処理回路で処理し、解析する。そして、信号処理回路は、解析結果に基づいて、音響調整の制御指令をイコライザ回路に対して発行するようになっている。

特表平１０−５０４９４６号公報

しかしながら、上述した従来例では、加速度の検出結果に応じてイコライザ回路による音響調整を行うために、加速度センサに加えて、例えばマイクロプロセッサやＤＳＰ（Digital Signal Processor）を備えて構成される信号処理回路が必要となるため、簡易な回路構成で加速度に対応した音響調整ができるとはいい難かった。また、信号処理回路を介して、加速度センサによる検出結果がイコライザ回路に反映されるので、加速度の検出結果に応じて、迅速に音響調整ができるとはいい難かった。

このため、簡易な構成で、迅速に、加速度の検出結果に応じてイコライザ回路等による音響調整をすることができる技術が待望されている。かかる要請に応えることが、本発明が解決すべき課題の一つとして挙げられる。

本発明は、上記の事情を鑑みてなされたものであり、簡易かつ迅速に、加速度に応じた音響調整を行うことができる新たな音響装置を提供することを目的とする。

請求項１に記載の発明は、音響調整のための信号処理を行った後に、スピーカから音声の再生出力を行う音響装置において、加速度の変化に応じて静電容量値が変化する加速度敏感なキャパシタ素子を含み、前記加速度敏感なキャパシタ素子の静電容量値に対応した音響調整処理をアナログ音声信号に対して施す１つ以上の信号処理手段を備える、ことを特徴とする音響装置である。

以下、本発明の一実施形態を、図１〜図１４を参照して説明する。なお、以下の説明及び図面においては、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。

［構成］
図１には、一実施形態に係る音響装置１００の概略的な構成がブロック図にて示されている。なお、以下の説明においては、音響装置１００は、車両に搭載される装置であるものとする。

この図１に示されるように、音響装置１００は、制御ユニット１１０と、ドライブユニット１２０とを備えている。また、音響装置１００は、音出力ユニット１３０₁〜１３０₃とを備えている。

ここで、音出力ユニット１３０₁はレフトスピーカ１３１₁を有し、音出力ユニット１３０₂はライトスピーカ１３１₂を有している。また、音出力ユニット１３０₃はサブウーファスピーカ１３１₃を有している。

さらに、音響装置１００は、表示ユニット１４０と、操作入力ユニット１５０とを備えている。また、音響装置１００は、速度センサインターフェイス（ＩＦ）部１６０を備えている。

なお、制御ユニット１１０以外の要素１２０〜１６０は、制御ユニット１１０に接続されている。

制御ユニット１１０は、音響装置１００の全体を統括制御する。この制御ユニット１１０の詳細については、後述する。

ドライブユニット１２０は、音声コンテンツが記録されたコンパクトディスクＣＤがドライブユニット１２０に挿入されると、その旨を制御ユニット１１０に報告する。そして、ドライブユニット１２０は、コンパクトディスクＣＤが挿入された状態で、制御ユニット１１０から音声コンテンツの再生指令ＤＶＣを受けると、再生指定がなされた音声をコンパクトディスクＣＤから読み出す。かかる音声コンテンツの読み出し結果は、オーディオ信号であるコンテンツデータＣＴＤとして、制御ユニット１１０へ向けて送られる。

音出力ユニット１３０_k（ｋ＝１〜３）のそれぞれは、上述したスピーカ１３１_kの他に、制御ユニット１１０から受信した音声出力信号ＡＯＳ_kを増幅するパワー増幅器を備えている。これらの音出力ユニット１３０_kは、制御ユニット１１０による制御のもとで、音声出力信号ＡＯＳ_kの対応した楽曲等の音声を再生して出力する。

表示ユニット１４０は、（ｉ）液晶表示パネル、有機ＥＬ（Electro Luminescence）パネル、ＰＤＰ（Plasma Display Panel）等の表示デバイス１４１と、（ii）制御ユニット１１０から送出された表示制御データに基づいて、表示ユニット１４０全体の制御を行うグラフィックレンダラ等の表示コントローラと、（iii）表示画像データを記憶する表示画像メモリ等を備えて構成されている。この表示ユニット１４０は、制御ユニット１１０による制御のもとで、操作ガイダンス情報等を表示する。

操作入力ユニット１５０は、音響装置１００の本体部に設けられたキー部、あるいはキー部を備えるリモート入力装置等により構成される。ここで、本体部に設けられたキー部としては、表示ユニット１４０の表示デバイス１４１に設けられたタッチパネルを用いることができる。なお、キー部を有する構成に代えて、音声入力する構成を採用することもできる。

この操作入力ユニット１５０を利用者が操作することにより、音響装置１００の動作内容の設定が行われる。例えば、音声コンテンツの再生指令、後述する音響調整処理の特性の設定指令等を、利用者が操作入力ユニット１５０を利用して行う。こうした入力内容は、操作入力データＩＰＤとして、操作入力ユニット１５０から制御ユニット１１０へ向けて送られる。

速度センサＩＦ部１６０は、車両の移動速度を検出するために当該車両に搭載された車速センサとの間におけるデータ授受に利用される。車速センサで検出した車両の移動速度ＳＰＤは、速度センサＩＦ部１６０を介して、制御ユニット１１０へ向けて送られる。

制御ユニット１１０は、上述したように、音響装置１００の全体を統括制御する。この制御ユニット１１０は、図２に示されるように、第１及び第２制御手段としての制御処理部１１１と、オーディオ処理部１１２とを備えている。また、制御ユニット１１０は、アナログ変換部１１３と、音響調整部１１４と、クロック発生部１１９とを備えている。

制御処理部１１１は、操作入力ユニット１５０に入力された指令入力や速度センサＩＦ部１６０から送られてきた車両の移動速度ＳＰＤに基づいて、オーディオ処理部１１２、音響調整部１１４を制御する。また、制御処理部１１１は、ドライブユニット１２０及び表示ユニット１４０を制御する。この制御処理部１１１の詳細については、後述する。

オーディオ処理部１１２は、音声コンテンツを含む再生すべきコンテンツの指定入力がなされたことが操作入力ユニット１５０から報告された場合、及び、ドライブユニット１２０にコンパクトディスクＣＤが挿入されたときにコンテンツを自動再生すべき旨の設定がなされている場合に、制御処理部１１１からの音声コンテンツ処理制御指令ＡＰＣに従って、当該再生すべきコンテンツに対応するコンテンツデータＣＴＤをドライブユニット１２０から読み出して展開し、デジタル音データ信号を生成する。引き続き、オーディオ処理部１１２は、生成されたデジタル音データ信号を解析し、デジタル音データ信号に含まれるチャンネル指定情報に従って、デジタル音データ信号を、上述したスピーカ１３１₁，１３１₂，１３１₃のそれぞれに供給されるように分離する。このようにして分離された信号は、チャンネル処理信号ＰＣＤ₁，ＰＣＤ₂，ＰＣＤ₃として、アナログ変換部１１３へ向けて出力される。

アナログ変換部１１３は、オーディオ処理部１１２から送られてきたデジタル信号であるチャンネル処理信号ＰＣＤ₁，ＰＣＤ₂，ＰＣＤ₃を、それぞれアナログ信号に変換する。このアナログ変換部１１３は、当該３種のデジタル信号に対応して、互いに同様に構成された３個のＤＡ（Digital to Analogue）変換器を備えている。このアナログ変換部１１３による変換結果であるアナログ音声信号ＰＣＳ₁，ＰＣＳ₂，ＰＣＳ₃は、音響調整部１１４へ向けて送られる。

音響調整部１１４は、アナログ変換部１１３から送られてくるアナログ音声信号ＰＣＳ₁，ＰＣＳ₂，ＰＣＳ₃に対して音響調整処理を施す。この音響調整部１１４は、図３に示されるように、イコライザ部２１０と、ラウドネス部２２０とを備えている。また、音響調整部１１４は、ローパスフィルタ手段としてのローパスフィルタ回路２３０と、音量調整部２４０とを備えている。

イコライザ部２１０は、アナログ変換部１１３からのアナログ音声信号ＰＣＳ₁，ＰＣＳ₂のそれぞれに対して信号処理を行う。このイコライザ部２１０は、それぞれが信号処理手段の１つである第１及び第２イコライザ手段として機能するイコライザ回路（ＥＱ）２１１₁，２１１₂を備えている。ここで、イコライザ回路２１１₁は、アナログ音声信号ＰＣＳ₁に対して信号処理を施し、処理結果であるイコライザ調整信号ＰＥＳ₁を、後述するラウドネス回路（ＬＤ）２２１₁へ向けて出力する。また、イコライザ回路２１１₂は、アナログ音声信号ＰＣＳ₂に対して信号処理を施し、処理結果であるイコライザ調整信号ＰＥＳ₂を、後述するラウドネス回路（ＬＤ）２２１₂へ向けて出力する。

イコライザ回路２１１_i（ｉ＝１，２）のそれぞれは、Ｎ個の分割バンドの周波数帯域ごとに処理を施して、当該処理結果に基づいてイコライザ調整信号ＰＥＳ_iを生成する。かかる機能を有するイコライザ回路２１１_iのそれぞれは、図４に示されるように、分割バンドの数に対応したＮ個の個別イコライザ回路２１２_i1〜２１２_iNと、加算部２１３とを備えている。

個別イコライザ回路２１２_ij（ｉ＝１，２；ｊ＝１〜Ｎ）のそれぞれは、アナログ変換部１１３からのアナログ音声信号ＰＣＳ_iにおける第ｊ番目のバンドの周波数帯の信号に関する増幅又は減衰処理を行う。かかる機能を有する個別イコライザ回路２１２_ijの
それぞれは、図５に示されるように、バンドパスフィルタ（ＢＰＦ）３１０_ijと、抵抗素子３２０_ijとを備えている。また、個別イコライザ回路２１２_ijのそれぞれは、スイッチトキャパシタ回路３３０_ijと、演算増幅器（ＯＰアンプ：Operational Amplifier）３４０とを備えている。

ここで、ＢＰＦ３１０_ijの信号入力端子は、アナログ変換部１１３と接続されており、アナログ変換部１１３からのアナログ音声信号ＰＣＳ_iを受けるようになっている。また、ＢＰＦ３１０_ijの信号出力端子は、抵抗素子３２０_ijの第１端子と接続されており、ＢＰＦ３１０_ijの出力端子からは、バンド抽出信号ＢＣＳ_ijが抵抗素子３２０_ijへ向けて出力される。

なお、ＢＰＦ３１０_ijには、クロック発生部１１９からのクロック信号ＣＫ１，ＣＫ２が供給されるようになっている。ここで、クロック信号ＣＫ１は、互いに逆位相であり、一方が有意レベルの場合には他方が非有意レベルとなる２つのクロック信号ＣＫ１₁，ＣＫ１₂から構成されている（図７参照）。また、クロック信号ＣＫ２は、互いに逆位相であり、一方が有意レベルの場合には他方が非有意レベルとなる２つのクロック信号ＣＫ２₁，ＣＫ２₂から構成されている。

抵抗素子３２０_ijの第２端子は、演算増幅器３４０の負入力端子及びスイッチトキャパシタ回路３３０_ijの第１端子と接続されている。また、演算増幅器３４０の正入力端子は、基準電圧Ｖ_REFのレベル（例えば、接地レベル）に設定されている。また、演算増幅器３４０の出力端子は、スイッチトキャパシタ回路３３０_ijの第２端子と接続されている。そして、演算増幅器３４０の出力端子から、信号ＰＢＳ_ijが加算部２１３へ向けて出力されるようになっている。

なお、スイッチトキャパシタ回路３３０_ijには、クロック発生部１１９からのクロック信号ＣＫ３が供給されるようになっている。ここで、クロック信号ＣＫ３は、互いに逆位相であり、一方が有意レベルの場合には他方が非有意レベルとなる２つのクロック信号ＣＫ３₁，ＣＫ３₂から構成されている。

ＢＰＦ３１０_ijは、アナログ変換部１１３からのアナログ音声信号ＰＣＳ_iにおける第ｊ番目のバンドの周波数帯の信号を抽出する。かかる機能を有するＢＰＦ３１０_ijは、図６に示されるように、スイッチトキャパシタ回路３１１_ijと、可変キャパシタ素子３１２_ijとを備えている。また、ＢＰＦ３１０_ijは、抵抗素子３１３_ijと、キャパシタ素子３１４_ijとを備えている。さらに、ＢＰＦ３１０_ijは、スイッチトキャパシタ回路３１５_ijと、演算増幅器３１６とを備えている。

ここで、スイッチトキャパシタ回路３１１_ijの第１端子は、アナログ変換部１１３と接続されており、アナログ変換部１１３からのアナログ音声信号ＰＣＳ_iを受けるようになっている。また、スイッチトキャパシタ回路３１１_ijの第２端子は、可変キャパシタ素子３１２_ijの第１端子、抵抗素子３１３_ijの第１端子及びキャパシタ素子３１４_ijの第１端子と接続されている。また、抵抗素子３１３_ijの第２端子は接地されている。

なお、スイッチトキャパシタ回路３１１_ijには、クロック発生部１１９からのクロック信号ＣＫ１が供給されている。また、スイッチトキャパシタ回路３１５_ijには、クロック発生部１１９からのクロック信号ＣＫ２が供給されている。

可変キャパシタ素子３１２_ijの第２端子は、スイッチトキャパシタ回路３１５_ijの第１端子及び演算増幅器３１６の負入力端子と接続されている。また、演算増幅器３１６の正入力端子は、基準電圧Ｖ_REFのレベル（例えば、接地レベル）に設定されている。また、演算増幅器３１６の出力端子は、スイッチトキャパシタ回路３１５_ijの第２端子及びキャパシタ素子３１４_ijの第２端子と接続されている。

スイッチトキャパシタ回路３１１_ijは、図７に示されるように、加速度敏感な可変キャパシタ素子３５３_ijと、４個のアナログスイッチ素子３５４，３５５，３５６，３５７とを備えて構成されている。ここで、可変キャパシタ素子３５３_ijの第１端子は、スイッチ素子３５４の第１端子及びスイッチ素子３５７の第１端子に接続されている。また、可変キャパシタ素子３５３_ijの第２端子は、スイッチ素子３５５の第１端子及びスイッチ素子３５６の第１端子に接続されている。

また、スイッチ素子３５５の第２端子及びスイッチ素子３５７の第２端子は接地されている。そして、スイッチ素子３５４の第２端子がスイッチトキャパシタ回路３１１_ijの第１端子とされるとともに、スイッチ素子３５６の第２端子がスイッチトキャパシタ回路３１１_ijの第２端子とされている。

スイッチ素子３５４，３５５にはクロック信号ＣＫ１₁が供給されており、クロック信号ＣＫ１₁が有意レベルの場合に、スイッチ素子３５４，３５５がＯＮ状態となるとともに、クロック信号ＣＫ１₁が非有意レベルの場合に、スイッチ素子３５４，３５５がＯＦＦ状態となるようになっている。

また、スイッチ素子３５６，３５７にはクロック信号ＣＫ１₂が供給されており、クロック信号ＣＫ１₂が有意レベルの場合に、スイッチ素子３５６，３５７がＯＮ状態となるとともに、クロック信号ＣＫ１₂が非有意レベルの場合に、スイッチ素子３５６，３５７がＯＦＦ状態となるようになっている。

可変キャパシタ素子３５３_ijは、加速度の変化に応じて静電容量値を変化させる加速度敏感なキャパシタ素子である。この可変キャパシタ素子３５３_ijは、例えば、シリコンのマイクロ加工技術（ＭＥＭＳ：Micro Electro Mechanical Systems）を用いて製造される。なお、本実施形態においては、可変キャパシタ素子３５３_ijは、車両の加速時及び減速時における加速度に応じて静電容量値ＣＷ_ijが変化するように配置されている。

上述のように構成されたスイッチトキャパシタ回路３１１_ijは、クロック信号ＣＫ１₁が有意である（すなわち、クロック信号ＣＫ１₂が非有意である）第１期間には、スイッチ素子３５４，３５５がＯＮの状態となるとともに、スイッチ素子３５６，３５７がＯＦＦの状態となり、スイッチトキャパシタ回路３１１_ijの第１端子を介して、電荷が可変キャパシタ素子３５３_ijに蓄積される。そして、クロック信号ＣＫ１₁が非有意である（すなわち、クロック信号ＣＫ１₂が有意である）第２期間には、スイッチ素子３５４，３５５がＯＦＦの状態となるとともに、スイッチ素子３５６，３５７がＯＮの状態となり、上記の第１期間に可変キャパシタ素子３５３_ijに蓄積された電荷が、スイッチトキャパシタ回路３１１_ijの第２端子を介して放出される。かかる第１期間の動作及び第２期間の動作を逐次的に繰り返すことにより、スイッチトキャパシタ回路３１１_ijは、抵抗素子と等価な動作を行う。

スイッチトキャパシタ回路３１１_ijの等価抵抗値（以下、単に「抵抗値」ともいう）ＲＶ１Ｃ_ijは、可変キャパシタ素子３５３_ijの静電容量値ＣＷ_ijに応じて定まる。ここで、可変キャパシタ素子３５３_ijは、上述したように、加速度の変化に応じて静電容量値を変化させる加速度敏感なキャパシタ素子であるので、スイッチトキャパシタ回路３１１_ijは、加速度の変化に応じて抵抗値が変化する加速度敏感な抵抗素子として動作するようになっている。

図６に戻り、可変キャパシタ素子３１２_ijは、上記の可変キャパシタ素子３５３_ijと同様に、加速度敏感なキャパシタ素子である。また、抵抗素子３１３_ijは、固定値である抵抗値ＲＣ_ijを有している。さらに、キャパシタ素子３１４_ijは、固定値である静電容量値ＣＣ_ijを有している。

スイッチトキャパシタ回路３１５_ijは、前述したスイッチトキャパシタ回路３１１_ijと比べて、採用する加速度敏感なキャパシタ素子の静電容量特性が異なること、及び、クロック発生部１１９からは、クロック信号ＣＫ２が供給されることを除いて、スイッチトキャパシタ回路３１１_ijの場合と同様に構成されている。このスイッチトキャパシタ回路３１５_ijも、スイッチトキャパシタ回路３１１_ijと同様に、加速度敏感な抵抗素子として動作する。なお、スイッチトキャパシタ回路３１５_ijは、第１端子が演算増幅器３１６の負入力端子に接続され、第２端子が演算増幅器３１６の出力端子に接続されるフィードバック抵抗素子となっている。

以上のように構成されたＢＰＦ３１０_ijの中心周波数は、スイッチトキャパシタ回路３１１_ijの抵抗値ＲＶ１Ｃ_ijと、可変キャパシタ素子３１２_ijの静電容量値ＣＶＣ_ijとの比により決定される。また、ＢＰＦ３１０_ijのＱ値は、スイッチトキャパシタ回路３１５_ijの抵抗値ＲＶ２Ｃ_ijと、可変キャパシタ素子３１２_ijの静電容量値ＣＶＣ_ijとの比により決定される。このように、中心周波数とＱ値は、加速度依存の値ＣＶＣ_ij，ＲＶ１Ｃ_ij，ＲＶ２Ｃ_ijをパラメータとしていることから、車両の加速度変化に応じて変化する。

こうして車両の加速度変化に応じて変化する中心周波数とＱ値とに従って定まる周波数帯域の信号を、ＢＰＦ３１０_ijが、アナログ音声信号ＰＣＳ_iから抽出する。この抽出結果は、信号ＢＣＳ_ijとして、ＢＰＦ３１０_ijから抵抗素子３２０_ijの第１端子へ向けて出力される（図５参照）。

図５に戻り、抵抗素子３２０_ijは、固定値である抵抗値ＲＧ_ijを有している。

スイッチトキャパシタ回路３３０_ijは、前述したスイッチトキャパシタ回路３１１_ijと比べて、採用する加速度敏感なキャパシタ素子の静電容量特性が異なること、及び、クロック発生部１１９からは、クロック信号ＣＫ３が供給されることを除いて、スイッチトキャパシタ回路３１１_ijの場合と同様に構成されている。このスイッチトキャパシタ回路３３０_ijも、スイッチトキャパシタ回路３１１_ijと同様に、加速度敏感な抵抗素子として動作する。このスイッチトキャパシタ回路３３０_ijは、第１端子が演算増幅器３４０の負入力端子に接続され、第２端子が演算増幅器３４０の出力端子に接続されるフィードバック抵抗素子となっている。

上記の抵抗素子３２０_ij、スイッチトキャパシタ回路３３０_ij及び演算増幅器３４０から構成される部分は、ＢＰＦ３１０_ijからの信号ＢＣＳ_ijを増幅し、信号ＰＢＳ_ijを生成する。かかる信号ＰＢＳ_ijの生成に際しての増幅率は、抵抗素子３２０_ijの抵抗値ＲＧ_ijと対するスイッチトキャパシタ回路３３０_ijの抵抗値ＲＶＧ_ijとの比により決定される。ここで、抵抗値ＲＶＧ_iは加速度の変化に応じて変化するため、当該増幅率も、上述したＢＰＦ３１０_ijにおける中心周波数及びＱ値の場合と同様に、車両の加速度の変化に応じて自動的に変化する。このようにして個別イコライザ回路２１２_ijで処理された信号は、信号ＰＢＳ_ijとして、加算部２１３へ向けて送られる。

図４に戻り、加算部２１３は、アナログ音声信号ＰＣＳ_i、及び、個別イコライザ回路２１２_i1〜２１２_iNからの信号ＰＢＳ_i1〜ＰＢＳ_iNを受ける。そして、加算部２１３_iは、これらの信号を加算する。加算結果は、イコライザ調整信号ＰＥＳ_iとして、ラウドネス回路２２１_iへ向けて送られる。

図３に戻り、ラウドネス部２２０は、再生音声における中域の減衰度（すなわち、中域のゲイン）を自動調整する。このラウドネス部２２０は、ラウドネス調整手段としてのラウドネス回路（ＬＤ）２２１₁，２２１₂とを備えている。ここで、ラウドネス回路２２１₁は、イコライザ回路２１１₁から送られてくるイコライザ調整信号ＰＥＳ₁に対して上述した中域の減衰度を増減させる調整を行い、調整結果である信号ＰＬＳ₁を、後述する音量調整回路（ＶＬ）２４１₁へ向けて出力する。また、ラウドネス回路２２１₂は、イコライザ回路２１１₂から送られてくるイコライザ調整信号ＰＥＳ₂に対して中域の減衰度を増減させる調整を行い、調整結果である信号ＰＬＳ₂を、後述する音量調整回路（ＶＬ）２４１₂へ向けて出力する。

本実施形態では、ラウドネス回路２２１_i（ｉ＝１，２）は、図８に示されるように、バッファ増幅器５１０と、抵抗器５２０_iと、スイッチトキャパシタ回路５３０_iとを備えている。また、ラウドネス回路２２１_iは、ローパスフィルタ（ＬＰＦ）５４０_iと、ハイパスフィルタ（ＨＰＦ）５５０_iと、加算器５６０とを備えている。

ここで、バッファ増幅器５１０の信号入力端子は、イコライザ部２１０（より詳しくは、イコライザ回路（ＥＱ）２１１_i）と接続され、イコライザ調整信号ＰＥＳ_iを受けるようになっている。また、バッファ増幅器５１０の信号出力端子は、抵抗素子５２０_iの第１端子と接続されている。この抵抗素子５２０_iの第２端子は、スイッチトキャパシタ回路５３０_iの第１端子と接続されている。そして、抵抗素子５２０_iの第２端子から、信号ＰＬＳ_iを出力するようになっている。

なお、スイッチトキャパシタ回路５３０_ijには、クロック発生部１１９からのクロック信号ＣＫ４が供給されるようになっている。ここで、クロック信号ＣＫ４は、互いに逆位相であり、一方が有意レベルの場合には他方が非有意レベルとなる２つのクロック信号ＣＫ４₁，ＣＫ４₂から構成されている。

ＬＰＦ５４０_iの信号入力端子には、バッファ増幅器５１０の信号入力端子の場合と同様に、イコライザ部２１０からのイコライザ調整信号ＰＥＳ_iが供給される。また、ＬＰＦ５４０_iの信号出力端子は、加算器５６０の第１信号入力端子と接続されている。

ＨＰＦ５５０_iの信号入力端子には、バッファ増幅器５１０の信号入力端子の場合と同様に、イコライザ部２１０からのイコライザ調整信号ＰＥＳ_iが供給される。また、ＨＰＦ５５０_iの信号出力端子は、加算器５６０の第２信号入力端子と接続されている。

加算器５６０の信号出力端子は、スイッチトキャパシタ回路５３０_ijの第２端子に接続されている。

バッファ増幅器５１０は、イコライザ部２１０からのイコライザ調整信号ＰＥＳ_iをパワー増幅する。また、抵抗器５２０_iは、固定的な抵抗値ＲＬ_iを有している。

スイッチトキャパシタ回路５３０_iは、前述したスイッチトキャパシタ回路３１１_ijと比べて、採用する加速度敏感なキャパシタ素子の静電容量特性が異なること、及び、クロック発生部１１９からは、クロック信号ＣＫ４が供給されることを除いて、スイッチトキャパシタ回路３１１_ijの場合と同様に構成されている。このスイッチトキャパシタ回路５３０_iも、スイッチトキャパシタ回路３１１_ijと同様に、加速度敏感な抵抗素子として動作する。

ＬＰＦ５４０_iは、アクティブ２次フィルタ等のアナログフィルタとして構成されている。このＬＰＦ５４０_iは、イコライザ調整信号ＰＥＳ_iに対し、ＬＰＦ５４０_iの回路構成で定まるカットオフ周波数以下の周波数の信号を選択的に通過させる。ＬＰＦ５４０_iを通過した信号は、加算器５６０へ向けて出力される。

ＨＰＦ５５０_iは、アクティブ２次フィルタ等のアナログフィルタとして構成されている。このＨＰＦ５５０_iは、イコライザ調整信号ＰＥＳ_iに対し、ＨＰＦ５５０_iの回路構成で定まる周波数以上の周波数の信号を選択的に通過させる。ＨＰＦ５５０_iを通過した信号は、加算器５６０へ向けて出力される。なお、前述したＬＰＦ５４０_iのカットオフ周波数と、ＨＰＦ５５０_iのカットオフ周波数は異なる値となっている。

加算器５６０は、ＬＰＦ５４０_iを通過した信号と、ＨＰＦ５５０_iを通過した信号を受ける。そして、加算器５６０は、これらの信号の加算を行い、加算結果をスイッチトキャパシタ回路５３０_iの第２端子へ向けて出力する。

以上のように構成されたラウドネス回路２２１_iは、イコライザ部２１０からのイコライザ調整信号ＰＥＳ_iに対し、中域の減衰度を増減させるが、この中域の減衰度は、スイッチトキャパシタ回路５３０_iの抵抗値ＲＶＬ_iの値により変化する。このため、ラウドネス回路２２１_iの中域の減衰度も車両の加速度変化に応じて自動的に変化する。

図３に戻り、ローパスフィルタ回路２３０は、アナログ変換部１１３からのアナログ音声信号ＰＣＳ₃を受ける。そして、ローパスフィルタ回路（ＬＰＦ）２３０は、回路構成で定まるカットオフ周波数以下の周波数の信号を選択的に通過させる。

本実施形態では、ＬＰＦ２３０は、アクティブ２次フィルタであり、図９に示されるように、抵抗素子６１０と、複合キャパシタ回路６２０とを備えている。また、ＬＰＦ２３０は、抵抗素子６３０と、演算増幅器６４０と、複合キャパシタ回路６５０とを備えている。

ここで、抵抗素子６１０の第１端子は、アナログ変換部１１３と接続され、アナログ音声信号ＰＣＳ₃を受けるようになっている。また、抵抗素子６１０の第２端子は、複合キャパシタ回路６２０の第１端子、抵抗素子６３０の第１端子及び複合キャパシタ回路６５０の第１端子と接続される。複合キャパシタ回路６２０の第２端子は、接地されている。

なお、複合キャパシタ回路６２０には、制御処理部１１１からスイッチ制御信号ＳＣ１が供給されるようになっている。ここで、スイッチ制御信号ＳＣ１は、５つの個別スイッチ制御信号ＳＣ１₁〜ＳＣ１₅から構成されている（図１０参照）。

抵抗素子６３０の第２端子は、演算増幅器６４０の負入力端子に接続されている。また、演算増幅器６４０の正入力端子は、基準電圧Ｖ_REFのレベル（例えば、接地レベル）に設定されている。また、演算増幅器６４０の出力端子は、複合キャパシタ回路６５０の第２端子と接続される。そして、演算増幅器６４０の出力端子から、信号ＰＬＳ₃が音量調整部２４０（より詳しくは、音量調整回路（ＶＬ）２４１₃）へ向けて出力されるようになっている。

なお、複合キャパシタ回路６５０には、制御処理部１１１からスイッチ制御信号ＳＣ２が供給されるようになっている。ここで、スイッチ制御信号ＳＣ２は、５つの個別スイッチ制御信号ＳＣ２₁〜ＳＣ２₅から構成されている（図１１参照）。

抵抗素子６１０は、固定値である抵抗値Ｒ１Ｆを有している。また、抵抗素子６３０は固定値である抵抗値Ｒ２Ｆを有している。

複合キャパシタ回路６２０は、図１０に示されるように、加速度敏感な可変キャパシタ素子６２１と、それぞれが固定静電容量値を有する４個のキャパシタ素子６２２₁〜６２２₄とを備えている。また、複合キャパシタ回路６２０は、５個のスイッチ素子６２３₁〜６２３₅を備えている

可変キャパシタ素子６２１としては、上記の可変キャパシタ素子３６３_ijと同様に、加速度敏感なキャパシタ素子が採用されている。

キャパシタ素子６２２₁〜６２２₄は，スイッチ素子６２３₁〜６２３₅の開閉により、可変キャパシタ素子６２１と、直列又は並列に接続されるようになっている。こうして、スイッチ素子６２３₁〜６２３₅の開閉に対応して形成される回路構成により、複合キャパシタ回路６２０の容量値ＣＣ１Ｆが定まるようになっている。

スイッチ素子６２３_p（ｐ＝１〜５）のそれぞれには、対応する個別スイッチ制御信号ＳＣ１_pが、制御処理部１１１から供給されるようになっている。そして、スイッチ素子６２３_pのそれぞれは、個別スイッチ制御信号ＳＣ１_pによる個別開閉指令に応じて開閉する。

以上のように構成された複合キャパシタ回路６２０は、制御処理部１１１が、スイッチ制御信号ＳＣ１によりスイッチ開閉指令を適宜行うことにより、静電容量値ＣＣ１Ｆの変化範囲が定まる。そして、車両の加速度の変化に応じて可変キャパシタ素子６２１の静電容量値ＣＶＦ１が変化することにより、当該変化範囲内で、複合キャパシタ回路６２０の静電容量値ＣＣ１Ｆが変化するようになっている。

図９に戻り、複合キャパシタ回路６５０は、図１１に示されるように、加速度敏感なキャパシタ素子６５１と、それぞれが固定静電容量値を有する４個のキャパシタ素子６５２₁〜６５２₄とを備えている。また、複合キャパシタ回路６５０は、５個のスイッチ素子６５３₁〜６５３₅を備えている。

可変キャパシタ素子６５１としては、上記の可変キャパシタ素子６２１と同様に、加速度敏感なキャパシタ素子が採用されている。

キャパシタ素子６５２₁〜６５２₄は，スイッチ素子６５３₁〜６５３₅の開閉により、可変キャパシタ素子６５１と、直列又は並列に接続されるようになっている。こうして、スイッチ素子６５３₁〜６５３₅の開閉に対応して形成される回路構成により、複合キャパシタ回路６５０の容量値ＣＣ２Ｆが定まるようになっている。

スイッチ素子６５３_q（ｑ＝１〜５）のそれぞれには、対応する個別スイッチ制御信号ＳＣ２_qが、制御処理部１１１から供給されるようになっている。そして、スイッチ素子６５３_qのそれぞれは、個別スイッチ制御信号ＳＣ２_qによる個別開閉指令に応じて開閉する。

以上のように構成された複合キャパシタ回路６５０は、制御処理部１１１が、スイッチ制御信号ＳＣ２によりスイッチ開閉指令を適宜行うことにより、静電容量値ＣＣ２Ｆの変化範囲が定まる。そして、車両の加速度の変化に応じて可変キャパシタ素子６５１の静電容量値ＣＶＦ２が変化することにより、当該変化範囲内で、複合キャパシタ回路６５０の静電容量値ＣＣ２Ｆが変化するようになっている。

このＬＰＦ２３０は、アナログ変換部１１３からのアナログ音声信号ＰＣＳ₃を受けて、進行方向に沿った車両の加速度の変化に応じて通過させるべきアナログ信号のカットオフ周波数を調整する。このカットオフ周波数は、複合キャパシタ回路６２０，６５０の静電容量値ＣＣ１Ｆ，ＣＣ２Ｆが変化に応じて変化する。なお、本実施形態では、ＬＰＦ２３０を通過する信号の周波数帯域が、図１２に示されるように変化するようになっている。すなわち、本実施形態では、加速時にはカットオフ周波数が高周波数側に移動し、通過させる信号の周波数帯域が広くなり、減速時にはカットオフ周波数が低周波数側に移動し、通過させる信号の周波数帯域が狭くなるようになっている。

図３に戻り、音量調整部２４０は、音量調整手段としての音量調整回路（ＶＬ）２４１₁〜２４１₃とを備えている。ここで、音量調整回路２４１₁，２４１₂は、ラウドネス回路２２１₁，２２１₂から送られてくる信号ＰＬＳ₁，ＰＬＳ₂に対してパワーを増減させる調整、すなわち、音量増減調整を行い、調整結果を音声出力信号ＡＯＳ₁，ＡＯＳ₂として、音出力ユニット１３０₁，１３０₂へ向けて出力する。また、音量調整回路２４１₃は、ローパスフィルタ回路２３０から送られてくる信号ＰＬＳ₃に対してパワーを増減させる調整、すなわち、音量増減調整を行い、調整結果を音声出力信号ＡＯＳ₃として、音出力ユニット１３０_SWへ向けて出力する。

本実施形態では、音量調整回路２４１_k（ｋ＝１，２，３）は、図１３に示されるように、増幅器７１０と、可変抵抗素子７２０_kとを備えている。また、音量調整回路２４１_kは、複合抵抗回路７３０_kと、増幅器７４０とを備えている。

ここで、増幅器７１０の信号入力端子は、ラウドネス部２２０又はＬＰＦ２３０と接続され、信号ＰＬＳ_kを受けるようになっている。また、増幅器７１０の信号出力端子は、可変抵抗素子７２０_kの第１端子と接続されている。この可変抵抗素子７２０_kの第２端子は、複合抵抗回路７３０_kの第１端子と接続されている。また、複合抵抗回路７３０_kの第２端子は接地されている。

さらに、可変抵抗素子７２０_kの中間端子が、増幅器７４０の信号入力端子と接続されている。そして、増幅器７４０の信号出力端子から、信号ＡＯＳ_kが、音出力ユニット１３０_kへ向けて出力されるようになっている。

可変抵抗素子７２０_kには、制御処理部１１１からの音量調整指令ＶＬＣ_kが供給されるようになっている。また、複合抵抗回路７３０_kには、クロック発生部１１９からのクロック信号ＣＫ５及び制御処理部１１１からのスイッチ制御信号ＳＲＣ_kが供給されるようになっている。なお、スイッチ制御信号ＳＲＣ₁〜ＳＲＣ₃を総称する場合には、「スイッチ制御信号ＳＲＣ」と記すものとする。

ここで、クロック信号ＣＫ５は、互いに逆位相であり、一方が有意レベルの場合には他方が非有意レベルとなる２つのクロック信号ＣＫ５₁，ＣＫ５₂から構成されている。また、スイッチ制御信号ＳＲＣは、５つの個別スイッチ制御信号ＳＲＣ₁〜ＳＲＣ₅から構成されている（図１４参照）。

増幅器７１０は、ラウドネス部２２０又はＬＰＦ２３０からの信号ＰＬＳ_kのパワーを増幅する。こうして増幅された信号は、可変抵抗素子７２０_kへ向けて出力される。

可変抵抗器７２０_kは、例えばスライダ型の可変抵抗器を採用することができる。この場合には、制御処理部１１１からの音量調整指令ＶＬＣ_kに従って中間端子が移動することにより、可変抵抗器７４０_kの分割抵抗値ＲＶＯＬ１_k，ＲＶＯＬ２_kが変化する。

複合抵抗回路７３０_kは、図１４に示されるように、スイッチトキャパシタ回路７３１_kと、４個の抵抗素子７３２_k1〜７３２_k5とを備えている。また、複合抵抗回路７３０_kは、５個のスイッチ素子７３３₁〜７３３₅とを備えている。

スイッチトキャパシタ回路７３１_kは、前述したスイッチトキャパシタ回路３１１_ijと比べて、採用する加速度敏感なキャパシタ素子の静電容量特性が異なること、及び、クロック発生部１１９からは、クロック信号ＣＫ５が供給されることを除いて、スイッチトキャパシタ回路３１１_ijの場合と同様に構成されている。このスイッチトキャパシタ回路７３１_kも、スイッチトキャパシタ回路３１１_ijと同様に、加速度敏感な抵抗素子として動作する。

抵抗素子７３２_k1〜７３２_k4は，スイッチ素子７３３₁〜７３３₅の開閉により、スイッチトキャパシタ回路７３１_kと、直列又は並列に接続されるようになっている。こうして、スイッチ素子７３３₁〜７３３₅の開閉に対応して形成される回路構成により、複合抵抗回路７３０_kの抵抗値ＲＶ_kが定まるようになっている。

スイッチ素子７３３_r（ｒ＝１〜５）のそれぞれには、対応する個別スイッチ制御信号ＳＲＣ_rが、制御処理部１１１から供給されるようになっている。そして、スイッチ素子７３３_rのそれぞれは、個別スイッチ制御信号ＳＲＣ_rによる個別開閉指令に応じて開閉する。

以上のように構成された複合抵抗回路７３０_kは、制御処理部１１１が、スイッチ制御信号ＳＲＣによりスイッチ開閉指令を適宜行うことにより、抵抗値ＲＶ_kの変化範囲が定まる。そして、車両の加速度の変化に応じてスイッチトキャパシタ回路７３１_kの抵抗値ＲＶＶ_kが変化することにより、当該変化範囲内で、複合抵抗回路７３０_kの抵抗値ＲＶＯＬ_kが変化するようになっている。

増幅器７４０は、可変抵抗素子７２０_iの中間端子から出力された信号を増幅する。こうして増幅された信号は、音声出力信号ＡＯＳ_kとして、音出力ユニット１３０_kへ向けて出力される。

この音量調整回路２４１_kでは、複合抵抗回路７３０_kにおいて、加速度敏感な抵抗素子と等価なスイッチトキャパシタ回路７３１_kを構成要素とするため、車両の加速度に応じて音声出力信号ＡＯＳ_kのパワーが増減する。なお、本実施形態では、車両の加速時には再生音声の音量が増加し、減速時には再生音声が減少する音量調整が、音量調整回路２４１_kにより行われるようになっている。

図２に戻り、クロック発生部１１９は、一定周期のクロック信号を発生する不図示の発振回路等を備えて構成されている。このクロック発生部１１９は、上述したクロック信号ＣＫ１〜ＣＫ５を発生し、イコライザ部２１０、ラウドネス部２２０、音量調整部２４０のそれぞれに向けて、クロック信号を送る。なお、イコライザ部２１０へ向けて送るクロック信号はＣＫ１，ＣＫ２，ＣＫ３の３種類であり、クロック信号ＣＫ１，ＣＫ２は、ＢＰＦ３１０_ijへ向けて送られ、クロック信号ＣＫ３はスイッチトキャパシタ回路３３０_ijへ向けて送られる。また、クロック信号ＣＫ４はラウドネス部２２０へ向けて送られ、クロック信号ＣＫ５は音量調整部２４０へ向けて送られる。

制御処理部１１１は、上述した他の構成要素を制御しつつ、音響装置１００の機能を発揮させる。

制御処理部１１１は、操作入力ユニット１５０に入力された音響調整処理の特性の設定要求を受けて、ローパスフィルタ回路２３０及び音量調整部２４０へ向けて、スイッチ制御信号ＳＣ１，ＳＣ２，ＳＲＣによりスイッチ設定指令を発行する。ここで、制御処理部１１１は、ローパスフィルタ回路２３０へ向けては、スイッチ制御信号ＳＣ１，ＳＣ２によるスイッチ設定指令を発行する。また、制御処理部１１１は、音量調整部２４０へ向けては、スイッチ制御信号ＳＲＣによりスイッチ設定指令を発行する。

なお、制御処理部１１１は、速度センサＩＦ部１６０を介して受けた車両速度の検出結果を更に考慮して、スイッチ制御信号ＳＣ１，ＳＣ２，ＳＲＣによりスイッチ設定指令を発行するようになっている。

また、制御処理部１１１は、利用者が再生すべき音声コンテンツの指定を支援するための案内画面を表示ユニット１４０に表示させる。そして、操作入力ユニット１５０から音声コンテンツを指定した再生指令が入力されると、制御処理部１１１は、ドライブユニット１２０を制御して、再生コンテンツのデータ読み出しを制御する。

また、制御処理部１１１は、オーディオ処理部１１２を制御して、コンテンツデータＣＴＤを３個のチャンネル処理信号ＰＣＤ₁〜ＰＣＤ₃に分離させる。

また、制御処理部１１１は、音量調整部２４０を制御して、音出力ユニット１３０₁〜１３０₃のスピーカ１３１₁〜１３１₃からの出力音量を調整する。この出力音量の制御に際して、制御処理部１１１は、操作入力ユニット１５０に入力された音量指定に基づいて音量調整指令ＶＬＣ_kを生成し、音量調整部２４０へ向けて送る。

［動作］
次に、上記のように構成された音響装置１００の動作について、音響調整部１１４におけるアナログ音声信号の音響調整処理の動作に主に着目して説明する。

前提として、音響装置１００を搭載した車両は、加速、減速を繰り返しながら、移動中であるものとする。また、音響装置１００では、利用者が操作入力ユニット１５０に入力した再生指令に従って、音声再生が行われているものとする。さらに、音響装置１００では、利用者による操作入力ユニット１５０への音響調整指定が行われており、制御処理部１１１が、当該音響調整指定に加えて、速度センサＩＦ部１６０を介して受信した速度センサによる車両速度の検出結果を考慮して、ＬＰＦ２３０へのスイッチ制御信号ＳＣ１,ＳＣ２及び音量調整部２４０へのスイッチ制御信号ＳＲＣの発行処理をしているものとする。

利用者が操作入力ユニット１５０に音声コンテンツを指定した再生指令に従って、制御処理部１１１は、ドライブユニット１２０を制御して、当該音声コンテンツのデータ読み出す。こうして読み出されたデータは、コンテンツデータＣＴＤとしてオーディオ処理部１１２へ送られる。コンテンツデータＣＴＤを受けたオーディオ処理部１１２は、制御処理部１１１による制御のもとで、コンテンツデータＣＴＤを、３個のチャンネル処理信号ＰＣＤ₁，ＰＣＤ₂，ＰＣＤ₃に分離する。

こうして分離されたチャンネル処理信号ＰＣＤ₁，ＰＣＤ₂，ＰＣＤ₃は、アナログ変換部１１３へ向けて送られる。アナログ変換部１１３は、デジタル信号であるチャンネル処理信号ＰＣＤ₁，ＰＣＤ₂，ＰＣＤ₃を、アナログ信号であるアナログ音声信号ＰＣＳ₁，ＰＣＳ₂，ＰＣＳ₃に変換する。そして、これらのアナログ音声信号ＰＣＳ₁，ＰＣＳ₂，ＰＣＳ₃は、音響調整部１１４へ向けて送られる。

音響調整部１１４においては、音響調整のために、アナログ音声信号ＰＣＳ₁，ＰＣＳ₂，ＰＣＳ₃に対する信号処理が自動的に行われる。ここで、アナログ音声信号ＰＣＳ₁，ＰＣＳ₂については、イコライザ部２１０、ラウドネス部２２０、音量調整部２４０において信号処理が行われる。また、アナログ音声信号ＰＣＳ₃については、ローパスフィルタ回路２３０、音量調整部２４０において信号処理が行われる。（図３参照）。

かかる音響調整用の信号処理に際して、アナログ音声信号ＰＣＳ₁，ＰＣＳ₂については、まず、イコライザ部２１０において、Ｎ個のバンドに分割した周波数帯域ごとに、中心周波数、Ｑ値及びゲインの調整が行われる。ここで、アナログ音声信号ＰＣＳ₁については、イコライザ回路２１１₁により信号処理が行われ、アナログ音声信号ＰＣＳ₂については、イコライザ回路２１１₂により信号処理が行われる。

イコライザ回路２１１_i（ｉ＝１，２）による信号処理は、Ｎ個のバンドについて行われるが、第ｊ（ｊ＝１〜Ｎ）番目のバンドの中心周波数は、個別イコライザ回路２１２_ijにおけるＢＰＦ３１０_ijのスイッチトキャパシタ回路３１１_ijの抵抗値ＲＶ１Ｃ_ijと、可変キャパシタ素子３１２_ijの静電容量値ＣＶＣ_ijとの比により決定される（図６参照）。ここで、上述したように、スイッチトキャパシタ回路３１１_ijが加速度敏感な可変抵抗器と等価であり、かつ、可変キャパシタ素子３１２_ijが加速度敏感なキャパシタ素子であることから、抵抗値ＲＶ１Ｃ_ij及び静電容量値ＣＶＣ_ijは、車両の進行方向に沿った加速度の変化に応じて変化する。このため、第ｊ番目のバンドの中心周波数は、車両の進行方向に沿った加速度の変化に応じて変化するようになっている。

また、第ｊ番目のバンドのＱ値は、スイッチトキャパシタ回路３１５_ijの抵抗値ＲＶ２Ｃ_ijと、可変キャパシタ素子３１２_ijの静電容量値ＣＶＣ_ijとの比により決定される（図６参照）。ここで、上述したように、スイッチトキャパシタ回路３１５_ijが加速度敏感な可変抵抗器と等価であり、かつ、可変キャパシタ素子３１２_ijが加速度敏感なキャパシタ素子であることから、抵抗値ＲＶ２Ｃ_ij及び静電容量値ＣＶＣ_ijは、車両の進行方向に沿った加速度の変化に応じて変化する。このため、第ｊ番目のバンドのＱ値は、車両の進行方向に沿った加速度の変化に応じて変化するようになっている。

また、個別イコライザ回路２１２_ijにおける第ｊ番目のバンドの信号のゲイン調整は、抵抗素子３２０_ijの抵抗値ＲＧ_ijに対するスイッチトキャパシタ回路３３０_ijの抵抗値ＲＶＧ_ijにより決定される（図５参照）。ここで、上述したように、スイッチトキャパシタ回路３３０_ijが加速度敏感な可変抵抗器と等価であることから、抵抗値ＲＶＧ_ijは、車両の進行方向に沿った加速度の変化に応じて変化する。このため、第ｊ番目のバンドの信号の増幅率は、車両の進行方向に沿った加速度の変化に応じて変化するようになっている。

こうして車両の加減速に応じてＮ個の個別イコライザ回路２１２_ijで調整された信号は、信号ＰＢＳ_ijとして、加算部２１３へ向けて送られる。加算部２１３は、アナログ音声信号ＰＣＳ_i及び信号ＰＢＳ_i1〜ＰＢＳ_iNを受けて加算する。加算結果は、イコライザ調整信号ＰＥＳ_iとして、ラウドネス部２２０のラウドネス回路２２１_iへ向けて送られる。

イコライザ調整信号ＰＥＳ_iを受けたラウドネス回路２２１_iは、再生音声における中域の減衰度を自動調整する。この中域の減衰度は、スイッチトキャパシタ回路５３０_iの抵抗値ＲＶＬ_iの値により変化する（図８参照）。ここで、上述したように、スイッチトキャパシタ回路５３０_iが加速度敏感な可変抵抗器と等価であることから、抵抗値ＲＶＬ_iは、車両の進行方向に沿った加速度の変化に応じて変化する。このため、イコライザ調整信号ＰＥＳ_iに対する中域の減衰度は、車両の進行方向に沿った加速度の変化に応じて変化するようになっている。

こうしてラウドネス回路２２１₁，２２１₂において中域の減衰度が調整された信号は、信号ＰＬＳ₁，ＰＬＳ₂として、それぞれ音量調整部２４０の音量調整回路２４１₂，２４１₂へ向けて送られる。

アナログ音声信号ＰＣＳ₃については、アナログ変換部１１３から、まず、ＬＰＦ２３０へ送られる。ＬＰＦ２３０においては、車両の加速度の変化に応じて、通過させるべき信号のカットオフ周波数を調整し、この調整結果に基づいて、カットオフ周波数以下のアナログ音声信号ＰＣＳ₃を選択的に通過させる。

このカットオフ周波数は、複合キャパシタ回路６２０，６５０の静電容量値ＣＣＦ１，ＣＣＦ２に対応した値となる。これらの複合キャパシタ回路６２０，６５０は、加速度敏感な可変キャパシタ素子６２１，６５１を静電容量形成のための必須要素としている。ここで、上述したように、可変キャパシタ素子６２１，６５１は、加速度敏感なキャパシタそしてあることから、静電容量値ＣＣＦ１，ＣＣＦ２は、車両の進行方向に沿った加速度の変化に応じて変化する。このため、ＬＰＦ２３０のカットオフ周波数は、車両の進行方向に沿った加速度の変化に応じて変化するようになっている。

なお、本実施形態では、車両の加速時にはカットオフ周波数は高周波数側に移動し、車両の減速時にはカットオフ周波数は低周波数側に移動するようになっている（図１２参照）。

また、制御処理部１１１からのスイッチ制御信号ＳＣ１,ＳＣ２によるスイッチ制御指令に従った複合キャパシタ回路６２０，６５０内のスイッチ素子のＯＮ／ＯＦＦ設定により、静電容量値ＣＣＦ１，ＣＣＦ２の大まかな値が定まるようになっている。このため、当該スイッチ素子のＯＮ／ＯＦＦ設定に対応して、車両の進行方向に沿った加速度の変化に応じた静電容量値ＣＣＦ１，ＣＣＦ２の変化範囲が定まる。この結果、ＬＰＦ２３０では、当該スイッチ素子のＯＮ／ＯＦＦ設定に対応して、カットオフ周波数の変化範囲が定めるようになっている。

こうしてＬＰＦ２３０においてカットオフ周波数以上の周波数の信号が遮断された信号は、信号ＰＬＳ₃として、音量調整部２４０の音量調整回路２４１₃へ向けて送られる。

音量調整部２４０は、ラウドネス部２２０から信号ＰＦＳ₁，ＰＦＳ₂を受けるとともに、ローパスフィルタ部２３０から信号ＰＦＳ₃を受ける。そして、音量調整路２４０は、これらの信号ＰＦＳ₁〜ＰＦＳ₃に関する音量を増減させる調整を行う。ここで、信号ＰＦＳ_k（ｋ＝１〜３）に関する音量増減処理は、音量調整回路２４１_kにより行われる。

音量調整回路２４１_kにおける音量増減率は、可変抵抗器７２０_kの分割抵抗値ＲＶＯＬ１_kと、可変抵抗器７２０_kの分割抵抗値ＲＶＯＬ２_k及び複合抵抗回路７３０_kの抵抗値ＲＶ_kの合成抵抗との比によって定まる。ここで、上述したように、複合抵抗回路７３０_kが、加速度敏感な可変抵抗器として構成されていることから、抵抗値ＲＶ_kは、車両の進行方向に沿った加速度の変化に応じて変化する。このため、音量調整回路２４１_kにおける音量増減率は、車両の進行方向に沿った加速度の変化に応じて変化するようになっている。

なお、本実施形態では、車両の加速時には音量増減率が増加し、車両の原則時には音量増減率が減少するようになっている。

また、制御処理部１１１からの音量調整指令ＶＬＣ_kに従って、可変抵抗器７２０_kの分割抵抗値ＲＶＯＬ１_k,ＲＶＯＬ２_kが定まるようになっている。この結果、当該音量調整指令ＶＬＣ_kに対応して、車両の進行方向に沿った加速度の変化に応じた音量増減率の変化範囲が定まるようになっている。

こうして音量調整部２４０において音量の自動調整が施された信号は、音声出力信号ＡＯＳ₁，ＡＯＳ₂，ＡＯＳ₃として、音出力ユニット１３０₁，１３０₂，１３０₃へ向けて送られる。そして、その調整結果に基づく再生音声がスピーカ１３１₁，１３１₂，１３１₃から、音場空間へ向けて出力される。

以上説明したように、本実施形態では、ＭＥＭＳにより作製された加速度敏感なキャパシタ素子を、音量調整を行う回路で使用している。このキャパシタ素子の静電容量値は、加速度に応じて変化する。このキャパシタ素子を使用した回路部としては、イコライザ部、ラウドネス部、ローパスフィルタ部、音量調整部がある。このため、各回路部のそれぞれにおいて、車両の進行方向に沿った加速度の変化に応じた音響調整を自動的に行うことができる。

また、本実施形態では、加速度敏感なキャパシタ素子が加速度センサを兼ねている。このため、加速度センサによる検出結果を解析する信号処理回路を別途に設ける必要がなくなる。このため、回路構成を簡易化できる。

また、本実施形態では、車両の動きに応じて音響調整が自動的に行われることから、エンターテイメント性を向上させることもできる。

［実施形態の変形］
本発明は、上記の実施形態に限定されるものではなく、様々な変形が可能である。

例えば、上記の実施形態では、３個のスピーカを備えることとしたが、２個以下のスピーカから音出力をさせてもよく、また、３個以上のスピーカから音出力をさせるようにすることもできる。

また、上記の実施形態では、加速度敏感なキャパシタ素子を回路の要素として採用する音量調整回路として、イコライザ部２１０、ラウドネス部２２０、ローパスフィルタ部２３０、音量調整部２４０を備えることとしたが、これらの音響調整回路の組み合わせは、いかなるものであってもよい。

また、上記の実施形態で示したイコライザ部２１０、ラウドネス部２２０、ローパスフィルタ部２３０、音量調整部２４０の回路構成は例示であって、他の回路構成であってもよい。

また、音響調整部１１４を構成する音響調整回路は、上記の実施形態の構成要素に限定されず、例えば、トーン回路にように、キャパシタ素子や抵抗素子を回路の要素とする音響調整回路に、本発明を適用することができる。

また、上記の実施形態では、ローパスフィルタ部２３０は複合キャパシタ回路６２０，６５０を備えることとした。これに対して、ローパスフィルタ部２３０において、複合キャパシタ回路６２０に替えて可変キャパシタ素子６２１だけとする回路構成としてもよいし、また、複合キャパシタ回路６５０に替えて可変キャパシタ素子６５１だけとする回路構成としてもよい。

また、上記の実施形態では、音量調整部２４０は複合抵抗回路７３０_kを備えることとした。これに対して、音量調整部２４０において、複合抵抗回路７３０_kに替えてスイッチトキャパシタ回路７３１_kだけとする回路構成としてもよい。

また、上記の実施形態では、複合抵抗回路は音量調整部２４０のみに備えられるものとした。これに対して、個別イコライザ回路２１２_ijを構成するスイッチトキャパシタ回路３１１_ij，３１５_ij，３３０_ijの少なくとも１つを複合抵抗回路に替えてもよいし、また、ラウドネス回路２２１_iを構成するスイッチトキャパシタ回路５３０_iを複合抵抗回路に替えてもよい。

また、上記の実施形態では明示的に示さなかったが、アナログ音声信号に対して、低周波成分をカットするハイパスフィルタ回路を構成するキャパシタ素子として、必要に応じて加速度敏感なキャパシタ素子を採用し、所望の音響調整を行うようにしてもよい。

また、上記の実施形態においては、加速度敏感なキャパシタ素子は、車両の進行方向に沿った加速度を感知するものとしたが、いかなる方向の加速度を感知するものであってもよい。

また、上記の実施形態においては、車両に搭載される音響装置に本発明を適用したが、車両以外の他の移動体に搭載される音響装置にも本発明を適用することもできるし、また、スピーカを備える携帯電話装置や、移動させること音声を発生させるゲーム機器等に本発明を適用することができる。

なお、上記の実施形態における制御ユニット１１０の一部又は全部を中央処理装置（ＣＰＵ：Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、読出専用メモリ（ＲＯＭ：Read Only Memory）、ランダムアクセスメモリ（ＲＡＭ：Random Access Memory）等を備えた演算手段としてのコンピュータとして構成し、予め用意されたプログラムを当該コンピュータで実行することにより、上記の実施形態における処理の一部又は全部を実行するようにしてもよい。このプログラムはハードディスク、ＣＤ−ＲＯＭ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、当該コンピュータによって記録媒体から読み出されて実行される。また、このプログラムは、ＣＤ−ＲＯＭ、ＤＶＤ等の可搬型記録媒体に記録された形態で取得されるようにしてもよいし、インターネットなどのネットワークを介した配送の形態で取得されるようにしてもよい。

本発明の一実施形態に係る音響装置の構成を概略的に示すブロック図である。 図１の制御ユニットの構成を説明するためのブロック図である。 図２の音響調整部の構成を説明するためのブロック図である。 図３のイコライザ回路の構成を説明するためのブロック図である。 図４の個別イコライザ回路の構成を説明するための図である。 図５のバンドパスフィルタの構成を説明するための図である。 図６のスイッチトキャパシタ回路の構成を説明するための図である。 図３のラウドネス回路の構成を説明するための図である。 図３のローパスフィルタ回路の構成を説明するための図である。 図９における複合キャパシタ回路の構成を説明するための図（その１）である。 図９における複合キャパシタ回路の構成を説明するための図（その２）である。 図９のローパスフィルタ回路の加速度変化に応じたカットオフ周波数の変化を説明するための図である。 図３の音量調整回路の構成を説明するための図である。 図１３の複合抵抗回路の構成を説明するための図である。

符号の説明

１００ … 音響装置
１１１ … 制御処理部（第１制御手段、第２制御手段）
１１４ … 音響調整部（信号処理手段）
１１９ … クロック発生部
１３１₁〜１３１₃ … スピーカ
２１１₁，２１１₂ … イコライザ回路（第１イコライザ手段、第２イコライザ手段）
２２１₁，２２１₂ … ラウドネス回路（ラウドネス調整手段）
２３０ … ローパスフィルタ回路（ローパスフィルタ手段）
２４１₁〜２４１₃ … 音量調整回路（音量調整手段）
３１１_ij … スイッチトキャパシタ回路
３１２_ij，３５３_ij … 加速度敏感なキャパシタ素子
３１５_ij，３３０_ij … スイッチトキャパシタ回路
５３０₁，５３０₂ … スイッチトキャパシタ回路
６２０ … 複合キャパシタ回路
６２１ … 加速度敏感なキャパシタ回路
６２３₁〜６２３₅ … スイッチ素子
６５０ … 複合キャパシタ回路
６５１ … 加速度敏感なキャパシタ回路
６５３₁〜６５３₅ … スイッチ素子
７３０₁〜７３０₃ … 複合抵抗回路
７３１₁〜７３１₃ … スイッチトキャパシタ回路
７３３₁〜７３３₅ … スイッチ素子

Claims (15)

1. 音響調整のための信号処理を行った後に、スピーカから音声の再生出力を行う音響装置において、
   加速度の変化に応じて静電容量値が変化する加速度敏感なキャパシタ素子を含み、前記加速度敏感なキャパシタ素子の静電容量値に対応した音響調整処理をアナログ音声信号に対して施す１つ以上の信号処理手段を備える、ことを特徴とする音響装置。
2. 前記信号処理手段の少なくとも１つは、ローパスフィルタ手段であり、
   前記ローパスフィルタ手段は、前記加速度敏感なキャパシタ素子の静電容量値の変化に応じて、カットオフ周波数が変化する、
   ことを特徴とする請求項１に記載の音響装置。
3. 前記信号処理手段の少なくとも１つは、ハイパスフィルタ手段であり、
   前記ハイパスフィルタ手段は、前記加速度敏感なキャパシタ素子の静電容量値の変化に応じて、カットオフ周波数が変化する、
   ことを特徴とする請求項１又は２に記載の音響装置。
4. 前記信号処理手段の少なくとも１つは、第１イコライザ手段であり、
   前記第１イコライザ手段は、前記加速度敏感なキャパシタ素子の静電容量値の変化に応じて、中心周波数及び共振鋭度の少なくとも一方が変化する、
   ことを特徴とする請求項１〜３のいずれか一項に記載の音響装置。
5. 前記信号処理手段の少なくとも１つは、前記加速度敏感なキャパシタ素子及び複数のスイッチ素子を含むスイッチトキャパシタ回路を備える、ことを特徴する請求項１〜４のいずれか一項に記載の音響装置。
6. 前記信号処理手段の少なくとも１つは、前記スイッチトキャパシタ回路を備える第２イコライザ手段であり、
   前記第２イコライザ手段は、前記加速度敏感なキャパシタ素子の静電容量値の変化に応じて、所定の周波数帯域のゲインを増減させる、
   ことを特徴とする請求項１〜５のいずれか一項に記載の音響装置。
7. 前記信号処理手段の少なくとも１つは、前記スイッチトキャパシタ回路を備える音量調整回路手段であり、
   前記音量調整手段は、前記加速度敏感なキャパシタ素子の静電容量値の変化に応じて、再生音声の音量を増減させる、
   ことを特徴とする請求項１〜６のいずれか一項に記載の音響装置。
8. 前記信号処理手段の少なくとも１つは、前記スイッチトキャパシタ回路を備えるラウドネス調整手段であり、
   前記ラウドネス調整手段は、前記加速度敏感なキャパシタ素子の静電容量値の変化に応じて、再生音声における中域のゲインを増減させる、
   ことを特徴とする請求項１〜７のいずれか一項に記載の音響装置。
9. 前記音響調整処理の特性を制御する第１制御手段を更に備え、
   前記信号処理手段の少なくとも１つは、前記スイッチトキャパシタ回路と；前記第１制御手段による抵抗指定に従って、前記スイッチトキャパシタ回路との並列又は直列の接続を互いに独立に制御可能な少なくとも１つの抵抗素子と；を有する複合抵抗回路を備える、
   ことを特徴する請求項５〜８のいずれか一項に記載の音響装置。
10. 前記第１制御手段は、操作入力手段へ入力された前記音響調整処理の特性の設定指令に従って、前記複合抵抗回路における前記スイッチトキャパシタ回路と前記少なくとも１つの抵抗素子との接続を制御する、ことを特徴とする請求項９に記載の音響装置。
11. 前記第１制御手段は、移動速度の検出結果を考慮して、前記複合抵抗回路における前記スイッチトキャパシタ回路と前記少なくとも１つの抵抗素子との接続を制御する、ことを特徴とする請求項９又は１０に記載の音響装置。
12. 前記音響調整処理の特性を制御する第２制御手段を更に備え、
    前記信号処理手段の少なくとも１つは、前記加速度敏感なキャパシタ素子と；前記第２制御手段による容量指定に従って、前記加速度敏感なキャパシタ素子との並列又は直列の接続を互いに独立に制御可能な少なくとも１つのキャパシタ素子と；を有する複合キャパシタ回路を備える、
    ことを特徴とする請求項１〜１１のいずれか一項に記載の音響装置。
13. 前記第２制御手段は、操作入力手段へ入力された前記音響調整処理の特性の設定指令に従って、前記複合キャパシタ回路における前記加速度敏感なキャパシタ素子と前記少なくとも１つのキャパシタ素子との接続を制御する、ことを特徴とする請求項１２に記載の音響装置。
14. 前記第２制御手段は、移動速度の検出結果を考慮して、前記複合キャパシタ回路における前記加速度敏感なキャパシタ素子と前記少なくとも１つのキャパシタ素子との接続を制御する、ことを特徴とする請求項１２又は１３に記載の音響装置。
15. 移動体に搭載される、ことを特徴とする請求項１〜１４のいずれか一項に記載の音響装置。

Images