以下、本発明の一実施形態を、図1〜図14を参照して説明する。なお、以下の説明及び図面においては、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。
[構成]
図1には、一実施形態に係る音響装置100の概略的な構成がブロック図にて示されている。なお、以下の説明においては、音響装置100は、車両に搭載される装置であるものとする。
この図1に示されるように、音響装置100は、制御ユニット110と、ドライブユニット120とを備えている。また、音響装置100は、音出力ユニット1301〜1303とを備えている。
ここで、音出力ユニット1301はレフトスピーカ1311を有し、音出力ユニット1302はライトスピーカ1312を有している。また、音出力ユニット1303はサブウーファスピーカ1313を有している。
さらに、音響装置100は、表示ユニット140と、操作入力ユニット150とを備えている。また、音響装置100は、速度センサインターフェイス(IF)部160を備えている。
なお、制御ユニット110以外の要素120〜160は、制御ユニット110に接続されている。
制御ユニット110は、音響装置100の全体を統括制御する。この制御ユニット110の詳細については、後述する。
ドライブユニット120は、音声コンテンツが記録されたコンパクトディスクCDがドライブユニット120に挿入されると、その旨を制御ユニット110に報告する。そして、ドライブユニット120は、コンパクトディスクCDが挿入された状態で、制御ユニット110から音声コンテンツの再生指令DVCを受けると、再生指定がなされた音声をコンパクトディスクCDから読み出す。かかる音声コンテンツの読み出し結果は、オーディオ信号であるコンテンツデータCTDとして、制御ユニット110へ向けて送られる。
音出力ユニット130k(k=1〜3)のそれぞれは、上述したスピーカ131kの他に、制御ユニット110から受信した音声出力信号AOSkを増幅するパワー増幅器を備えている。これらの音出力ユニット130kは、制御ユニット110による制御のもとで、音声出力信号AOSkの対応した楽曲等の音声を再生して出力する。
表示ユニット140は、(i)液晶表示パネル、有機EL(Electro Luminescence)パネル、PDP(Plasma Display Panel)等の表示デバイス141と、(ii)制御ユニット110から送出された表示制御データに基づいて、表示ユニット140全体の制御を行うグラフィックレンダラ等の表示コントローラと、(iii)表示画像データを記憶する表示画像メモリ等を備えて構成されている。この表示ユニット140は、制御ユニット110による制御のもとで、操作ガイダンス情報等を表示する。
操作入力ユニット150は、音響装置100の本体部に設けられたキー部、あるいはキー部を備えるリモート入力装置等により構成される。ここで、本体部に設けられたキー部としては、表示ユニット140の表示デバイス141に設けられたタッチパネルを用いることができる。なお、キー部を有する構成に代えて、音声入力する構成を採用することもできる。
この操作入力ユニット150を利用者が操作することにより、音響装置100の動作内容の設定が行われる。例えば、音声コンテンツの再生指令、後述する音響調整処理の特性の設定指令等を、利用者が操作入力ユニット150を利用して行う。こうした入力内容は、操作入力データIPDとして、操作入力ユニット150から制御ユニット110へ向けて送られる。
速度センサIF部160は、車両の移動速度を検出するために当該車両に搭載された車速センサとの間におけるデータ授受に利用される。車速センサで検出した車両の移動速度SPDは、速度センサIF部160を介して、制御ユニット110へ向けて送られる。
制御ユニット110は、上述したように、音響装置100の全体を統括制御する。この制御ユニット110は、図2に示されるように、第1及び第2制御手段としての制御処理部111と、オーディオ処理部112とを備えている。また、制御ユニット110は、アナログ変換部113と、音響調整部114と、クロック発生部119とを備えている。
制御処理部111は、操作入力ユニット150に入力された指令入力や速度センサIF部160から送られてきた車両の移動速度SPDに基づいて、オーディオ処理部112、音響調整部114を制御する。また、制御処理部111は、ドライブユニット120及び表示ユニット140を制御する。この制御処理部111の詳細については、後述する。
オーディオ処理部112は、音声コンテンツを含む再生すべきコンテンツの指定入力がなされたことが操作入力ユニット150から報告された場合、及び、ドライブユニット120にコンパクトディスクCDが挿入されたときにコンテンツを自動再生すべき旨の設定がなされている場合に、制御処理部111からの音声コンテンツ処理制御指令APCに従って、当該再生すべきコンテンツに対応するコンテンツデータCTDをドライブユニット120から読み出して展開し、デジタル音データ信号を生成する。引き続き、オーディオ処理部112は、生成されたデジタル音データ信号を解析し、デジタル音データ信号に含まれるチャンネル指定情報に従って、デジタル音データ信号を、上述したスピーカ1311,1312,1313のそれぞれに供給されるように分離する。このようにして分離された信号は、チャンネル処理信号PCD1,PCD2,PCD3として、アナログ変換部113へ向けて出力される。
アナログ変換部113は、オーディオ処理部112から送られてきたデジタル信号であるチャンネル処理信号PCD1,PCD2,PCD3を、それぞれアナログ信号に変換する。このアナログ変換部113は、当該3種のデジタル信号に対応して、互いに同様に構成された3個のDA(Digital to Analogue)変換器を備えている。このアナログ変換部113による変換結果であるアナログ音声信号PCS1,PCS2,PCS3は、音響調整部114へ向けて送られる。
音響調整部114は、アナログ変換部113から送られてくるアナログ音声信号PCS1,PCS2,PCS3に対して音響調整処理を施す。この音響調整部114は、図3に示されるように、イコライザ部210と、ラウドネス部220とを備えている。また、音響調整部114は、ローパスフィルタ手段としてのローパスフィルタ回路230と、音量調整部240とを備えている。
イコライザ部210は、アナログ変換部113からのアナログ音声信号PCS1,PCS2のそれぞれに対して信号処理を行う。このイコライザ部210は、それぞれが信号処理手段の1つである第1及び第2イコライザ手段として機能するイコライザ回路(EQ)2111,2112を備えている。ここで、イコライザ回路2111は、アナログ音声信号PCS1に対して信号処理を施し、処理結果であるイコライザ調整信号PES1を、後述するラウドネス回路(LD)2211へ向けて出力する。また、イコライザ回路2112は、アナログ音声信号PCS2に対して信号処理を施し、処理結果であるイコライザ調整信号PES2を、後述するラウドネス回路(LD)2212へ向けて出力する。
イコライザ回路211i(i=1,2)のそれぞれは、N個の分割バンドの周波数帯域ごとに処理を施して、当該処理結果に基づいてイコライザ調整信号PESiを生成する。かかる機能を有するイコライザ回路211iのそれぞれは、図4に示されるように、分割バンドの数に対応したN個の個別イコライザ回路212i1〜212iNと、加算部213とを備えている。
個別イコライザ回路212ij(i=1,2;j=1〜N)のそれぞれは、アナログ変換部113からのアナログ音声信号PCSiにおける第j番目のバンドの周波数帯の信号に関する増幅又は減衰処理を行う。かかる機能を有する個別イコライザ回路212ijの
それぞれは、図5に示されるように、バンドパスフィルタ(BPF)310ijと、抵抗素子320ijとを備えている。また、個別イコライザ回路212ijのそれぞれは、スイッチトキャパシタ回路330ijと、演算増幅器(OPアンプ:Operational Amplifier)340とを備えている。
ここで、BPF310ijの信号入力端子は、アナログ変換部113と接続されており、アナログ変換部113からのアナログ音声信号PCSiを受けるようになっている。また、BPF310ijの信号出力端子は、抵抗素子320ijの第1端子と接続されており、BPF310ijの出力端子からは、バンド抽出信号BCSijが抵抗素子320ijへ向けて出力される。
なお、BPF310ijには、クロック発生部119からのクロック信号CK1,CK2が供給されるようになっている。ここで、クロック信号CK1は、互いに逆位相であり、一方が有意レベルの場合には他方が非有意レベルとなる2つのクロック信号CK11,CK12から構成されている(図7参照)。また、クロック信号CK2は、互いに逆位相であり、一方が有意レベルの場合には他方が非有意レベルとなる2つのクロック信号CK21,CK22から構成されている。
抵抗素子320ijの第2端子は、演算増幅器340の負入力端子及びスイッチトキャパシタ回路330ijの第1端子と接続されている。また、演算増幅器340の正入力端子は、基準電圧VREFのレベル(例えば、接地レベル)に設定されている。また、演算増幅器340の出力端子は、スイッチトキャパシタ回路330ijの第2端子と接続されている。そして、演算増幅器340の出力端子から、信号PBSijが加算部213へ向けて出力されるようになっている。
なお、スイッチトキャパシタ回路330ijには、クロック発生部119からのクロック信号CK3が供給されるようになっている。ここで、クロック信号CK3は、互いに逆位相であり、一方が有意レベルの場合には他方が非有意レベルとなる2つのクロック信号CK31,CK32から構成されている。
BPF310ijは、アナログ変換部113からのアナログ音声信号PCSiにおける第j番目のバンドの周波数帯の信号を抽出する。かかる機能を有するBPF310ijは、図6に示されるように、スイッチトキャパシタ回路311ijと、可変キャパシタ素子312ijとを備えている。また、BPF310ijは、抵抗素子313ijと、キャパシタ素子314ijとを備えている。さらに、BPF310ijは、スイッチトキャパシタ回路315ijと、演算増幅器316とを備えている。
ここで、スイッチトキャパシタ回路311ijの第1端子は、アナログ変換部113と接続されており、アナログ変換部113からのアナログ音声信号PCSiを受けるようになっている。また、スイッチトキャパシタ回路311ijの第2端子は、可変キャパシタ素子312ijの第1端子、抵抗素子313ijの第1端子及びキャパシタ素子314ijの第1端子と接続されている。また、抵抗素子313ijの第2端子は接地されている。
なお、スイッチトキャパシタ回路311ijには、クロック発生部119からのクロック信号CK1が供給されている。また、スイッチトキャパシタ回路315ijには、クロック発生部119からのクロック信号CK2が供給されている。
可変キャパシタ素子312ijの第2端子は、スイッチトキャパシタ回路315ijの第1端子及び演算増幅器316の負入力端子と接続されている。また、演算増幅器316の正入力端子は、基準電圧VREFのレベル(例えば、接地レベル)に設定されている。また、演算増幅器316の出力端子は、スイッチトキャパシタ回路315ijの第2端子及びキャパシタ素子314ijの第2端子と接続されている。
スイッチトキャパシタ回路311ijは、図7に示されるように、加速度敏感な可変キャパシタ素子353ijと、4個のアナログスイッチ素子354,355,356,357とを備えて構成されている。ここで、可変キャパシタ素子353ijの第1端子は、スイッチ素子354の第1端子及びスイッチ素子357の第1端子に接続されている。また、可変キャパシタ素子353ijの第2端子は、スイッチ素子355の第1端子及びスイッチ素子356の第1端子に接続されている。
また、スイッチ素子355の第2端子及びスイッチ素子357の第2端子は接地されている。そして、スイッチ素子354の第2端子がスイッチトキャパシタ回路311ijの第1端子とされるとともに、スイッチ素子356の第2端子がスイッチトキャパシタ回路311ijの第2端子とされている。
スイッチ素子354,355にはクロック信号CK11が供給されており、クロック信号CK11が有意レベルの場合に、スイッチ素子354,355がON状態となるとともに、クロック信号CK11が非有意レベルの場合に、スイッチ素子354,355がOFF状態となるようになっている。
また、スイッチ素子356,357にはクロック信号CK12が供給されており、クロック信号CK12が有意レベルの場合に、スイッチ素子356,357がON状態となるとともに、クロック信号CK12が非有意レベルの場合に、スイッチ素子356,357がOFF状態となるようになっている。
可変キャパシタ素子353ijは、加速度の変化に応じて静電容量値を変化させる加速度敏感なキャパシタ素子である。この可変キャパシタ素子353ijは、例えば、シリコンのマイクロ加工技術(MEMS:Micro Electro Mechanical Systems)を用いて製造される。なお、本実施形態においては、可変キャパシタ素子353ijは、車両の加速時及び減速時における加速度に応じて静電容量値CWijが変化するように配置されている。
上述のように構成されたスイッチトキャパシタ回路311ijは、クロック信号CK11が有意である(すなわち、クロック信号CK12が非有意である)第1期間には、スイッチ素子354,355がONの状態となるとともに、スイッチ素子356,357がOFFの状態となり、スイッチトキャパシタ回路311ijの第1端子を介して、電荷が可変キャパシタ素子353ijに蓄積される。そして、クロック信号CK11が非有意である(すなわち、クロック信号CK12が有意である)第2期間には、スイッチ素子354,355がOFFの状態となるとともに、スイッチ素子356,357がONの状態となり、上記の第1期間に可変キャパシタ素子353ijに蓄積された電荷が、スイッチトキャパシタ回路311ijの第2端子を介して放出される。かかる第1期間の動作及び第2期間の動作を逐次的に繰り返すことにより、スイッチトキャパシタ回路311ijは、抵抗素子と等価な動作を行う。
スイッチトキャパシタ回路311ijの等価抵抗値(以下、単に「抵抗値」ともいう)RV1Cijは、可変キャパシタ素子353ijの静電容量値CWijに応じて定まる。ここで、可変キャパシタ素子353ijは、上述したように、加速度の変化に応じて静電容量値を変化させる加速度敏感なキャパシタ素子であるので、スイッチトキャパシタ回路311ijは、加速度の変化に応じて抵抗値が変化する加速度敏感な抵抗素子として動作するようになっている。
図6に戻り、可変キャパシタ素子312ijは、上記の可変キャパシタ素子353ijと同様に、加速度敏感なキャパシタ素子である。また、抵抗素子313ijは、固定値である抵抗値RCijを有している。さらに、キャパシタ素子314ijは、固定値である静電容量値CCijを有している。
スイッチトキャパシタ回路315ijは、前述したスイッチトキャパシタ回路311ijと比べて、採用する加速度敏感なキャパシタ素子の静電容量特性が異なること、及び、クロック発生部119からは、クロック信号CK2が供給されることを除いて、スイッチトキャパシタ回路311ijの場合と同様に構成されている。このスイッチトキャパシタ回路315ijも、スイッチトキャパシタ回路311ijと同様に、加速度敏感な抵抗素子として動作する。なお、スイッチトキャパシタ回路315ijは、第1端子が演算増幅器316の負入力端子に接続され、第2端子が演算増幅器316の出力端子に接続されるフィードバック抵抗素子となっている。
以上のように構成されたBPF310ijの中心周波数は、スイッチトキャパシタ回路311ijの抵抗値RV1Cijと、可変キャパシタ素子312ijの静電容量値CVCijとの比により決定される。また、BPF310ijのQ値は、スイッチトキャパシタ回路315ijの抵抗値RV2Cijと、可変キャパシタ素子312ijの静電容量値CVCijとの比により決定される。このように、中心周波数とQ値は、加速度依存の値CVCij,RV1Cij,RV2Cijをパラメータとしていることから、車両の加速度変化に応じて変化する。
こうして車両の加速度変化に応じて変化する中心周波数とQ値とに従って定まる周波数帯域の信号を、BPF310ijが、アナログ音声信号PCSiから抽出する。この抽出結果は、信号BCSijとして、BPF310ijから抵抗素子320ijの第1端子へ向けて出力される(図5参照)。
図5に戻り、抵抗素子320ijは、固定値である抵抗値RGijを有している。
スイッチトキャパシタ回路330ijは、前述したスイッチトキャパシタ回路311ijと比べて、採用する加速度敏感なキャパシタ素子の静電容量特性が異なること、及び、クロック発生部119からは、クロック信号CK3が供給されることを除いて、スイッチトキャパシタ回路311ijの場合と同様に構成されている。このスイッチトキャパシタ回路330ijも、スイッチトキャパシタ回路311ijと同様に、加速度敏感な抵抗素子として動作する。このスイッチトキャパシタ回路330ijは、第1端子が演算増幅器340の負入力端子に接続され、第2端子が演算増幅器340の出力端子に接続されるフィードバック抵抗素子となっている。
上記の抵抗素子320ij、スイッチトキャパシタ回路330ij及び演算増幅器340から構成される部分は、BPF310ijからの信号BCSijを増幅し、信号PBSijを生成する。かかる信号PBSijの生成に際しての増幅率は、抵抗素子320ijの抵抗値RGijと対するスイッチトキャパシタ回路330ijの抵抗値RVGijとの比により決定される。ここで、抵抗値RVGiは加速度の変化に応じて変化するため、当該増幅率も、上述したBPF310ijにおける中心周波数及びQ値の場合と同様に、車両の加速度の変化に応じて自動的に変化する。このようにして個別イコライザ回路212ijで処理された信号は、信号PBSijとして、加算部213へ向けて送られる。
図4に戻り、加算部213は、アナログ音声信号PCSi、及び、個別イコライザ回路212i1〜212iNからの信号PBSi1〜PBSiNを受ける。そして、加算部213iは、これらの信号を加算する。加算結果は、イコライザ調整信号PESiとして、ラウドネス回路221iへ向けて送られる。
図3に戻り、ラウドネス部220は、再生音声における中域の減衰度(すなわち、中域のゲイン)を自動調整する。このラウドネス部220は、ラウドネス調整手段としてのラウドネス回路(LD)2211,2212とを備えている。ここで、ラウドネス回路2211は、イコライザ回路2111から送られてくるイコライザ調整信号PES1に対して上述した中域の減衰度を増減させる調整を行い、調整結果である信号PLS1を、後述する音量調整回路(VL)2411へ向けて出力する。また、ラウドネス回路2212は、イコライザ回路2112から送られてくるイコライザ調整信号PES2に対して中域の減衰度を増減させる調整を行い、調整結果である信号PLS2を、後述する音量調整回路(VL)2412へ向けて出力する。
本実施形態では、ラウドネス回路221i(i=1,2)は、図8に示されるように、バッファ増幅器510と、抵抗器520iと、スイッチトキャパシタ回路530iとを備えている。また、ラウドネス回路221iは、ローパスフィルタ(LPF)540iと、ハイパスフィルタ(HPF)550iと、加算器560とを備えている。
ここで、バッファ増幅器510の信号入力端子は、イコライザ部210(より詳しくは、イコライザ回路(EQ)211i)と接続され、イコライザ調整信号PESiを受けるようになっている。また、バッファ増幅器510の信号出力端子は、抵抗素子520iの第1端子と接続されている。この抵抗素子520iの第2端子は、スイッチトキャパシタ回路530iの第1端子と接続されている。そして、抵抗素子520iの第2端子から、信号PLSiを出力するようになっている。
なお、スイッチトキャパシタ回路530ijには、クロック発生部119からのクロック信号CK4が供給されるようになっている。ここで、クロック信号CK4は、互いに逆位相であり、一方が有意レベルの場合には他方が非有意レベルとなる2つのクロック信号CK41,CK42から構成されている。
LPF540iの信号入力端子には、バッファ増幅器510の信号入力端子の場合と同様に、イコライザ部210からのイコライザ調整信号PESiが供給される。また、LPF540iの信号出力端子は、加算器560の第1信号入力端子と接続されている。
HPF550iの信号入力端子には、バッファ増幅器510の信号入力端子の場合と同様に、イコライザ部210からのイコライザ調整信号PESiが供給される。また、HPF550iの信号出力端子は、加算器560の第2信号入力端子と接続されている。
加算器560の信号出力端子は、スイッチトキャパシタ回路530ijの第2端子に接続されている。
バッファ増幅器510は、イコライザ部210からのイコライザ調整信号PESiをパワー増幅する。また、抵抗器520iは、固定的な抵抗値RLiを有している。
スイッチトキャパシタ回路530iは、前述したスイッチトキャパシタ回路311ijと比べて、採用する加速度敏感なキャパシタ素子の静電容量特性が異なること、及び、クロック発生部119からは、クロック信号CK4が供給されることを除いて、スイッチトキャパシタ回路311ijの場合と同様に構成されている。このスイッチトキャパシタ回路530iも、スイッチトキャパシタ回路311ijと同様に、加速度敏感な抵抗素子として動作する。
LPF540iは、アクティブ2次フィルタ等のアナログフィルタとして構成されている。このLPF540iは、イコライザ調整信号PESiに対し、LPF540iの回路構成で定まるカットオフ周波数以下の周波数の信号を選択的に通過させる。LPF540iを通過した信号は、加算器560へ向けて出力される。
HPF550iは、アクティブ2次フィルタ等のアナログフィルタとして構成されている。このHPF550iは、イコライザ調整信号PESiに対し、HPF550iの回路構成で定まる周波数以上の周波数の信号を選択的に通過させる。HPF550iを通過した信号は、加算器560へ向けて出力される。なお、前述したLPF540iのカットオフ周波数と、HPF550iのカットオフ周波数は異なる値となっている。
加算器560は、LPF540iを通過した信号と、HPF550iを通過した信号を受ける。そして、加算器560は、これらの信号の加算を行い、加算結果をスイッチトキャパシタ回路530iの第2端子へ向けて出力する。
以上のように構成されたラウドネス回路221iは、イコライザ部210からのイコライザ調整信号PESiに対し、中域の減衰度を増減させるが、この中域の減衰度は、スイッチトキャパシタ回路530iの抵抗値RVLiの値により変化する。このため、ラウドネス回路221iの中域の減衰度も車両の加速度変化に応じて自動的に変化する。
図3に戻り、ローパスフィルタ回路230は、アナログ変換部113からのアナログ音声信号PCS3を受ける。そして、ローパスフィルタ回路(LPF)230は、回路構成で定まるカットオフ周波数以下の周波数の信号を選択的に通過させる。
本実施形態では、LPF230は、アクティブ2次フィルタであり、図9に示されるように、抵抗素子610と、複合キャパシタ回路620とを備えている。また、LPF230は、抵抗素子630と、演算増幅器640と、複合キャパシタ回路650とを備えている。
ここで、抵抗素子610の第1端子は、アナログ変換部113と接続され、アナログ音声信号PCS3を受けるようになっている。また、抵抗素子610の第2端子は、複合キャパシタ回路620の第1端子、抵抗素子630の第1端子及び複合キャパシタ回路650の第1端子と接続される。複合キャパシタ回路620の第2端子は、接地されている。
なお、複合キャパシタ回路620には、制御処理部111からスイッチ制御信号SC1が供給されるようになっている。ここで、スイッチ制御信号SC1は、5つの個別スイッチ制御信号SC11〜SC15から構成されている(図10参照)。
抵抗素子630の第2端子は、演算増幅器640の負入力端子に接続されている。また、演算増幅器640の正入力端子は、基準電圧VREFのレベル(例えば、接地レベル)に設定されている。また、演算増幅器640の出力端子は、複合キャパシタ回路650の第2端子と接続される。そして、演算増幅器640の出力端子から、信号PLS3が音量調整部240(より詳しくは、音量調整回路(VL)2413)へ向けて出力されるようになっている。
なお、複合キャパシタ回路650には、制御処理部111からスイッチ制御信号SC2が供給されるようになっている。ここで、スイッチ制御信号SC2は、5つの個別スイッチ制御信号SC21〜SC25から構成されている(図11参照)。
抵抗素子610は、固定値である抵抗値R1Fを有している。また、抵抗素子630は固定値である抵抗値R2Fを有している。
複合キャパシタ回路620は、図10に示されるように、加速度敏感な可変キャパシタ素子621と、それぞれが固定静電容量値を有する4個のキャパシタ素子6221〜6224とを備えている。また、複合キャパシタ回路620は、5個のスイッチ素子6231〜6235を備えている
可変キャパシタ素子621としては、上記の可変キャパシタ素子363ijと同様に、加速度敏感なキャパシタ素子が採用されている。
キャパシタ素子6221〜6224は,スイッチ素子6231〜6235の開閉により、可変キャパシタ素子621と、直列又は並列に接続されるようになっている。こうして、スイッチ素子6231〜6235の開閉に対応して形成される回路構成により、複合キャパシタ回路620の容量値CC1Fが定まるようになっている。
スイッチ素子623p(p=1〜5)のそれぞれには、対応する個別スイッチ制御信号SC1pが、制御処理部111から供給されるようになっている。そして、スイッチ素子623pのそれぞれは、個別スイッチ制御信号SC1pによる個別開閉指令に応じて開閉する。
以上のように構成された複合キャパシタ回路620は、制御処理部111が、スイッチ制御信号SC1によりスイッチ開閉指令を適宜行うことにより、静電容量値CC1Fの変化範囲が定まる。そして、車両の加速度の変化に応じて可変キャパシタ素子621の静電容量値CVF1が変化することにより、当該変化範囲内で、複合キャパシタ回路620の静電容量値CC1Fが変化するようになっている。
図9に戻り、複合キャパシタ回路650は、図11に示されるように、加速度敏感なキャパシタ素子651と、それぞれが固定静電容量値を有する4個のキャパシタ素子6521〜6524とを備えている。また、複合キャパシタ回路650は、5個のスイッチ素子6531〜6535を備えている。
可変キャパシタ素子651としては、上記の可変キャパシタ素子621と同様に、加速度敏感なキャパシタ素子が採用されている。
キャパシタ素子6521〜6524は,スイッチ素子6531〜6535の開閉により、可変キャパシタ素子651と、直列又は並列に接続されるようになっている。こうして、スイッチ素子6531〜6535の開閉に対応して形成される回路構成により、複合キャパシタ回路650の容量値CC2Fが定まるようになっている。
スイッチ素子653q(q=1〜5)のそれぞれには、対応する個別スイッチ制御信号SC2qが、制御処理部111から供給されるようになっている。そして、スイッチ素子653qのそれぞれは、個別スイッチ制御信号SC2qによる個別開閉指令に応じて開閉する。
以上のように構成された複合キャパシタ回路650は、制御処理部111が、スイッチ制御信号SC2によりスイッチ開閉指令を適宜行うことにより、静電容量値CC2Fの変化範囲が定まる。そして、車両の加速度の変化に応じて可変キャパシタ素子651の静電容量値CVF2が変化することにより、当該変化範囲内で、複合キャパシタ回路650の静電容量値CC2Fが変化するようになっている。
このLPF230は、アナログ変換部113からのアナログ音声信号PCS3を受けて、進行方向に沿った車両の加速度の変化に応じて通過させるべきアナログ信号のカットオフ周波数を調整する。このカットオフ周波数は、複合キャパシタ回路620,650の静電容量値CC1F,CC2Fが変化に応じて変化する。なお、本実施形態では、LPF230を通過する信号の周波数帯域が、図12に示されるように変化するようになっている。すなわち、本実施形態では、加速時にはカットオフ周波数が高周波数側に移動し、通過させる信号の周波数帯域が広くなり、減速時にはカットオフ周波数が低周波数側に移動し、通過させる信号の周波数帯域が狭くなるようになっている。
図3に戻り、音量調整部240は、音量調整手段としての音量調整回路(VL)2411〜2413とを備えている。ここで、音量調整回路2411,2412は、ラウドネス回路2211,2212から送られてくる信号PLS1,PLS2に対してパワーを増減させる調整、すなわち、音量増減調整を行い、調整結果を音声出力信号AOS1,AOS2として、音出力ユニット1301,1302へ向けて出力する。また、音量調整回路2413は、ローパスフィルタ回路230から送られてくる信号PLS3に対してパワーを増減させる調整、すなわち、音量増減調整を行い、調整結果を音声出力信号AOS3として、音出力ユニット130SWへ向けて出力する。
本実施形態では、音量調整回路241k(k=1,2,3)は、図13に示されるように、増幅器710と、可変抵抗素子720kとを備えている。また、音量調整回路241kは、複合抵抗回路730kと、増幅器740とを備えている。
ここで、増幅器710の信号入力端子は、ラウドネス部220又はLPF230と接続され、信号PLSkを受けるようになっている。また、増幅器710の信号出力端子は、可変抵抗素子720kの第1端子と接続されている。この可変抵抗素子720kの第2端子は、複合抵抗回路730kの第1端子と接続されている。また、複合抵抗回路730kの第2端子は接地されている。
さらに、可変抵抗素子720kの中間端子が、増幅器740の信号入力端子と接続されている。そして、増幅器740の信号出力端子から、信号AOSkが、音出力ユニット130kへ向けて出力されるようになっている。
可変抵抗素子720kには、制御処理部111からの音量調整指令VLCkが供給されるようになっている。また、複合抵抗回路730kには、クロック発生部119からのクロック信号CK5及び制御処理部111からのスイッチ制御信号SRCkが供給されるようになっている。なお、スイッチ制御信号SRC1〜SRC3を総称する場合には、「スイッチ制御信号SRC」と記すものとする。
ここで、クロック信号CK5は、互いに逆位相であり、一方が有意レベルの場合には他方が非有意レベルとなる2つのクロック信号CK51,CK52から構成されている。また、スイッチ制御信号SRCは、5つの個別スイッチ制御信号SRC1〜SRC5から構成されている(図14参照)。
増幅器710は、ラウドネス部220又はLPF230からの信号PLSkのパワーを増幅する。こうして増幅された信号は、可変抵抗素子720kへ向けて出力される。
可変抵抗器720kは、例えばスライダ型の可変抵抗器を採用することができる。この場合には、制御処理部111からの音量調整指令VLCkに従って中間端子が移動することにより、可変抵抗器740kの分割抵抗値RVOL1k,RVOL2kが変化する。
複合抵抗回路730kは、図14に示されるように、スイッチトキャパシタ回路731kと、4個の抵抗素子732k1〜732k5とを備えている。また、複合抵抗回路730kは、5個のスイッチ素子7331〜7335とを備えている。
スイッチトキャパシタ回路731kは、前述したスイッチトキャパシタ回路311ijと比べて、採用する加速度敏感なキャパシタ素子の静電容量特性が異なること、及び、クロック発生部119からは、クロック信号CK5が供給されることを除いて、スイッチトキャパシタ回路311ijの場合と同様に構成されている。このスイッチトキャパシタ回路731kも、スイッチトキャパシタ回路311ijと同様に、加速度敏感な抵抗素子として動作する。
抵抗素子732k1〜732k4は,スイッチ素子7331〜7335の開閉により、スイッチトキャパシタ回路731kと、直列又は並列に接続されるようになっている。こうして、スイッチ素子7331〜7335の開閉に対応して形成される回路構成により、複合抵抗回路730kの抵抗値RVkが定まるようになっている。
スイッチ素子733r(r=1〜5)のそれぞれには、対応する個別スイッチ制御信号SRCrが、制御処理部111から供給されるようになっている。そして、スイッチ素子733rのそれぞれは、個別スイッチ制御信号SRCrによる個別開閉指令に応じて開閉する。
以上のように構成された複合抵抗回路730kは、制御処理部111が、スイッチ制御信号SRCによりスイッチ開閉指令を適宜行うことにより、抵抗値RVkの変化範囲が定まる。そして、車両の加速度の変化に応じてスイッチトキャパシタ回路731kの抵抗値RVVkが変化することにより、当該変化範囲内で、複合抵抗回路730kの抵抗値RVOLkが変化するようになっている。
増幅器740は、可変抵抗素子720iの中間端子から出力された信号を増幅する。こうして増幅された信号は、音声出力信号AOSkとして、音出力ユニット130kへ向けて出力される。
この音量調整回路241kでは、複合抵抗回路730kにおいて、加速度敏感な抵抗素子と等価なスイッチトキャパシタ回路731kを構成要素とするため、車両の加速度に応じて音声出力信号AOSkのパワーが増減する。なお、本実施形態では、車両の加速時には再生音声の音量が増加し、減速時には再生音声が減少する音量調整が、音量調整回路241kにより行われるようになっている。
図2に戻り、クロック発生部119は、一定周期のクロック信号を発生する不図示の発振回路等を備えて構成されている。このクロック発生部119は、上述したクロック信号CK1〜CK5を発生し、イコライザ部210、ラウドネス部220、音量調整部240のそれぞれに向けて、クロック信号を送る。なお、イコライザ部210へ向けて送るクロック信号はCK1,CK2,CK3の3種類であり、クロック信号CK1,CK2は、BPF310ijへ向けて送られ、クロック信号CK3はスイッチトキャパシタ回路330ijへ向けて送られる。また、クロック信号CK4はラウドネス部220へ向けて送られ、クロック信号CK5は音量調整部240へ向けて送られる。
制御処理部111は、上述した他の構成要素を制御しつつ、音響装置100の機能を発揮させる。
制御処理部111は、操作入力ユニット150に入力された音響調整処理の特性の設定要求を受けて、ローパスフィルタ回路230及び音量調整部240へ向けて、スイッチ制御信号SC1,SC2,SRCによりスイッチ設定指令を発行する。ここで、制御処理部111は、ローパスフィルタ回路230へ向けては、スイッチ制御信号SC1,SC2によるスイッチ設定指令を発行する。また、制御処理部111は、音量調整部240へ向けては、スイッチ制御信号SRCによりスイッチ設定指令を発行する。
なお、制御処理部111は、速度センサIF部160を介して受けた車両速度の検出結果を更に考慮して、スイッチ制御信号SC1,SC2,SRCによりスイッチ設定指令を発行するようになっている。
また、制御処理部111は、利用者が再生すべき音声コンテンツの指定を支援するための案内画面を表示ユニット140に表示させる。そして、操作入力ユニット150から音声コンテンツを指定した再生指令が入力されると、制御処理部111は、ドライブユニット120を制御して、再生コンテンツのデータ読み出しを制御する。
また、制御処理部111は、オーディオ処理部112を制御して、コンテンツデータCTDを3個のチャンネル処理信号PCD1〜PCD3に分離させる。
また、制御処理部111は、音量調整部240を制御して、音出力ユニット1301〜1303のスピーカ1311〜1313からの出力音量を調整する。この出力音量の制御に際して、制御処理部111は、操作入力ユニット150に入力された音量指定に基づいて音量調整指令VLCkを生成し、音量調整部240へ向けて送る。
[動作]
次に、上記のように構成された音響装置100の動作について、音響調整部114におけるアナログ音声信号の音響調整処理の動作に主に着目して説明する。
前提として、音響装置100を搭載した車両は、加速、減速を繰り返しながら、移動中であるものとする。また、音響装置100では、利用者が操作入力ユニット150に入力した再生指令に従って、音声再生が行われているものとする。さらに、音響装置100では、利用者による操作入力ユニット150への音響調整指定が行われており、制御処理部111が、当該音響調整指定に加えて、速度センサIF部160を介して受信した速度センサによる車両速度の検出結果を考慮して、LPF230へのスイッチ制御信号SC1,SC2及び音量調整部240へのスイッチ制御信号SRCの発行処理をしているものとする。
利用者が操作入力ユニット150に音声コンテンツを指定した再生指令に従って、制御処理部111は、ドライブユニット120を制御して、当該音声コンテンツのデータ読み出す。こうして読み出されたデータは、コンテンツデータCTDとしてオーディオ処理部112へ送られる。コンテンツデータCTDを受けたオーディオ処理部112は、制御処理部111による制御のもとで、コンテンツデータCTDを、3個のチャンネル処理信号PCD1,PCD2,PCD3に分離する。
こうして分離されたチャンネル処理信号PCD1,PCD2,PCD3は、アナログ変換部113へ向けて送られる。アナログ変換部113は、デジタル信号であるチャンネル処理信号PCD1,PCD2,PCD3を、アナログ信号であるアナログ音声信号PCS1,PCS2,PCS3に変換する。そして、これらのアナログ音声信号PCS1,PCS2,PCS3は、音響調整部114へ向けて送られる。
音響調整部114においては、音響調整のために、アナログ音声信号PCS1,PCS2,PCS3に対する信号処理が自動的に行われる。ここで、アナログ音声信号PCS1,PCS2については、イコライザ部210、ラウドネス部220、音量調整部240において信号処理が行われる。また、アナログ音声信号PCS3については、ローパスフィルタ回路230、音量調整部240において信号処理が行われる。(図3参照)。
かかる音響調整用の信号処理に際して、アナログ音声信号PCS1,PCS2については、まず、イコライザ部210において、N個のバンドに分割した周波数帯域ごとに、中心周波数、Q値及びゲインの調整が行われる。ここで、アナログ音声信号PCS1については、イコライザ回路2111により信号処理が行われ、アナログ音声信号PCS2については、イコライザ回路2112により信号処理が行われる。
イコライザ回路211i(i=1,2)による信号処理は、N個のバンドについて行われるが、第j(j=1〜N)番目のバンドの中心周波数は、個別イコライザ回路212ijにおけるBPF310ijのスイッチトキャパシタ回路311ijの抵抗値RV1Cijと、可変キャパシタ素子312ijの静電容量値CVCijとの比により決定される(図6参照)。ここで、上述したように、スイッチトキャパシタ回路311ijが加速度敏感な可変抵抗器と等価であり、かつ、可変キャパシタ素子312ijが加速度敏感なキャパシタ素子であることから、抵抗値RV1Cij及び静電容量値CVCijは、車両の進行方向に沿った加速度の変化に応じて変化する。このため、第j番目のバンドの中心周波数は、車両の進行方向に沿った加速度の変化に応じて変化するようになっている。
また、第j番目のバンドのQ値は、スイッチトキャパシタ回路315ijの抵抗値RV2Cijと、可変キャパシタ素子312ijの静電容量値CVCijとの比により決定される(図6参照)。ここで、上述したように、スイッチトキャパシタ回路315ijが加速度敏感な可変抵抗器と等価であり、かつ、可変キャパシタ素子312ijが加速度敏感なキャパシタ素子であることから、抵抗値RV2Cij及び静電容量値CVCijは、車両の進行方向に沿った加速度の変化に応じて変化する。このため、第j番目のバンドのQ値は、車両の進行方向に沿った加速度の変化に応じて変化するようになっている。
また、個別イコライザ回路212ijにおける第j番目のバンドの信号のゲイン調整は、抵抗素子320ijの抵抗値RGijに対するスイッチトキャパシタ回路330ijの抵抗値RVGijにより決定される(図5参照)。ここで、上述したように、スイッチトキャパシタ回路330ijが加速度敏感な可変抵抗器と等価であることから、抵抗値RVGijは、車両の進行方向に沿った加速度の変化に応じて変化する。このため、第j番目のバンドの信号の増幅率は、車両の進行方向に沿った加速度の変化に応じて変化するようになっている。
こうして車両の加減速に応じてN個の個別イコライザ回路212ijで調整された信号は、信号PBSijとして、加算部213へ向けて送られる。加算部213は、アナログ音声信号PCSi及び信号PBSi1〜PBSiNを受けて加算する。加算結果は、イコライザ調整信号PESiとして、ラウドネス部220のラウドネス回路221iへ向けて送られる。
イコライザ調整信号PESiを受けたラウドネス回路221iは、再生音声における中域の減衰度を自動調整する。この中域の減衰度は、スイッチトキャパシタ回路530iの抵抗値RVLiの値により変化する(図8参照)。ここで、上述したように、スイッチトキャパシタ回路530iが加速度敏感な可変抵抗器と等価であることから、抵抗値RVLiは、車両の進行方向に沿った加速度の変化に応じて変化する。このため、イコライザ調整信号PESiに対する中域の減衰度は、車両の進行方向に沿った加速度の変化に応じて変化するようになっている。
こうしてラウドネス回路2211,2212において中域の減衰度が調整された信号は、信号PLS1,PLS2として、それぞれ音量調整部240の音量調整回路2412,2412へ向けて送られる。
アナログ音声信号PCS3については、アナログ変換部113から、まず、LPF230へ送られる。LPF230においては、車両の加速度の変化に応じて、通過させるべき信号のカットオフ周波数を調整し、この調整結果に基づいて、カットオフ周波数以下のアナログ音声信号PCS3を選択的に通過させる。
このカットオフ周波数は、複合キャパシタ回路620,650の静電容量値CCF1,CCF2に対応した値となる。これらの複合キャパシタ回路620,650は、加速度敏感な可変キャパシタ素子621,651を静電容量形成のための必須要素としている。ここで、上述したように、可変キャパシタ素子621,651は、加速度敏感なキャパシタそしてあることから、静電容量値CCF1,CCF2は、車両の進行方向に沿った加速度の変化に応じて変化する。このため、LPF230のカットオフ周波数は、車両の進行方向に沿った加速度の変化に応じて変化するようになっている。
なお、本実施形態では、車両の加速時にはカットオフ周波数は高周波数側に移動し、車両の減速時にはカットオフ周波数は低周波数側に移動するようになっている(図12参照)。
また、制御処理部111からのスイッチ制御信号SC1,SC2によるスイッチ制御指令に従った複合キャパシタ回路620,650内のスイッチ素子のON/OFF設定により、静電容量値CCF1,CCF2の大まかな値が定まるようになっている。このため、当該スイッチ素子のON/OFF設定に対応して、車両の進行方向に沿った加速度の変化に応じた静電容量値CCF1,CCF2の変化範囲が定まる。この結果、LPF230では、当該スイッチ素子のON/OFF設定に対応して、カットオフ周波数の変化範囲が定めるようになっている。
こうしてLPF230においてカットオフ周波数以上の周波数の信号が遮断された信号は、信号PLS3として、音量調整部240の音量調整回路2413へ向けて送られる。
音量調整部240は、ラウドネス部220から信号PFS1,PFS2を受けるとともに、ローパスフィルタ部230から信号PFS3を受ける。そして、音量調整路240は、これらの信号PFS1〜PFS3に関する音量を増減させる調整を行う。ここで、信号PFSk(k=1〜3)に関する音量増減処理は、音量調整回路241kにより行われる。
音量調整回路241kにおける音量増減率は、可変抵抗器720kの分割抵抗値RVOL1kと、可変抵抗器720kの分割抵抗値RVOL2k及び複合抵抗回路730kの抵抗値RVkの合成抵抗との比によって定まる。ここで、上述したように、複合抵抗回路730kが、加速度敏感な可変抵抗器として構成されていることから、抵抗値RVkは、車両の進行方向に沿った加速度の変化に応じて変化する。このため、音量調整回路241kにおける音量増減率は、車両の進行方向に沿った加速度の変化に応じて変化するようになっている。
なお、本実施形態では、車両の加速時には音量増減率が増加し、車両の原則時には音量増減率が減少するようになっている。
また、制御処理部111からの音量調整指令VLCkに従って、可変抵抗器720kの分割抵抗値RVOL1k,RVOL2kが定まるようになっている。この結果、当該音量調整指令VLCkに対応して、車両の進行方向に沿った加速度の変化に応じた音量増減率の変化範囲が定まるようになっている。
こうして音量調整部240において音量の自動調整が施された信号は、音声出力信号AOS1,AOS2,AOS3として、音出力ユニット1301,1302,1303へ向けて送られる。そして、その調整結果に基づく再生音声がスピーカ1311,1312,1313から、音場空間へ向けて出力される。
以上説明したように、本実施形態では、MEMSにより作製された加速度敏感なキャパシタ素子を、音量調整を行う回路で使用している。このキャパシタ素子の静電容量値は、加速度に応じて変化する。このキャパシタ素子を使用した回路部としては、イコライザ部、ラウドネス部、ローパスフィルタ部、音量調整部がある。このため、各回路部のそれぞれにおいて、車両の進行方向に沿った加速度の変化に応じた音響調整を自動的に行うことができる。
また、本実施形態では、加速度敏感なキャパシタ素子が加速度センサを兼ねている。このため、加速度センサによる検出結果を解析する信号処理回路を別途に設ける必要がなくなる。このため、回路構成を簡易化できる。
また、本実施形態では、車両の動きに応じて音響調整が自動的に行われることから、エンターテイメント性を向上させることもできる。
[実施形態の変形]
本発明は、上記の実施形態に限定されるものではなく、様々な変形が可能である。
例えば、上記の実施形態では、3個のスピーカを備えることとしたが、2個以下のスピーカから音出力をさせてもよく、また、3個以上のスピーカから音出力をさせるようにすることもできる。
また、上記の実施形態では、加速度敏感なキャパシタ素子を回路の要素として採用する音量調整回路として、イコライザ部210、ラウドネス部220、ローパスフィルタ部230、音量調整部240を備えることとしたが、これらの音響調整回路の組み合わせは、いかなるものであってもよい。
また、上記の実施形態で示したイコライザ部210、ラウドネス部220、ローパスフィルタ部230、音量調整部240の回路構成は例示であって、他の回路構成であってもよい。
また、音響調整部114を構成する音響調整回路は、上記の実施形態の構成要素に限定されず、例えば、トーン回路にように、キャパシタ素子や抵抗素子を回路の要素とする音響調整回路に、本発明を適用することができる。
また、上記の実施形態では、ローパスフィルタ部230は複合キャパシタ回路620,650を備えることとした。これに対して、ローパスフィルタ部230において、複合キャパシタ回路620に替えて可変キャパシタ素子621だけとする回路構成としてもよいし、また、複合キャパシタ回路650に替えて可変キャパシタ素子651だけとする回路構成としてもよい。
また、上記の実施形態では、音量調整部240は複合抵抗回路730kを備えることとした。これに対して、音量調整部240において、複合抵抗回路730kに替えてスイッチトキャパシタ回路731kだけとする回路構成としてもよい。
また、上記の実施形態では、複合抵抗回路は音量調整部240のみに備えられるものとした。これに対して、個別イコライザ回路212ijを構成するスイッチトキャパシタ回路311ij,315ij,330ijの少なくとも1つを複合抵抗回路に替えてもよいし、また、ラウドネス回路221iを構成するスイッチトキャパシタ回路530iを複合抵抗回路に替えてもよい。
また、上記の実施形態では明示的に示さなかったが、アナログ音声信号に対して、低周波成分をカットするハイパスフィルタ回路を構成するキャパシタ素子として、必要に応じて加速度敏感なキャパシタ素子を採用し、所望の音響調整を行うようにしてもよい。
また、上記の実施形態においては、加速度敏感なキャパシタ素子は、車両の進行方向に沿った加速度を感知するものとしたが、いかなる方向の加速度を感知するものであってもよい。
また、上記の実施形態においては、車両に搭載される音響装置に本発明を適用したが、車両以外の他の移動体に搭載される音響装置にも本発明を適用することもできるし、また、スピーカを備える携帯電話装置や、移動させること音声を発生させるゲーム機器等に本発明を適用することができる。
なお、上記の実施形態における制御ユニット110の一部又は全部を中央処理装置(CPU:Central Processing Unit)、DSP(Digital Signal Processor)、読出専用メモリ(ROM:Read Only Memory)、ランダムアクセスメモリ(RAM:Random Access Memory)等を備えた演算手段としてのコンピュータとして構成し、予め用意されたプログラムを当該コンピュータで実行することにより、上記の実施形態における処理の一部又は全部を実行するようにしてもよい。このプログラムはハードディスク、CD−ROM、DVD等のコンピュータで読み取り可能な記録媒体に記録され、当該コンピュータによって記録媒体から読み出されて実行される。また、このプログラムは、CD−ROM、DVD等の可搬型記録媒体に記録された形態で取得されるようにしてもよいし、インターネットなどのネットワークを介した配送の形態で取得されるようにしてもよい。