JP2009031179A - 実装試験評価装置および実装試験評価方法 - Google Patents
実装試験評価装置および実装試験評価方法 Download PDFInfo
- Publication number
- JP2009031179A JP2009031179A JP2007196935A JP2007196935A JP2009031179A JP 2009031179 A JP2009031179 A JP 2009031179A JP 2007196935 A JP2007196935 A JP 2007196935A JP 2007196935 A JP2007196935 A JP 2007196935A JP 2009031179 A JP2009031179 A JP 2009031179A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- signal line
- voltage
- test
- evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
【課題】実装による不良の発生の有無をより適切に評価すること。
【解決手段】集積回路17が実装された実装試験装置3が備えている複数の信号線2−1〜2−nのうちの第1信号線2−1、2−2に試験電圧を印加する電圧源5と、第2信号線2−2に試験電圧が電圧伝播したかどうかを出力する出力装置8−3〜8−nとを備えている。集積回路17は、電気機器に搭載されるときに、第1信号線2−1、2−2に接地電圧が印加され、かつ、第2信号線2−2を介して電気信号が入出力される。その電気信号は、接地電圧を示し、または、接地電圧より高い電圧を示している。このとき、本発明による実装試験評価装置1は、集積回路17が所定の静電保護回路32−1〜32−mを備えているときに、集積回路17と複数の信号線2−1〜2−nとが接続されているかどうかをより適切に判別することができる。
【選択図】図3
【解決手段】集積回路17が実装された実装試験装置3が備えている複数の信号線2−1〜2−nのうちの第1信号線2−1、2−2に試験電圧を印加する電圧源5と、第2信号線2−2に試験電圧が電圧伝播したかどうかを出力する出力装置8−3〜8−nとを備えている。集積回路17は、電気機器に搭載されるときに、第1信号線2−1、2−2に接地電圧が印加され、かつ、第2信号線2−2を介して電気信号が入出力される。その電気信号は、接地電圧を示し、または、接地電圧より高い電圧を示している。このとき、本発明による実装試験評価装置1は、集積回路17が所定の静電保護回路32−1〜32−mを備えているときに、集積回路17と複数の信号線2−1〜2−nとが接続されているかどうかをより適切に判別することができる。
【選択図】図3
Description
本発明は、実装試験評価装置および実装試験評価方法に関し、特に、BGAパッケージの実装信頼性試験の不良判定に利用される実装試験評価装置および実装試験評価方法に関する。
半導体デバイスは、実装基板に実装され、多種多様な電気機器に用いられている。その実装基板構造・実装基板材料・ハンダ材料・実装温度等実装条件は、使用用途により異なっている。その半導体デバイスは、実装基板へ赤外線リフロー等熱処理によりハンダ実装される。その電気機器は、使用によるストレスによって実装基板からの端子剥がれ等不良発生が懸念されている。このため、その電気機器商品の発売前に開発段階で電気機器の実装条件を考慮した実装信頼性試験を実施することが必要である。この実装信頼性試験は、実装状態で落下試験・実装基板応力試験・熱ストレス試験等が実施された後に、不良発生の有無が確認される。この実装信頼性試験(特にBGAパッケージでの実装試験)では、構造上パッケージ直下に実装基板との実装接合部を持つ事で外観確認にて不良発生を判断することが困難である。
BGA(Ball Grid Array)パッケージを実装する場合の実装信頼性試験の不良判定方法としては、実装基板に実装サンプルを実装した場合に、実装基板内配線と実装サンプル内配線が端子接合部を介して1つの直列接続(以後、「デイジーチェイン接続」と称される。)を実現する構造を用いて、実装基板へ配線引き出し部を設け、その位置で抵抗測定による導通確認にて不良判定する方法が提案されている。このような不良判定方法は、米国特許第6788092号明細書に開示されている。
図1は、そのBGAパッケージに適用されるBGAパッケージ基板を示している。そのBGAパッケージ基板101は、板状に形成され、複数の端子102−A1〜102−U21を備えている。複数の端子102−A1〜102−U21は、BGAパッケージ基板101に21行21列のマトリクス状に配置されている。その列は、第1列〜第21列から形成されている。その行は、第A行〜第U行から形成されている。複数の端子102−A1〜102−U21のうちの1つの端子102−Xi(X=A,B,C,…,U、i=1,2,3,…,21)は、第X行第i列に配置されている。たとえば、端子102−A1は、第A行第1列に配置されている。
端子102−A1〜102−U21は、それぞれ、パッドとランドとBGAパッケージ基板内配線とを備えている。そのパッドは、導体から形成され、BGAパッケージ基板101の表側の面に露出するように配置されている。そのランドは、導体から形成され、BGAパッケージ基板101の裏側の面に露出するように配置されている。そのBGAパッケージ基板内配線は、導体から形成され、そのパッドとそのランドとを電気的に接続するようにBGAパッケージ基板101の内部に配置されている。
図2は、その不良判定方法で判定される対象である実装試験装置を示している。その実装試験装置100は、接合部110を介して実装評価用実装サンプル106が実装評価用実装基板107に接合されている。実装評価用実装サンプル106は、BGAパッケージ基板101に実装評価用チップがマウントされて、複数のランド103−A1〜103−U21とチップ内配線108とが形成されている。すなわち、BGAパッケージ基板101が備える複数の端子102−A1〜102−U21のランドは、複数のランド103−A1〜103−U21をそれぞれ形成している。その実装評価用チップは、複数のボンディングパッドとチップ内配線108とを備えている。その複数のボンディングパッドは、ボンディングワイヤを介して、実装評価用実装サンプル106の複数の端子102−A1〜102−U21のパッドにそれぞれワイヤボンディングされている。チップ内配線108は、ランド103−A1〜103−U21のうちの列方向に隣接する2つのランドが電気的に接続し、または、ランド103−A1〜103−U21のうちの行方向に隣接する2つのランドが電気的に接続するように、その複数のボンディングパッドを電気的に接続している。
実装評価用実装基板107は、絶縁体により板状に形成され、複数のランド104−A1〜104−U21と複数の基板内配線109とを備えている。複数のランド104−A1〜104−U21は、導体から形成され、実装評価用実装サンプル106のランド103−A1〜103−U21にそれぞれ対向するように配置されている。基板内配線109は、実装評価用実装基板107の内部に配置され、ランド104−A1〜104−U21のうちの列方向に隣接する2つのランドを接続し、または、ランド104−A1〜104−U21のうちの行方向に隣接する2つのランドを接続している。このとき、実装評価用実装基板107は、1つのランド104−Xiがランド104−A1〜104−U21のうちの複数のランドに電気的に接続しないように、基板内配線109が配置されている。
接合部110は、複数のはんだボール105−A1〜105−U21から形成されている。はんだボール105−A1〜105−U21は、実装評価用実装サンプル106を実装評価用実装基板107に接合している。このとき、はんだボール105−A1〜105−U21のうちのはんだボール105−Xi(X=A,B,C,…,U、i=1,2,3,…,21)は、ランド103−Xiとランド104−Xiとを電気的に接続している。
接合部110は、複数のはんだボール105−A1〜105−U21から形成されている。はんだボール105−A1〜105−U21は、実装評価用実装サンプル106を実装評価用実装基板107に接合している。このとき、はんだボール105−A1〜105−U21のうちのはんだボール105−Xi(X=A,B,C,…,U、i=1,2,3,…,21)は、ランド103−Xiとランド104−Xiとを電気的に接続している。
図2に示されている例では、チップ内配線108は、ランド103−A1をランド103−B1に接続している。基板内配線109は、ランド104−B1をランド104−C1に接続している。チップ内配線108は、ランド103−C1をランド103−D1に接続している。基板内配線109は、ランド104−D1をランド104−E1に接続している。このとき、実装評価用実装サンプル106と実装評価用実装基板107とは、端子102−A1から端子102−E1までの5端子を直列接続して、端子102−A1から端子102−E1までのデイジーチェイン接続を形成している。
実装評価用実装サンプル106と実装評価用実装基板107とは、図2の4端子と同様にして、図1に示されているように、第1列の端子102−A1から端子102−U1までの21端子を直列接続して、その21端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第2列の端子102−A2から端子102−T2までの20端子を直列接続して、その20端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第3列の端子102−B3から端子102−S3までの18端子を直列接続して、その18端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第4列の端子102−C4から端子102−R4までの16端子を直列接続して、その16端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第5列の端子102−D5から端子102−Q5までの14端子を直列接続して、その14端子のデイジーチェイン接続を形成している。
実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第17列の端子102−E17から端子102−R17までの14端子を直列接続して、その14端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第18列の端子102−D18から端子102−S18までの16端子を直列接続して、その16端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第19列の端子102−C19から端子102−T19までの18端子を直列接続して、その18端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第20列の端子102−B20から端子102−U20までの20端子を直列接続して、その20端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第21列の端子102−A21から端子102−U21までの21端子を直列接続して、その21端子のデイジーチェイン接続を形成している。
実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第A行の端子102−A2から端子102−A21までの20端子を直列接続して、その20端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第B行の端子102−B3から端子102−B20までの18端子を直列接続して、その18端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第C行の端子102−C4から端子102−C19までの16端子を直列接続して、その16端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第D行の端子102−D5から端子102−D18までの14端子を直列接続して、その14端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第E行の端子102−E6から端子102−E17までの12端子を直列接続して、その12端子のデイジーチェイン接続を形成している。
実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第Q行の端子102−Q5から端子102−Q16までの12端子を直列接続して、その12端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第R行の端子102−R4から端子102−R17までの14端子を直列接続して、その14端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第S行の端子102−S3から端子102−S18までの16端子を直列接続して、その16端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第T行の端子102−T2から端子102−T19までの18端子を直列接続して、その18端子のデイジーチェイン接続を形成している。実装評価用実装サンプル106と実装評価用実装基板107とは、さらに、第U行の端子102−U1から端子102−U20までの20端子を直列接続して、その20端子のデイジーチェイン接続を形成している。
実装評価用実装サンプル106は、図1に示されているように、さらに、配線引き出し部111−N1、111−N2、111−N3、111−N4、111−N5、111−W1、111−W2、111−W3、111−W4、111−W5、111−S1、111−S2、111−S3、111−S4、111−S5、111−E1、111−E2、111−E3、111−E4、111−E5を備えている。
配線引き出し部111−N1は、チップ内配線108を介して端子102−A2のランド103−A2に接続されている。配線引き出し部111−N2は、チップ内配線108を介して端子102−B3のランド103−B3に接続されている。配線引き出し部111−N3は、チップ内配線108を介して端子102−C4のランド103−C4に接続されている。配線引き出し部111−N4は、チップ内配線108を介して端子102−D5のランド103−D5に接続されている。配線引き出し部111−N5は、チップ内配線108を介して端子102−E6のランド103−E6に接続されている。
配線引き出し部111−W1は、チップ内配線108を介して端子102−Q5のランド103−Q5に接続されている。配線引き出し部111−W2は、チップ内配線108を介して端子102−R4のランド103−R4に接続されている。配線引き出し部111−W3は、チップ内配線108を介して端子102−S3のランド103−S3に接続されている。配線引き出し部111−W4は、チップ内配線108を介して端子102−T2のランド103−T2に接続されている。配線引き出し部111−W5は、チップ内配線108を介して端子102−U1のランド103−U1に接続されている。
配線引き出し部111−S1は、チップ内配線108を介して端子102−U20のランド103−U20に接続されている。配線引き出し部111−S2は、チップ内配線108を介して端子102−T19のランド103−T19に接続されている。配線引き出し部111−S3は、チップ内配線108を介して端子102−S18のランド103−S18に接続されている。配線引き出し部111−S4は、チップ内配線108を介して端子102−R17のランド103−R17に接続されている。配線引き出し部111−S5は、チップ内配線108を介して端子102−Q16のランド103−Q16に接続されている。
配線引き出し部111−E1は、チップ内配線108を介して端子102−E1のランド103−A21に接続されている。配線引き出し部111−E2は、チップ内配線108を介して端子102−B20のランド103−B20に接続されている。配線引き出し部111−E3は、チップ内配線108を介して端子102−C19のランド103−C19に接続されている。配線引き出し部111−E4は、チップ内配線108を介して端子102−D18のランド103−D18に接続されている。配線引き出し部111−E5は、チップ内配線108を介して端子102−E17のランド103−E17に接続されている。
実装評価用実装基板107は、配線引き出し部111−N、111−Sを備えている。配線引き出し部111−Nは、基板内配線109を介して端子102−A1のランド104−A1に接続されている。配線引き出し部111−Sは、基板内配線109を介して端子102−U21のランド104−U21に接続されている。
BGAパッケージ基板101に発生する不良としては、ランド103−Xiとランド104−Xiとが電気的に接続されていないこと、ランド103−Xiと実装評価用実装サンプル106のチップ内配線108とが電気的に接続されていないこと、ランド104−Xiと実装評価用実装基板107の基板内配線109とが電気的に接続されていないことが例示される。
実装に関する実装信頼性試験では、まず、BGAパッケージ101に実装評価用チップがマウントされて実装評価用実装サンプル106が作製され、実装評価用実装サンプル106が実装評価用実装基板107に実装されて実装試験装置100が作製される。実装試験装置100は、落下試験・実装基板応力試験・熱ストレス試験等が実施された後に、実装試験評価が実施される。その実装試験評価では、デイジーチェイン接続の両端に接続される2つの配線引き出し部の間の抵抗が測定される。このような実装試験評価では、その抵抗に基づいてそのデイジーチェイン接続内の端子の不良の有無が判定可能であり、すなわち、その抵抗が十分に小さいときに、そのデイジーチェイン接続内の端子に不良がないと判定され、その2つの配線引き出し部の間の抵抗が十分に大きいときに、そのデイジーチェイン接続内の端子のいずれかに不良があると判定される。
その2つの配線引き出し部の組み合わせとしては、配線引き出し部111−Nと配線引き出し部111−W5との組、配線引き出し部111−N1と配線引き出し部111−W4との組、配線引き出し部111−N2と配線引き出し部111−W3との組、配線引き出し部111−N3と配線引き出し部111−W2との組、配線引き出し部111−N4と配線引き出し部111−W1との組、配線引き出し部111−W1と配線引き出し部111−S5との組、配線引き出し部111−W2と配線引き出し部111−S4との組、配線引き出し部111−W3と配線引き出し部111−S3との組、配線引き出し部111−W4と配線引き出し部111−S2との組、配線引き出し部111−W5と配線引き出し部111−S1との組、配線引き出し部111−S4と配線引き出し部111−E5との組、配線引き出し部111−S3と配線引き出し部111−E4との組、配線引き出し部111−S2と配線引き出し部111−E3との組、配線引き出し部111−S1と配線引き出し部111−E2との組、配線引き出し部111−Sと配線引き出し部111−E1との組、配線引き出し部111−N1と配線引き出し部111−E1との組、配線引き出し部111−N2と配線引き出し部111−E2との組、配線引き出し部111−N3と配線引き出し部111−E3との組、配線引き出し部111−N4と配線引き出し部111−E4との組、配線引き出し部111−N5と配線引き出し部111−E5との組の20通りが例示される。
このような実装試験評価では、実装基板と実装サンプルを実装した状態でデイジーチェイン接続を実現することで不良判定することができることが特徴となっている。この特徴を実現するために、実装基板内配線と実装サンプル内配線は、隣接端子へ接続する配線パタンをそれぞれ有する。この事から、実装サンプルは、実装評価専用に必要であり、(すなわち、マウントされるチップは、実装評価専用に必要であり、)実製品サンプルを使用することができない。実製品を用いた実装評価が出来ない事により、電気機器の製品市場での実装信頼性確認ができておらず、不良発生の可能性があるという事になる。
また、デイジーチェイン接続を用いた不良発生の有無を判定する場合、デイジーチェイン接続が端子列及び端子行毎の抵抗測定により不良判定しており、端子列及び端子行の中の不良端子を特定することができない。よって、デイジーチェイン接続内に存在する端子数全てを確認する必要があり、不良箇所の特定には、非常に解析時間がかかってしまうという問題がある。
特開2001−013215号公報には、LSI内部に何ら付加的回路を必要とせず、したがって、既存のLSIチップを用いることが可能であるとともに、外部端子数(デバイスピン数)の増加も最小限に抑えて、テスト機能を飛躍的に向上させた複合半導体集積回路装置が開示されている。その複合半導体集積回路装置は、単一のパッケージ内に複数の半導体集積回路が設けられて成り、該複数の半導体集積回路の対応する入力、出力、または入・出力端子が、単一の共通外部端子に共通接続されて成る複合半導体集積回路装置に於いて、上記複数の半導体集積回路の、それぞれ同一の電源電位が供給される各電源端子が、それぞれ、相互に独立の個別外部電源端子に接続されて成ることを特徴としている。
特開2005−235854号公報には、製造コストの上昇を防止しながら、容易にBGA電極構造で接合された電極バンプの接合状況を検査する方法が開示されている。その電子部品の電極構造は、実装基板に搭載されたマトリクス状に配置されたはんだボールからなる電極バンプによって構成される外部接続電極を備えた電子部品の電極構造であって、前記電子部品の電極バンプの1つの電極と隣接する他の1つの電極とを接続した構成とすることを特徴としているグリッドアレイ型電極構造を有している。
特開2006−165325号公報には、ICパッケージにおいて、導電性部材の電気接続の品質検査を行うために好適な技術が開示されている。そのICパッケージを実装した基板の配線構造は、半導体素子をインターポーザに実装したICパッケージを、導電性部材を介して基板に対し電気的に接続する構成とする、ICパッケージを実装した基板の配線構造であって、前記インターポーザに複数配置されたランド間は、配線により接続され、前記基板に複数配置されたランド間は、配線により接続され、前記ICパッケージが基板に実装された状態で、前記インターポーザ側の配線と、前記基板側の配線と、前記導電性部材とから、一連の直列回路であるテストパターンが構成されている。
特開平10−335396号公報には、プリント基板上に実装された特にBGAパッケージの電気特性評価にあたって、評価するための電気信号が便宜に検出できるBGAパッケージ搭載のプリント基板BGAパッケージ搭載のプリント基板が開示されている。そのBGAパッケージ搭載のプリント基板は、BGAパッケージがこの複数のBGA端子を形成する複数の球状はんだによって電気的に接続して搭載されているプリント基板において、前記BGAパッケージと前記プリント基板との間に前記複数の球状はんだを介してBGA検査基板が電気的に接続して設けられ、このBGA検査基板の前記BGAパッケージ領域から外れた外部の部分に、前記複数の球状はんだに電気的に導通させた測定用の電極端子が設けられていることを特徴としている。
本発明の課題は、集積回路が実装された装置に発生する不良の有無をより適切に評価する実装試験評価装置および実装試験評価方法を提供することにある。
以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明による実装試験評価装置(1)(51)は、通常動作時に接地される第1信号線(2−1、2−2)(52−1、52−2)と、電気信号が入出力される第2信号線(2−3〜2−n)(52−3〜52−n)と、第1信号線に印加されている電圧より低い電圧が第2信号線(2−3〜2−n)(52−3〜52−n)に印加されるときに、第1信号線(2−1、2−2)(52−1、52−2)と第2信号線(2−3〜2−n)(52−3〜52−n)とを電気的に接続する静電保護回路(32−1〜32−m)を備える集積回路(17)が実装された実装試験装置(3)を評価するときに利用される。本発明による実装試験評価装置(1)(51)は、第1信号線(2−1、2−2)(52−1、52−2)に試験電圧を印加する電圧源(5)(55)と、第2信号線(2−3〜2−n)(52−3〜52−n)に試験電圧より低い電圧が印加されているときに、第2信号線(2−3〜2−n)(52−3〜52−n)に試験電圧が電圧伝播したかどうかを出力する出力装置(8−3〜8−n)(59−3〜59−n)とを備えている。集積回路(17)は、電気機器に搭載されるときに、第1信号線(2−1、2−2)(52−1、52−2)に接地電圧が印加され、かつ、第2信号線(2−3〜2−n)(52−3〜52−n)を介して電気信号が入出力される。その電気信号は、接地電圧を示し、または、接地電圧より高い電圧を示している。すなわち、実装試験装置(3)は、電気機器に搭載される実装部品と同様である。本発明による実装試験評価装置(1)(51)は、集積回路(17)が所定の静電保護回路(32−1〜32−m)を備えているときに、集積回路(17)と複数の信号線(2−1〜2−n)(52−1〜52−n)とが接続されているかどうかをより適切に判別することができる。
本発明による実装試験評価方法は、通常動作時に接地される第1信号線(2−1、2−2)(52−1、52−2)と、電気信号が入出力される第2信号線(2−3〜2−n)(52−3〜52−n)と、第1信号線に印加されている電圧より低い電圧が第2信号線(2−3〜2−n)(52−3〜52−n)に印加されるときに、第1信号線(2−1、2−2)(52−1、52−2)と第2信号線(2−3〜2−n)(52−3〜52−n)とを電気的に接続する静電保護回路(32−1〜32−m)を備える集積回路(17)が実装された実装試験装置(3)を評価するときに利用される。本発明による実装試験評価方法は、実装試験装置(3)に負荷を与えるステップと、第1信号線(2−1、2−2)(52−1、52−2)に試験電圧を印加して第2信号線(2−3〜2−n)(52−3〜52−n)に試験電圧より低い電圧を印加したときに、第2信号線(2−3〜2−n)(52−3〜52−n)に試験電圧が電圧伝播したかどうかを判別するステップとを備えている。本発明による実装試験評価方法は、集積回路(17)と複数の信号線(2−1〜2−n)(52−1〜52−n)とが接続されているかどうかをより適切に判別することができる。
本発明による実装試験評価装置および実装試験評価方法は、実装による不良の発生の有無をより適切に評価することができる。
図面を参照して、本発明による実装試験評価装置の実施の形態を記載する。その実装試験評価装置1は、図3に示されているように、信号線2−1〜2−n(n=3,4,…)を介して、実装試験装置3に電気的に接続されている。実装試験評価装置1は、電圧源5とスイッチ6とスイッチ7と複数のLED8−1〜8−nとを備えている。電圧源5は、ユーザの操作により、接地部に対して所定の正の電圧を生成し、その電圧をスイッチ6とスイッチ7とに印加する。スイッチ6は、電圧源5と信号線2−1との間に介設されている。スイッチ6は、ユーザの操作により、電圧源5と信号線2−1との接続を電気的に開閉する。スイッチ7は、電圧源5と信号線2−2との間に介設されている。スイッチ7は、ユーザの操作により、電圧源5と信号線2−2との接続を電気的に開閉する。LED8−1〜8−nの各LED8−i(i=1,2,3,…,n)は、信号線2−iと接地部との間に介設されている。LED8−iは、信号線2−iの電圧が接地部の電圧より高いときに点灯し、信号線2−iの電圧が接地部の電圧より高くないときに消灯する。
実装試験装置3は、実装サンプル11と実装基板12とを備えている。実装サンプル11は、パッケージ基板10と集積回路17とダイヤタッチ材18と複数のボンディングワイヤ19−1〜19−nとモールド20とを備えている。パッケージ基板10は、絶縁体から形成され、板状に形成され、実装サンプル11と実装基板12との間に配置されている。パッケージ基板10は、複数の基板内配線14−1〜14−nと複数のパッド15−1〜15−nと複数のBGAパッケージ側ボールランド16−1〜16−nとを備えている。パッド15−iは、導体から形成され、パッケージ基板10の実装サンプル11の側の面に露出するように配置されている。BGAパッケージ側ボールランド16−iは、導体から形成され、パッケージ基板10の実装基板12の側の面に露出するように配置されている。基板内配線14−iは、導体から形成され、パッド15−iとBGAパッケージ側ボールランド16−iとを電気的に接続するようにパッケージ基板10の内部に配置されている。
集積回路17は、多くの回路素子を備え、複数のボンディングパッドを備えている。集積回路17は、その複数のボンディングパッドを介して入力される入力電気信号に基づいて、出力電気信号を生成し、その複数のボンディングパッドを介してその出力電気信号を外部に出力する。ダイヤタッチ材18は、絶縁体から形成され、集積回路17をパッケージ基板10に接合して固定している。ボンディングワイヤ19−iは、導体から形成され、パッケージ基板10のパッド15−iを集積回路17のボンディングパッドのうちの1つに電気的に接続している。モールド20は、絶縁体である樹脂から形成され、ボンディングワイヤ19−1〜19−nが配置されている空間を封止している。
実装基板12は、複数の実装基板側ボールランド21−1〜21−nと複数の基板内配線23−1〜23−nとを備えている。実装基板側ボールランド21−iは、導体から形成され、実装基板12のパッケージ基板10の側の面に露出するように配置されている。実装基板側ボールランド21−1〜21−nの各実装基板側ボールランド21−iは、はんだボール22−iを介してBGAパッケージ側ボールランド16−iに電気的に接続されている。基板内配線23−iは、導体から形成され、一端が実装基板側ボールランド21−iに電気的に接続され、他端が信号線2−iに電気的に接続されている。
図4は、集積回路17を示している。集積回路17は、複数のボンディングパッド31−1〜31−2、39−1〜39−m(m=n−2)と複数の静電保護回路32−1〜32−mと内部回路33とを備えている。ボンディングパッド31−1は、ボンディングワイヤ19−1を介してBGAパッケージ基板10のパッド15−1に電気的に接続されている。ボンディングパッド31−2は、ボンディングワイヤ19−2を介してBGAパッケージ基板10のパッド15−2に電気的に接続されている。ボンディングパッド39−j(j=1,2,3,4,5,…,m)は、ボンディングワイヤ19−(j+2)を介してBGAパッケージ基板10のパッド15−(j+2)に電気的に接続されている。集積回路17は、さらに、ノード34−1〜34−n、35、36、40−1〜40−mを備えている。ボンディングパッド31−1は、ノード34−1に電気的に接続されている。ボンディングパッド31−2は、ノード34−2に電気的に接続されている。ボンディングパッド39−jは、ノード40−jに電気的に接続されている。
内部回路33は、ノード34−1〜34−n、35、36に接続されている。内部回路33は、ノード36に印加される接地電圧より高い所定の電源電圧がノード35に印加されているときに、ノード34−1〜34−nを介して入力される入力電気信号に基づいて出力電気信号を生成し、ノード34−1〜34−nを介してその出力電気信号を出力する。
静電保護回路32−1〜32−mの各静電保護回路32−jは、Nチャネルトランジスタ37とPチャネルトランジスタ38とを備えている。Nチャネルトランジスタ37は、ソースとゲートとがノード36に接続され、ドレインがノード40−jに接続されている。すなわち、Nチャネルトランジスタ37は、ノード40−jの電圧がノード36の電圧より高いときに、ノード40−jとノード36とを電気的に切断し、ノード40−jの電圧がノード36の電圧より低いときに、ノード40−jとノード36とを電気的に接続する。Pチャネルトランジスタ38は、ソースとゲートとがノード35に接続され、ドレインがノード40−jに接続されている。すなわち、Pチャネルトランジスタ38は、ノード40−jの電圧がノード35の電圧より高いときに、ノード40−jとノード35とを電気的に接続し、ノード40−jの電圧がノード35の電圧より低いときに、ノード40−jとノード35とを電気的に切断する。
集積回路17は、ボンディングパッド31−1、2に接地電圧が印加され、かつ、ノード35に接続されているボンディングパッド(図示されていない)に電源電圧(接地電圧より高い)が印加されているときに、ボンディングパッド31−3〜31−nを介して入力される入力電気信号に基づいて出力電気信号を生成し、ボンディングパッド31−3〜31−nを介してその出力電気信号を出力する。集積回路17が搭載される電化製品は、集積回路17がこのように動作することにより、使用される。
このような集積回路17は、ボンディングパッド31−1、2に印加される接地電圧より低い電圧がボンディングパッド39−jに印加されたときにボンディングパッド39−jとボンディングパッド31−1、2とを電気的に接続し、ノード35に印加される電源電圧より高い電圧がボンディングパッド39−jに印加されたときにボンディングパッド39−jとノード35とを電気的に接続する。このとき、集積回路17は、その接地電圧より低い電圧が内部回路33に印加されることを防止し、その電源電圧より高い電圧が内部回路33に印加されることを防止し、静電気などにより内部回路17が誤動作・破損することを防止することができる。このような集積回路17は、周知である。
集積回路17は、電化製品に搭載されるときに、集積回路17が搭載される実装部品に搭載される。その実装部品は、実装試験装置3と構成が同一である。すなわち、実装試験装置3は、その実装部品を製造する製造装置と同一の製造装置で作製されることができる。
本発明による実装信頼性試験方法の実施の形態は、実装試験評価装置1と実装試験装置3とを用いて実行され、実装試験評価と不良判別とを備えている。
その実装試験評価では、まず、実装サンプル11が作製される。すなわち、検査者は、ダイヤタッチ材18を介して集積回路17をBGAパッケージ基板10にマウントする。検査者は、次いで、ボンディングワイヤ19−1〜19−nを介して集積回路17のボンディングパッド31−1〜31−2、39−1〜39−mをBGAパッケージ基板10のパッド15−1〜15−nにそれぞれワイヤボンディングする。検査者は、次いで、ボンディングワイヤ19−1〜19−nが配置されている空間に液状化した樹脂を充填してモールド20を形成し、実装サンプル11を作製する。
検査者は、さらに、実装サンプル11を実装基板12に実装して実装試験装置3を作製する。すなわち、検査者は、はんだボール22−1〜22−nを介して実装基板側ボールランド21−1〜21−nをBGAパッケージ側ボールランド16−1〜16−nにそれぞれ接続して実装試験装置3を作製する。
検査者は、実装試験装置3に負荷試験を実行する。その負荷試験は、実装部品に与えられると予想される負荷を実装試験装置3に与える試験であり、落下試験、実装基板応力試験、熱ストレス試験が例示される。その落下試験では、所定の高さから床に実装試験装置3が落下させられる。その実装基板応力試験では、所定の応力が実装試験装置3に加えられる。その熱ストレス試験は、所定の熱量が実装試験装置3に加えられる。
その不良判別は、実装試験評価が実行された後に実行される。その不良判別方法では、検査者は、まず、信号線2−1〜2−nを介して試験が実行された実装試験装置3を実装試験評価装置1に接続する。検査者は、電圧源5と信号線2−1とが電気的に接続されるようにスイッチ6を操作し、電圧源5と信号線2−2とが電気的に切断されるようにスイッチ7を操作し、接地部に対して所定の正の電圧を生成するように電圧源5を操作する。このとき、電圧源5により生成された供給電圧は、実装試験装置3に接続不良がないときに、基板内配線23−1とはんだボール22−1と実装基板側ボールランド21−1とBGAパッケージ側ボールランド16−1と基板内配線14−1とパッド15−1とボンディングワイヤ19−1とを介して、集積回路17のボンディングパッド31−1に電圧伝播する。ボンディングパッド31−1に供給された供給電圧は、ボンディングパッド31−2に電圧伝播し、静電保護回路32−1〜32−mのNチャネルトランジスタ37を介してボンディングパッド39−1〜39−mにそれぞれ電圧伝播する。ボンディングパッド39−jに伝播した供給電圧は、ボンディングワイヤ19−(j+2)とパッド15−(j+2)と基板内配線14−(j+2)とBGAパッケージ側ボールランド16−(j+2)と実装基板側ボールランド21−(j+2)とはんだボール22−(j+2)と基板内配線23−(j+2)とを介して、信号線2−(j+2)に電圧伝播する。
このとき、検査者は、LED8−1が点灯し、かつ、LED8−iが点灯しているときに、信号線2−1から信号線2−iまでの経路に(たとえば、実装基板側ボールランド21−1とBGAパッケージ側ボールランド16−1との接続と実装基板側ボールランド21−iとBGAパッケージ側ボールランド16−iとの接続とに)不良がないと判別する。検査者は、LED8−1が点灯し、かつ、LED8−iが消灯しているときに、信号線2−1から信号線2−iまでの経路に(たとえば、実装基板側ボールランド21−iとBGAパッケージ側ボールランド16−iとの接続に)不良があると判別する。検査者は、LED8−1が点灯し、かつ、LED8−2〜8−nの全部が消灯しているときに、実装基板側ボールランド21−1とBGAパッケージ側ボールランド16−1との接続に不良があると推測する。
検査者は、さらに、電圧源5と信号線2−1とが電気的に切断されるようにスイッチ6を操作し、電圧源5と信号線2−2とが電気的に接続されるようにスイッチ7を操作する。このとき、このとき、電圧源5により生成された供給電圧は、実装試験装置3に接続不良がないときに、電圧源5が信号線2−1に接続されて信号線2−2と切断されたときと同様にして、集積回路17を介して信号線2−1、信号線2−3〜2−nに電圧伝播する。このとき、検査者は、LED8−2が点灯し、かつ、LED8−iが点灯しているときに、信号線2−2から信号線2−iまでの経路に(たとえば、実装基板側ボールランド21−2とBGAパッケージ側ボールランド16−2との接続と実装基板側ボールランド21−iとBGAパッケージ側ボールランド16−iとの接続とに)不良がないと判別する。検査者は、LED8−2が点灯し、かつ、LED8−iが消灯しているときに、信号線2−2から信号線2−iまでの経路に(たとえば、実装基板側ボールランド21−iとBGAパッケージ側ボールランド16−iとの接続に)不良があると判別する。
本発明による実装試験評価方法により不良判定される実装試験装置3は、実製品に搭載される状態に同一である。または、本発明による実装試験評価方法によれば、実装サンプルに実製品を使用して実装評価が可能である。このため、本発明による実装試験評価方法は、製品市場で発生する可能性のある問題点を事前に解決可能となり、開発段階で電気機器の実装信頼性を向上させることができる。本発明による実装試験評価方法は、さらに、実装試験装置3が実製品を製造する製造装置と同一の製造装置で作製されたときに、その製造装置の製造条件を評価することに適用されることもできる。
デイジーチェイン接続を用いた実装信頼性試験の不良判定方法では、実装評価用専用に実装サンプルを作成することが必要であったが、本発明による実装試験評価方法は、この作成の必要がなく、デイジーチェイン接続を用いた公知の実装信頼性試験に比較して開発費を削減することができる。
図1と図2とに示されているような公知の実装信頼性試験では、実装基板の信号引き出し部間で抵抗測定を20回実施する必要がある。20回の抵抗測定で1箇所ずつの不良合計20個が発生していた場合、抵抗測定20回とも不良判定となり確認する必要のある端子数は全端子320個になる。これに対して、本発明による実装試験評価方法は、BGAパッケージ10の端子毎に判断することができる。このため、本発明による実装試験評価方法は、その20個の確認を実施すればよく、解析時間は、1/16になる効果がある。また、この結果は、1試験1サンプルのみの比較であり、試験サンプル数が5個、実施試験項目数3項目の場合、同一の不良の場合15倍の1/240の解析時間となる。すなわち、本発明による実装試験評価方法は、デイジーチェイン接続を用いた実装信頼性試験に比較して、解析時間を短縮することができる。
なお、本発明による実装試験評価方法は、さらに、既述の実施の形態における信号線2−(j+2)に電圧伝播されているかどうかを検出することと同様にして、ノード35に接続されているボンディングパッド(図示されていない)に接続される信号線に電圧伝播されているかどうかを検出することにより、電圧供給端子の不良も検出することが可能である。
図5は、本発明による実装試験評価装置の実施の他の形態を示している。その実装試験評価装置51は、信号線52−1〜52−nを介して、実装試験装置3に電気的に接続されている。信号線52−1〜52−nは、既述の実施の形態における信号線2−1〜2−nと同様にして、それぞれ、実装基板12の基板内配線23−1〜23−nに電気的に接続されている。実装試験評価装置51は、電圧源55とスイッチ56、57、58−2〜58−nと複数のLED59−1〜59−nとを備えている。電圧源55は、接地部に対して所定の正の電圧をスイッチ56とスイッチ57とに印加する。スイッチ56は、電圧源55と信号線52−1との間に介設されている。スイッチ56は、ユーザの操作により、電圧源55と信号線52−1との接続を電気的に開閉する。スイッチ57は、電圧源55と信号線52−2との間に介設されている。スイッチ57は、ユーザの操作により、電圧源55と信号線52−2との接続を電気的に開閉する。
スイッチ58−2は、信号線52−2とLED59−2との間に介設されている。スイッチ58−2は、ユーザの操作により、信号線52−2とLED59−2との接続を電気的に開閉する。スイッチ58−2〜58−nの各スイッチ58−k(k=2,3,…,n)は、信号線52−kとLED59−kとの間に介設されている。スイッチ58−kは、ユーザの操作により、信号線52−kとLED59−kとの接続を電気的に開閉する。
LED59−1は、信号線52−1と接地部との間に介設されている。LED59−1は、信号線52−1の電圧が接地部の電圧より高いときに点灯し、信号線52−1の電圧が接地部の電圧より高くないときに消灯する。LED59−kは、スイッチ58−kと接地部との間に介設されている。LED59−kは、スイッチ58−kが信号線52−kとLED59−kとを電気的に接続している場合で、信号線52−kの電圧が接地部の電圧より高いときに点灯し、信号線52−kの電圧が接地部の電圧より高くないときに消灯する。
本発明による実装試験評価方法の実施の他の形態は、実装試験評価装置51と実装試験装置3とを用いて実行され、実装試験評価と不良判別とを備えている。
その実装試験評価では、既述の実施の形態における実装試験評価方法と同様にして、実装サンプル11が作製され、実装サンプル11を実装基板12に実装して実装試験装置3が作製される。検査者は、実装試験装置3に負荷試験を実行する。
その不良判別は、実装試験評価が実行された後に実行される。その不良判別方法では、既述の実施の形態における実装試験評価方法と同様にして、検査者は、まず、信号線52−1〜52−nを介して負荷試験が実行された実装試験装置3を実装試験評価装置51に接続する。検査者は、電圧源55と信号線52−1とが電気的に接続されるようにスイッチ56を操作し、電圧源55と信号線52−2とが電気的に切断されるようにスイッチ57を操作し、信号線52−2〜52−nとLED59−2〜59−nとがそれぞれ電気的に切断されるようにスイッチ58−2〜58−nを操作し、接地部に対して所定の正の電圧を生成するように電圧源55を操作する。このとき、電圧源55により生成された供給電圧は、実装試験装置3に接続不良がないときに、信号線52−1から集積回路17を介して信号線52−2〜52−nに電圧伝播する。
検査者は、信号線52−kとLED52−kとが電気的に接続されるようにスイッチ58−kを操作する。このとき、検査者は、LED59−1が点灯し、かつ、LED59−kが点灯しているときに、信号線52−1から信号線52−kまでの経路に(たとえば、実装基板側ボールランド21−1とBGAパッケージ側ボールランド16−1との接続と実装基板側ボールランド21−kとBGAパッケージ側ボールランド16−kとの接続とに)不良がないと判別する。検査者は、LED59−1が点灯し、かつ、LED59−kが消灯しているときに、信号線52−1から信号線52−kまでの経路に(たとえば、実装基板側ボールランド21−kとBGAパッケージ側ボールランド16−kとの接続に)不良があると判別する。
検査者は、次いで、電圧源55と信号線52−1とが電気的に切断されるようにスイッチ56を操作し、電圧源55と信号線52−2とが電気的に接続されるようにスイッチ57を操作し、信号線52−2とLED59−2とがそれぞれ電気的に切断されるようにスイッチ58−2を操作し、信号線52−3〜52−nとLED59−3〜59−nとがそれぞれ電気的に切断されるようにスイッチ58−3〜58−nを操作する。検査者は、さらに、信号線52−kとLED52−kとが電気的に接続されるようにスイッチ58−kを操作する。このとき、検査者は、LED59−2が点灯し、かつ、LED59−kが点灯しているときに、信号線52−2から信号線52−kまでの経路に(たとえば、実装基板側ボールランド21−2とBGAパッケージ側ボールランド16−2との接続と実装基板側ボールランド21−kとBGAパッケージ側ボールランド16−kとの接続とに)不良がないと判別する。検査者は、LED59−2が点灯し、かつ、LED59−kが消灯しているときに、信号線52−2から信号線52−kまでの経路に(たとえば、実装基板側ボールランド21−kとBGAパッケージ側ボールランド16−kとの接続に)不良があると判別する。
実装試験評価装置51は、既述に実施の形態における実装試験評価装置1と同様にして、実装サンプルに実製品を使用して実装評価が可能であり、より適切に評価することができ、端子毎に判断することができ、解析時間を短縮することができる。電圧源55は、LED59−1〜59−nが十分に多いときに、LED59−1〜59−nの全部を点灯させるための電圧を供給することができないことがある。実装試験評価装置51は、さらに、スイッチ58−2〜58−nを切り替えることにより、電圧源55の供給能力を超えない範囲でLED59−1〜59−nを点灯させて、実装評価不良を判断することができる。
なお、LED8−1〜8−n、59−1〜59−nは、電流が流れるかどうかを出力する他の出力装置に置換されることもできる。その出力装置としては、電球、検流計が例示される。このとき、実装試験評価装置51(または実装試験評価装置1)は、同様にして、実装試験装置3の実装状態の良不良を判定することができる。
1 :実装試験評価装置
2−1〜2−n:信号線
3 :実装試験装置
5 :電圧源
6 :スイッチ
7 :スイッチ
8−1〜8−n:LED
10:パッケージ基板
11:実装サンプル
12:実装基板
14−1〜14−n:基板内配線
15−1〜15−n:パッド
16−1〜16−n:BGAパッケージ側ボールランド
17:回路
18:ダイヤタッチ材
19−1〜19−n:ボンディングワイヤ
20:モールド
21−1〜21−n:実装基板側ボールランド
22−1〜22−n:はんだボール
23−1〜23−n:基板内配線
31−1〜31−2:ボンディングパッド
39−1〜39−m:ボンディングパッド
32−1〜32−m:静電保護回路
33:内部回路
34−1〜34−2:ノード
40−1〜40−m:ノード
35:ノード
36:ノード
37:Nチャネルトランジスタ
38:Pチャネルトランジスタ
51:実装試験評価装置
52−1〜52−n:信号線
55:電圧源
56:スイッチ
57:スイッチ
58−2〜58−n:スイッチ
59−1〜59−n:LED
2−1〜2−n:信号線
3 :実装試験装置
5 :電圧源
6 :スイッチ
7 :スイッチ
8−1〜8−n:LED
10:パッケージ基板
11:実装サンプル
12:実装基板
14−1〜14−n:基板内配線
15−1〜15−n:パッド
16−1〜16−n:BGAパッケージ側ボールランド
17:回路
18:ダイヤタッチ材
19−1〜19−n:ボンディングワイヤ
20:モールド
21−1〜21−n:実装基板側ボールランド
22−1〜22−n:はんだボール
23−1〜23−n:基板内配線
31−1〜31−2:ボンディングパッド
39−1〜39−m:ボンディングパッド
32−1〜32−m:静電保護回路
33:内部回路
34−1〜34−2:ノード
40−1〜40−m:ノード
35:ノード
36:ノード
37:Nチャネルトランジスタ
38:Pチャネルトランジスタ
51:実装試験評価装置
52−1〜52−n:信号線
55:電圧源
56:スイッチ
57:スイッチ
58−2〜58−n:スイッチ
59−1〜59−n:LED
Claims (5)
- 通常動作時に接地される第1信号線と、
前記通常動作時に電気信号が入出力される第2信号線と、
前記第1信号線に印加されている電圧より低い電圧が前記第2信号線に印加されるときに、前記第1信号線と前記第2信号線とを電気的に接続する静電保護回路を備える集積回路
が実装された実装試験装置を評価する実装試験評価装置であり、
前記第1信号線に試験電圧を印加する電圧源と、
前記第2信号線と接地部との間に介設される出力装置とを具備し、
前記出力装置は、前記第2信号線に前記試験電圧が電圧伝播するかどうかを出力する
実装試験評価装置。 - 請求項1において、
前記第2信号線と前記出力装置との接続を電気的に開閉するスイッチ
を更に具備する実装試験評価装置。 - 請求項1または請求項2のいずれかにおいて、
前記電圧源と前記第1信号線のうちの一方の信号線との接続を電気的に開閉するスイッチと、
前記電圧源と前記第1信号線のうちの他方の信号線との接続を電気的に開閉するスイッチと、
前記一方の信号線に前記試験電圧が電圧伝播したかどうかを出力する出力装置
とを更に具備する実装試験評価装置。 - 通常動作時に接地される第1信号線と、
前記通常動作時に電気信号が入出力される第2信号線と、
前記第1信号線に印加されている電圧より低い電圧が前記第2信号線に印加されるときに、前記第1信号線と前記第2信号線とを電気的に接続する静電保護回路を備える集積回路が実装された実装試験装置を評価する実装試験評価方法であり、
前記実装試験装置に負荷を与えるステップと、
前記第1信号線に試験電圧を印加して前記第2信号線に前記試験電圧より低い電圧を印加したときに、前記第2信号線に前記試験電圧が電圧伝播したかどうかを判別するステップ
とを具備する実装試験評価方法。 - 請求項4において、
前記第2信号線のうちの一部の信号線と前記出力装置とを電気的に接続し、かつ、前記第2信号線のうちの前記信号線を除く信号線と前記出力装置とを電気的に切断するステップ
を更に具備する実装試験評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007196935A JP2009031179A (ja) | 2007-07-30 | 2007-07-30 | 実装試験評価装置および実装試験評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007196935A JP2009031179A (ja) | 2007-07-30 | 2007-07-30 | 実装試験評価装置および実装試験評価方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009031179A true JP2009031179A (ja) | 2009-02-12 |
Family
ID=40401832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007196935A Pending JP2009031179A (ja) | 2007-07-30 | 2007-07-30 | 実装試験評価装置および実装試験評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009031179A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1144725A (ja) * | 1997-07-24 | 1999-02-16 | Hioki Ee Corp | 集積回路の端子浮き検査方法および回路基板検査装置 |
JP2001021611A (ja) * | 1999-07-06 | 2001-01-26 | Sony Corp | 半導体試験装置 |
JP2004077167A (ja) * | 2002-08-12 | 2004-03-11 | Kanda Kogyo Kk | 半導体素子の接続状態検査方法及び接続状態検査装置 |
-
2007
- 2007-07-30 JP JP2007196935A patent/JP2009031179A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1144725A (ja) * | 1997-07-24 | 1999-02-16 | Hioki Ee Corp | 集積回路の端子浮き検査方法および回路基板検査装置 |
JP2001021611A (ja) * | 1999-07-06 | 2001-01-26 | Sony Corp | 半導体試験装置 |
JP2004077167A (ja) * | 2002-08-12 | 2004-03-11 | Kanda Kogyo Kk | 半導体素子の接続状態検査方法及び接続状態検査装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101240238B1 (ko) | 반도체 디바이스 테스터용 인터페이스 장치 | |
JP5486866B2 (ja) | 半導体装置の製造方法 | |
US6564986B1 (en) | Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board | |
US7560950B2 (en) | Packaging reliability superchips | |
US20120268147A1 (en) | Structure for measuring bump resistance and package substrate comprising the same | |
JP2020150116A (ja) | 半導体装置およびその製造方法 | |
JP2000258494A (ja) | 半導体集積装置 | |
US6894524B1 (en) | Daisy chain gang testing | |
JP4262996B2 (ja) | 半導体装置 | |
JP3624717B2 (ja) | マルチチップモジュール及びその試験方法 | |
JP2004085247A (ja) | プローブカード | |
KR101123802B1 (ko) | 반도체 칩 | |
US8093921B2 (en) | Monitoring of interconnect reliability using a programmable device | |
WO2007138831A1 (ja) | 基板検査方法及び基板検査装置 | |
JP2009031179A (ja) | 実装試験評価装置および実装試験評価方法 | |
US7498180B2 (en) | Method for manufacturing semiconductor device | |
JP4136805B2 (ja) | 半導体装置の評価装置及びそれを用いた半導体装置の評価方法 | |
JPH1138079A (ja) | ボールグリッドアレイ型集積回路の試験方法 | |
US11804413B1 (en) | Product design for test to enable electrical non-destructive test for measuring multi-chip interconnect defects | |
JP2012083262A (ja) | 試験装置および試験方法 | |
JP4098976B2 (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 | |
JP7392533B2 (ja) | 検査システム | |
JP2002110753A (ja) | 半導体装置のコンタクト特性評価方法 | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
US20210033663A1 (en) | Integrated circuit testing system and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120307 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120625 |