JP2009021277A - 半導体素子および該半導体素子の製造方法 - Google Patents

Abstract

【課題】電気特性、接続信頼性に優れた半導体素子、および当該半導体素子を製造する製造方法を提供する。
【解決手段】半導体基板１０１の表面に絶縁層１０２を接合する。絶縁層１０２の表面に、実装用であるＡｕ電極１０３を形成する。絶縁層１０２に対して、半導体基板１０１をも掘り込む形状からなる開口部１２１を形成する。絶縁層１０２のＡｕ電極１０３形成面と、開口部１２１の内壁面とには、配線用であるＡｌ電極１０４を形成する。Ａｌ電極１０４は、Ａｕ電極１０３の一部を被覆する形状で、且つ、絶縁層１０２表面に形成されたＡｕ電極１０３と、半導体基板１０１とを、開口部１２１を介して電気的に接続する形状で形成される。
【選択図】図３

Description

この発明は、半導体基板表面に絶縁層および実装パターン電極を形成し、実装パターン電極を半導体基板に電気的に接続させてなる半導体素子、および当該半導体素子の製造方法に関するものである。

半導体素子は、半導体基板と、半導体基板表面に設置された絶縁膜と、当該絶縁膜の表面に形成された電極とから構成される。このような半導体素子に用いられる電極は、半導体基板との密着性に優れ、且つ半導体基板に対して低抵抗のオーミック接触が得られることから、アルミニウム（以下、単に「Ａｌ」と称す）系（Ａｌ，Ａｌ−Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ等）の材料が一般的に用いられる。

また、このような半導体素子を実装させる場合には、金（以下、単に「Ａｕ」と称す）系の材料を用いることが多い。すなわち、半導体素子の実装のために、ＡｕワイヤやＡｕバンプを用いることが多い。このようにＡｕワイヤやＡｕバンプを用いる場合には、半導体素子の表面にＡｕ電極を形成することで、Ａｕ−Ａｕ接続が得られ、耐環境性に優れ、安定した接続を得ることができる。

従来では、このような要求を満たすために、例えば特許文献１では、半導体基板の表面に形成された絶縁層上に、半導体基板に接続する形状からなるＡｌ電極パターンが形成されている。このＡｌ電極パターンが形成された絶縁層表面に、Ａｌ電極パターンの一部を開口するようして、さらに保護層および絶縁層が形成される。そして、保護層および絶縁層の表面には、開口部を介してＡｌ電極パターンに接続する形状からなるＡｕボンディングパッドが形成されている。
特開２００２−１９８３７４号公報

特許文献１の構成では、開口部によって露出したＡｌ電極に接続するようにＡｕボンディングパッドを形成しなければならない。しかしながら、Ａｌはイオン化傾向が高いため酸化しやすく、露出したＡｌ電極表面には、酸化膜や腐食膜が形成されやすい。特に、特許文献１の構成のように、保護層や絶縁層に対して開口部を形成することでＡｌ電極を露出させるような場合には、その製造方法や構造等に起因して、酸化膜や腐食膜がより一層形成されやすくなる。このような開口部で、Ａｌ電極とＡｕボンディングパッドとを接続すると、接続面の抵抗が高くなるとともに、電気的接続の信頼性が低くなる。

また、前述の絶縁層にガラス基板を用いる場合には、以下の各種問題が生じる。
図６は、予め開口部を設けたガラス基板を半導体基板に接合させる態様からなる半導体素子の構成図である。
ガラス基板１０２単体に開口部１２０を設ける場合、開口部１２０のエッジに欠けが生じ易い。開口部１２０のエッジに欠けが生じると、図６に示すように、ガラス基板１０２と半導体基板１０１と接合面に欠け部１３０ができる。このような欠け部１３０には電極１０３が形成しにくく、電極１０３に断線が生じてしまう。これにより、電極１０３と半導体基板１０１との接続信頼性が低下してしまう。

また、図７は、ガラス基板を半導体基板に接合した後に開口部を設けてＡｕ電極のみを形成する態様からなる半導体素子の構成図である。
ガラス基板１０２を半導体基板１０１に接合した後に開口部１２１を設ける場合、開口部１２１は、半導体基板１０１をも掘り込む形状になる。これにより、半導体基板１０１にはＡｕ電極１０３に対するコンタクトホールが形成される。ここで、Ａｕ電極１０３は表面層がＡｕからなるものあり、半導体基板１０１との密着性を確保するために、具体的には、Ｃｒ、Ｔｉ等の密着層、Ｐｔの拡散バリア層、Ａｕ層の三層構造である。しかし、コンタクトホールが傾斜しているので、コンタクトホールにおける拡散バリア層は、膜厚が薄いものとなる。このため、拡散バリア層の機能が果たされず、Ａｕ電極１０３と密着層の金属拡散が生じて、Ａｕ電極１０３の半導体基板１０１に対する密着性が低下してしまう。すなわち、Ａｕ層は、Ａｕ接続のための実装用電極には向くが、半導体基板との接続配線電極には向かない。

また、図８は、図７と同様の工法で開口部が形成され、開口部を被覆するＡｌ電極形成後にＡｕ電極を形成する態様からなる半導体素子の構成図である。
開口部１２１をＡｌ電極１０４で被覆させて、ガラス基板１０２表面に電極パターンを形成する場合、上述のように、少なくとも部分的にＡｌ電極１０４を被覆する形状でＡｕ電極１０３を形成しなければならない。しかしながら、上述のようにＡｌは酸化、腐食しやすいので、Ａｌ電極１０４とＡｕ電極１０３との接触面の抵抗が高く、且つ接続信頼性が低くなってしまう。さらに、Ａｕ電極１０３を形成する際に、Ａｕが開口部１２１に充填されると、上述のように金属拡散が生じて、半導体基板１０１に対する密着性が低下してしまう。そして、この密着性の低下を回避するようにＡｕ電極１０３を形成するには、開口部１２１を覆うマスキングを行いながらＡｕ電極１０３を形成しなければならず、Ａｕ電極１０３の形成が難しくなる。

したがって、本発明の目的は、電気特性、接続信頼性に優れた半導体素子、および当該半導体素子を製造する製造方法を提供することにある。

この発明は、半導体基板と、開口部が設けられた絶縁膜と、第１の電極と、第２の電極とを備えた半導体素子である。絶縁膜は半導体基板の表面に形成または接合され、当該絶縁膜には、半導体基板表面を露出させる開口部が形成されている。第１の電極は、開口部を除く絶縁膜表面に形成されており、実装パターンを形成する。第２の電極は、第１の電極とは異なる材質から成る。そして、第２の電極は、第１の電極の一部および開口部を被覆する形状で、且つ第１の電極を半導体基板に電気的に接続させる形状で形成される。

この構成では、実装用の第１の電極と、この第１の電極と半導体基板とを接続する第２の電極とが個別に形成される。この際、第２の電極の形成前に、実装用である第１の電極を絶縁膜表面に形成することで、第２の電極の状態に関係なく第１の電極が形成される。

また、この発明の半導体素子の絶縁膜はガラス基板である。

この構成では、絶縁膜がガラス基板の場合、上述の課題のようにガラス基板に対する開口部の形成で問題が生じ易いが、本願の構成を用いることで、これらの問題が解消される。

また、この発明の半導体素子の開口部は、第１の電極が形成された面側から半導体基板に当接する面側にかけて徐々に開口断面積が狭くなるテーパ状に形成される。

この構成では、開口部がテーパ状であることから、開口部加工が容易となるとともに、開口部への安定した電極形成が容易になる。さらに、開口部に形成する電極を、半導体層に拡散しやすい第１の電極とせず、このような問題を生じない第２の電極とすることで、安定した電極形成が行われる。

また、この発明の半導体素子の第２の電極は高い導電性を有するイオン化傾向の高い金属である。第１の電極は高い導電性を有するイオン化傾向の低い金属である。

この構成では、イオン化傾向の低い第１の電極を先に形成し、イオン化傾向の高い第２の電極を、第１の電極が形成された絶縁膜表面に形成するので、第２の電極の形成時でも、第１の電極の酸化、腐食化は殆ど無く、第１の電極と第２の電極との接続部の抵抗も低く安定する。

また、この発明の半導体素子の第２の電極はアルミニウムである。また、この発明の半導体素子の第１の電極は金である。

これらの構成では、第１の電極、第２の電極として、具体的に、このような半導体の実装分野で一般的に利用されているＡｕやＡｌを用いる。

また、この発明の半導体素子の製造方法は、半導体基板表面に絶縁膜を形成する工程と、絶縁膜の表面に実装パターンを構成する第１の電極を形成するとともに、絶縁膜に対して開口部を形成する工程と、第１の電極の一部および開口部を被覆する形状で且つ第１の電極を半導体基板に電気的に接続させる形状からなり第１の電極と異なる材質で構成された第２の電極を形成する工程と、を備える。

この製造方法では、第２の電極が形成される前に、実装用の第１の電極が形成される。これにより、第１の電極の形成に、第２の電極が関係しない。

また、この発明の半導体素子の製造方法では、絶縁膜の表面に第１の電極を形成したのちに、絶縁膜に対して開口部を形成する。

この製造方法では、開口部の形成前に第１の電極が形成されることで、第１の電極より先に開口部を形成する場合のように、第１の電極の形成時にマスキング等の処理を行う必要が無くなる。

また、この発明の半導体素子の製造方法では、第１の電極が形成された面側から半導体基板に当接する面側にかけて徐々に開口断面積が狭くなるテーパ状に、開口部が形成される。

この製造方法では、開口部形状をテーパ状にすることで、開口作業が容易であるとともに、開口部形成後の第２の電極の形成が安定化しやすい。

この発明によれば、第１の電極の形成後に、第２の電極を形成することで、第２の電極の状態に関係なく第１の電極が形成されるので、実装用である第１の電極を安定して形成でき、信頼性の高い半導体素子を形成することができる。

また、この発明によれば、絶縁膜がガラス基板の場合、上述の課題のような各種問題が発生しやすいが、本願の構成を用いることで、これらの問題が発生せず、信頼性の高い半導体素子が実現される。

また、この発明によれば、開口部がテーパ状であることにより、開口部に形成される第２の電極を安定して形成することができ、信頼性の高い半導体素子を実現することができる。さらに、開口部に形成する電極が、半導体層に拡散しやすい第１の電極ではなく、このような問題を生じない第２の電極であることから、さらに信頼性の高い半導体素子を実現することができる。

また、この発明によれば、イオン化傾向の低いＡｕ等の第１の電極の一部を被覆するように、イオン化傾向の高いＡｌ等の第２の電極を形成しても、第１の電極の形成から第２の電極の形成までに第１の電極の酸化、腐食化が起こらないので、第１の電極と第２の電極との接触が安定し、より信頼性の高い半導体素子が実現される。

また、この発明によれば、第１の電極の形成後に、第２の電極を形成することで、第２の電極の状態に関係なく第１の電極が形成することができる。これにより、実装用である第１の電極を安定して形成でき、信頼性の高い半導体素子を容易に製造することができる。

また、この発明によれば、第１の電極の形成が容易になり、安定して第１の電極を形成することができる。

また、この発明によれば、開口部をテーパ状に形成することで、開口部の形成が容易になるとともに、開口部形成後の第２の電極の形成を安定にすることができる。

本発明の第1の実施形態に係る半導体素子について、図を参照して説明する。
図１は、本実施形態の半導体素子の構成を示す構成図である。

ｎ型またはｐ型の特性を有するＳｉ系で平板状の半導体基板１０１の表面には、ガラス基板からなる絶縁膜１０２が接合設置されている。絶縁層１０２の表面、すなわち、絶縁層１０２の半導体基板１０１との接合面と対向する面には、Ａｕ電極１０３が所定パターンで形成されている。Ａｕ電極は、具体的には三層構造からなり、絶縁膜１０２側から、Ｃｒ、Ｔｉ等の密着層、Ｐｔの拡散バリア層、Ａｕ層の順に積層された構造からなる。このＡｕ電極１０３は、当該半導体素子を実装するためのＡｕワイヤに対するボンディングパッドや、Ａｕバンプに対するバンプパッドである。

絶縁層１０２には、Ａｕ電極１０３の形成位置と異なる領域に開口部１２１が形成されている。開口部１２１は、絶縁層１０２におけるＡｕ電極１０３形成面側の開口断面が、半導体基板１０１接合面側の開口断面よりも広くなるように、徐々に開口断面が変化するテーパ状に形成されている。開口部１２１は、絶縁層１０２のみでなく、半導体基板１０１をも掘り込む形状からなる。これにより、半導体基板１０１には、所謂コンタクトホールが形成される。

絶縁層１０２の表面および開口部１２１の内壁面にはＡｌ電極１０４が形成される。この際、Ａｌ電極１０４は、絶縁層１０２の表面に形成されたＡｕ電極１０３の一部を被覆し、このＡｕ電極被覆部と開口部１２１に形成された開口被覆部とが電気的に接続する形状に形成される。

これにより、Ａｕ接続による実装用電極であるＡｕ電極１０３と、半導体特性を有する半導体基板１０１とが、配線電極であるＡｌ電極１０４により電気的に接続され、半導体素子が構成される。

そして、このように実装用電極であるＡｕ電極１０３が、平坦面である絶縁層１０２の表面に形成されることで、Ａｕ電極１０３を既知の各種方法で安定して容易に形成することができる。このため、安定した膜厚で安定した電気特性を有し、絶縁層１０２に対して密着強度が高いＡｕ電極１０３を形成することができる。これにより、Ａｕ電極１０３と絶縁層１０２とを他の基板等とＡｕワイヤもしくはＡｕバンプで接続する際に高い実装信頼性を得ることができる。

また、上述のように、Ａｕ電極１０３の表面の一部を被覆する形状でＡｌ電極１０４を形成するので、Ａｌ電極１０４の形成領域に、Ａｕ電極１０３の一部がかかることとなる。ここで、Ａｕ電極１０３は、イオン化傾向の低いＡｕが表面層となる構造であるので、Ａｕ電極１０３の形成後からＡｌ電極１０４の形成時までに、Ａｕ電極１０３の表面層が酸化、腐食化することがない。これにより、Ａｕ電極１０３とＡｌ電極１０４との接触面の接触抵抗が低く安定化し、信頼性の高い接触構造を実現することができる。

また、開口部１２１がテーパ状に形成されることで、開口形成が容易となる。さらに、開口部１２１がテーパ状であることから、絶縁層１０２のＡｕ電極１０３形成面側での開口部１２１の内壁面のエッジが鈍角になる。これにより、絶縁層１０２のＡｕ電極１０３形成面から開口部１２１の内壁面に亘って、均一なＡｌ電極１０４を、より容易に形成することができる。

次に、本実施形態の半導体素子の製造方法について図を参照して説明する。
図２は本実施形態の半導体素子の製造フローを示すフローチャートである。
図３は本実施形態の半導体素子の製造工程毎の形成状態を示す構成図である。

本実施形態の半導体素子は、まず、図３（Ａ）に示すように、半導体基板１０１の表面にガラス基板である絶縁層１０２を既知の方法を用いて接合させる（Ｓ１０１）。ここで、絶縁層１０２は、パイレックス（登録商標）ガラスやテンパックス（登録商標）ガラスからなるガラス基板であり、このように接合された基板は、ＭＡＭＳディバスに多く用いられている。

次に、図３（Ｂ）に示すように、絶縁層１０２の表面、すなわち、絶縁層１０２の半導体基板１０１との接合面と対向する面に、上記三層構造からなり、所定電極パターンからなるＡｕ電極１０３を形成する（Ｓ１０２）。この際、Ａｕ電極１０３は真空蒸着法やスパッタリング法等を用いて成膜され、エッチング法やリフトオフ法等を用いてパターン形成される。このように、平坦な絶縁層１０２表面にＡｕ電極１０３を形成することで、形成法によることなくＡｕ電極１０３の形成が容易になるとともに、安定したＡｕ電極１０３を形成することができる。これにより、実装に対する信頼性の高いＡｕ電極１０３を形成することができる。

次に、図３（Ｃ）に示すように、絶縁層１０２のＡｕ電極１０３が形成されていない領域に開口部１２１を形成する（Ｓ１０３）。この際、開口部１２１は、絶縁層１０２のみでなく、半導体基板１０１をも掘り込む深さでテーパ状に形成される。このように、半導体基板１０１をも掘り込む形状とすることで、後に開口部１２１の内壁面に形成されるＡｌ電極１０４による半導体基板１０１へのコンタクトホールを形成することができる。開口部１２１の形成には、ドリル法、エッチング法、ブラスト法等を用いるが、安価で高速に加工できるブラスト法を用いることが好ましい。そして、開口部１２１をテーパ状にすることで、安定して容易に削ることができる。さらに、絶縁層１０２と半導体基板１０１とを接合した後に開口部１２１を形成することで、ガラス基板に対して開口部を形成した後に接合する場合のような欠けが生じない。

次に、図３（Ｄ）に示すように、絶縁層１０２のＡｕ電極１０３形成側表面と開口部１２１の内壁面とに、Ａｌ電極１０４を形成する（Ｓ１０４）。Ａｌ電極１０４は、Ａｕ電極１０３を部分的に被覆する形状で、且つ、Ａｕ電極１０３と半導体基板１０１とを電気的に接続する形状で形成される。この際、Ａｕ電極１０３と同様に、Ａｌ電極１０４は真空蒸着法やスパッタリング法等を用いて成膜され、エッチング法やリフトオフ法等を用いてパターン形成される。このようにＡｕ電極１０３を形成した後にＡｌ電極１０４を形成した場合、Ａｕ電極１０３の表層であるＡｕはイオン化傾向が低いので、Ａｌ電極１０４の形成時に酸化や腐食が起こっていない。したがって、従来技術で示したＡｌ電極１０４を形成した後にＡｕ電極１０３を形成する場合に生じる接触抵抗が高くなる問題や、信頼性低下が発生することを防止できる。また、コンタクトホールの電極をＡｌ電極とすることで、上述したコンタクトホールの電極をＡｕ電極とする場合の問題が発生しない。特に、開口部１２１がテーパ状である場合、従来技術に示したように、開口部１２１の電極にＡｕ電極を用いると、Ａｕ電極および密着層の金属拡散が生じてしまうが、本実施形態のように開口部１２１の電極をＡｌ電極とすることで金属拡散は抑制され、開口部１２１に形成される電極（Ａｌ電極）と半導体基板１０１との密着性を向上させることができる。

以上のように、本実施形態の製造方法を用いることで、実装用の電極と配線用の電極とをそれぞれの特性に応じて安定して形成することができ、半導体素子の実装信頼性も向上することができる。さらに、実装用の電極と配線用の電極との接触部、および、配線用の電極と半導体基板との接触部の信頼性を向上することができ、電気特性に優れ、且つ半導体素子自身の信頼性を向上することができる。

次に、第２の実施形態にかかる半導体素子について図を参照して説明する。なお、本実施形態の半導体素子は、第１の実施形態のように予め形成された絶縁層１０２を半導体基板１０１の表面に接合するものではなく、半導体基板１０１表面に絶縁層１０２を形成するものである。また、本実施形態の半導体素子の製造方法は、Ａｕ電極１０３の形成前に開口部１２１を形成するものである。他の構成、および製造方法は、第１の実施形態と同じである。
図４は本実施形態の半導体素子の製造フローを示すフローチャートである。
図５は本実施形態の半導体素子の製造工程毎の形成状態を示す構成図である。

本実施形態の半導体素子は、まず、図５（Ａ）に示すように、半導体基板１０１の表面に絶縁層１０２を既知の方法を用いて形成する（Ｓ２０１）。ここで、絶縁層１０２は、シリコン酸化膜、シリコン窒化膜等が、ＣＶＤ法やスパッタリング法等により形成される。

次に、図５（Ｂ）に示すように、絶縁層１０２に開口部１２１を形成する（Ｓ２０２）。開口部１２１の形成方法は、第１の実施形態と同じである。

次に、図５（Ｃ）に示すように、絶縁層１０２の表面の開口部１２１が形成されていない所定の位置に、上記三層構造からなり所定電極パターンからなるＡｕ電極１０３を形成する（Ｓ２０３）。この際、Ａｕ電極１０３は、開口部１２１部分をマスキングした状態での真空蒸着法やスパッタリング法等を用いて成膜される。パターン形成方法は、第１の実施形態と同じである。

次に、図５（Ｄ）に示すように、絶縁層１０２表面と開口部１２１の内壁面とにＡｌ電極１０４を形成する（Ｓ２０４）。Ａｌ電極１０４の形成方法も、第１の実施形態と同じである。

本実施形態に示すように、開口部１２１を形成した後にＡｕ電極１０３を形成するようにしても、半導体素子を形成することができる。この製造方法の場合、Ａｕ電極１０３の形成後に、開口部１２１の形成工程を経ずにＡｌ電極１０４を形成することができるので、開口部１２１形成工程により生じる可能性のあるＡｕ電極１０３の汚染等を完全に防止することができる。これにより、Ａｕ電極１０３とＡｌ電極１０４との接触信頼性をさらに向上することができる。

なお、前述の説明では、Ａｕ電極１０３とＡｌ電極１０４とを例に示したが、実装用の電極であるＡｕ電極１０３の代わりにイオン化傾向の低い他の金属を用いてもよい。また、配線用電極であるＡｌ電極１０４の代わりにイオン化傾向が高く配線パターンに向くＮｉ等の他の金属を用いても良い。
また、前述の説明では、半導体基板１０１としてＳｉ系素材を示したが、ゲルマニウム、ガリウム砒素等の素材を用いても良い。
また、前述の説明では、開口部１２１をテーパ状に形成したが、円筒状等の他の形状であっても良い。

第１の実施形態の半導体素子の構成を示す構成図である。 第１の本実施形態の半導体素子の製造フローを示すフローチャートである。 第１の実施形態の半導体素子の製造工程毎の形成状態を示す構成図である。 第２の本実施形態の半導体素子の製造フローを示すフローチャートである。 第２の実施形態の半導体素子の製造工程毎の形成状態を示す構成図である。 予め開口部を設けたガラス基板を半導体基板に接合させる態様からなる半導体素子の構成図である。 ガラス基板を半導体基板に接合した後に開口部を設けてＡｕ電極のみを形成する態様からなる半導体素子の構成図である。 開口部を被覆するＡｌ電極形成後にＡｕ電極を形成する態様からなる半導体素子の構成図である。

符号の説明

１０１−半導体基板、１０２−絶縁層、１０３−Ａｕ電極、１０４−Ａｌ電極、１２１−開口部

Claims (9)

1. 半導体基板と、
   該半導体基板の表面に配置された絶縁膜、および該絶縁膜に形成され前記半導体基板表面を露出させる開口部と、
   該開口部を除く前記絶縁膜表面に形成され実装パターンを構成する第1の電極と、
   該第１の電極とは異なる材質から成り、該第１の電極の一部および前記開口部を被覆する形状で、且つ前記第１の電極を前記半導体基板に電気的に接続させる形状で形成された第２の電極と、
   を備えた半導体素子。
2. 前記絶縁膜はガラス基板である、請求項１に記載の半導体素子。
3. 前記開口部は、前記第１の電極が形成された面側から前記半導体基板に当接する面側にかけて徐々に開口断面積が狭くなるテーパ状に形成されている、請求項１または請求項２に記載の半導体素子。
4. 前記第２の電極は高い導電性を有するイオン化傾向の高い金属であり、前記第１の電極は高い導電性を有するイオン化傾向の低い金属である、請求項１〜３のいずれかに記載の半導体素子。
5. 前記第２の電極はアルミニウムである、請求項４に記載の半導体素子。
6. 前記第１の電極は金である、請求項４または請求項５に記載の半導体素子。
7. 半導体基板表面に絶縁膜を形成する工程と、
   前記絶縁膜の表面に実装パターンを構成する第１の電極を形成するとともに、前記絶縁膜に対して開口部を形成する工程と、
   前記第１の電極の一部および前記開口部を被覆する形状で、且つ前記第１の電極を前記半導体基板に電気的に接続させる形状からなり、前記第１の電極と異なる材質で構成された第２の電極を形成する工程と、
   を備えた半導体素子の製造方法。
8. 前記絶縁膜の表面に前記第１の電極を形成したのちに、前記絶縁膜に対して開口部を形成する、請求項７に記載の半導体素子の製造方法。
9. 前記第１の電極が形成された面側から前記半導体基板に当接する面側にかけて徐々に開口断面積が狭くなるテーパ状に、前記開口部を形成する、請求項７または請求項８に記載の半導体素子の製造方法。

Images