JP2009016840A - Ic中のプログラム可能なヒューズの状態を決定するためのシステム及び方法 - Google Patents
Ic中のプログラム可能なヒューズの状態を決定するためのシステム及び方法 Download PDFInfo
- Publication number
- JP2009016840A JP2009016840A JP2008173836A JP2008173836A JP2009016840A JP 2009016840 A JP2009016840 A JP 2009016840A JP 2008173836 A JP2008173836 A JP 2008173836A JP 2008173836 A JP2008173836 A JP 2008173836A JP 2009016840 A JP2009016840 A JP 2009016840A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- voltage
- transistor
- value
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/74—Testing of fuses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】ヒューズ電圧を2つの基準電圧と比較することにより3つのヒューズ状態(未切断、切断、及び破壊)を判断するための方法を具備する。各ヒューズ状態は、異なるインピーダンスを有し、そしてヒューズ電圧に関係付けられる。ヒューズ電圧は、2つの基準電圧の下、間、又は上であり、それによってヒューズ状態を判断する。1つの実施形態は、読出しトランジスタ、同様に2つの基準電圧発生器と直列のヒューズを含み、各基準電圧発生器は抵抗器とトランジスタとを備える。両方のトランジスタのインピーダンスは、未切断ヒューズ・インピーダンスより大きく、そして1つは切断ヒューズ・インピーダンスより小さい。2つのコンパレータは、ヒューズ電圧を分類するために使用され、ヒューズが未切断、切断、又は破壊であるかを示す。
【選択図】図3
Description
電圧発生器401と402は、ノード415における電圧、VF、と比較する際に使用される、それぞれ基準電圧VREFとVREF2を供給する。基準電圧発生器401と402中の抵抗器のインピーダンスは、これらのeヒューズの中間である。すなわち、(未切断、切断、及び破壊であるヒューズに対応する)可能性のある複数のeヒューズ・インピーダンスの間になる。例えば、基本eヒューズ未切断状態、下側−抵抗発生器401、eヒューズ切断状態、上側−抵抗発生器402、及びeヒューズ破壊状態:のそれぞれに対応する抵抗は、それぞれ:R,5R,10R,500R,及び1000Rであり得る。
Claims (5)
- あるインピーダンスを有するヒューズと、
ここにおいて、該インピーダンスは、プログラムされていないときに第1の値であり、
プログラムされたときに第2の値であり、
破壊されたときに第3の値である、
ここにおいて、該第2の値は、該第1の値よりも大きく、そして該第3の値は、該第2の値よりも大きい、
第1の基準電圧を発生させるために構成された第1の基準電圧発生器と、
第2の基準電圧を発生させるために構成された第2の基準電圧発生器と、
該ヒューズ・インピーダンスとともに変化するヒューズ電圧を該第1の基準電圧と比較するために構成された第1のコンパレータと、
ここにおいて、該第1のコンパレータの出力は、該ヒューズがプログラムされているか否かを示すヒューズ読出し信号を生成する、
該ヒューズ電圧を該第2の基準電圧と比較するために構成された第2のコンパレータと、
ここにおいて、該第2のコンパレータの出力は、該ヒューズが破壊されているか否かを示すフェイル信号を生成する、
を具備することを特徴とする、ヒューズ読出し回路。 - 該ヒューズは、供給電圧に接続され、
ここにおいて、該ヒューズ電圧は、該ヒューズを横切る電圧降下を差し引いた該供給電圧からなり、
該第1の基準電圧発生器は、該供給電圧に接続された第1の抵抗器を具備し、
ここにおいて、該第1の基準電圧は、該第1の抵抗器を横切る電圧降下を差し引いた該供給電圧からなり、
該第2の基準電圧発生器は、該供給電圧に接続された第2の抵抗器を具備し、
ここにおいて、該第2の基準電圧は、該第2の抵抗器を横切る電圧降下を差し引いた該供給電圧からなる、
ことを特徴とする、請求項1のヒューズ読出し回路。 - 該第1の抵抗器は、該供給電圧とグランドとの間に第1のトランジスタと直列に接続され、
該第2の抵抗器は、該供給電圧とグランドとの間に第2のトランジスタと直列に接続され、
該ヒューズは、該供給電圧とグランドとの間に第3のトランジスタと直列に接続され、
該第1のトランジスタ、第2のトランジスタ及び第3のトランジスタは、実質的に同じ特性を有する
ことを特徴とする、請求項2のヒューズ読出し回路。 - 該ヒューズ電圧は、
該ヒューズを横切る電圧降下を含み、
該第1の基準電圧発生器は、第1の抵抗器を具備し、
ここにおいて、該第1の基準電圧は、該第1の抵抗器を横切る電圧降下を含み、
該第2の基準電圧発生器は、第2の抵抗器を具備し、
ここにおいて、該第2の基準電圧は、該第2の抵抗器を横切る電圧降下を含む
ことを特徴とする、請求項1のヒューズ読出し回路。 - ヒューズと、
第1の基準電圧発生器と、
第2の基準電圧発生器と、
第1のコンパレータと、
第2のコンパレータと
を具備するヒューズ読出し回路であって、
該ヒューズは、供給電圧とグランドとの間に読出しトランジスタと直列に、そして該供給電圧とグランドとの間に書込みトランジスタと直列に接続され、
該読出しトランジスタと該書込みトランジスタは、並列であり、
該読出しトランジスタは、読出し信号により選択的にオンに切り替えられ、
該書込みトランジスタは、書込み信号により選択的にオンに切り替えられ、
該書込みトランジスタは、該読出しトランジスタのインピーダンスよりも小さいインピーダンスを有し、
ここにおいて、該ヒューズは、プログラムされていないときに第1の値であり、プログラムされたときに第2の値であり、そして破壊されたときに第3の値であるインピーダンスを有し、ここにおいて、該第2の値は、該第1の値よりも大きく、そして該第3の値は、該第2の値よりも大きく、
該第1の基準電圧発生器は、該供給電圧とグランドとの間に直列に接続された第1の基準抵抗器と第1の基準トランジスタとを含み、
該第1の基準抵抗器は、該第1の値よりも大きくそして該第2の値よりも小さいインピーダンスを有し、
該第1の基準トランジスタと該読出しトランジスタは、実質的に同じ特性を有し、
該第1の基準電圧発生器は、第1の基準電圧として該第1の基準抵抗器と該第1の基準トランジスタとの間のノードのところに電圧を出力するように構成され、
該第2の基準電圧発生器は、該供給電圧とグランドとの間に直列に接続された第2の基準抵抗器と第2の基準トランジスタとを含み、
該第2の基準抵抗器は、該第2の値よりも大きく該第3の値よりも小さいインピーダンスを有し、
該第2の基準トランジスタと該読出しトランジスタは、実質的に同じ特性を有し、
該第2の基準電圧発生器は、第2の基準電圧として該第2の基準抵抗器と該第2の基準トランジスタとの間のノードのところに電圧を出力するように構成され、
該第1のコンパレータは、該読出し信号がアサートされたときに、該ヒューズと該読出しトランジスタとの間のノードにおけるヒューズ電圧を該第1の基準電圧と比較するために構成され、
ここにおいて、該第1のコンパレータの出力は、該ヒューズがプログラムされているか否かを示すヒューズ読出し信号を供給し、
該第2のコンパレータは、該ヒューズ電圧を該第2の基準電圧と比較するために構成され、
ここにおいて、該第2のコンパレータの出力は、該ヒューズが破壊されているか否かを示すフェイル信号を供給する
ことを特徴とする、ヒューズ読出し回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/772,882 US7701226B2 (en) | 2007-07-03 | 2007-07-03 | Systems and methods for determining the state of a programmable fuse in an IC |
US11/772,882 | 2007-07-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009016840A true JP2009016840A (ja) | 2009-01-22 |
JP4772832B2 JP4772832B2 (ja) | 2011-09-14 |
Family
ID=40220930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008173836A Expired - Fee Related JP4772832B2 (ja) | 2007-07-03 | 2008-07-02 | Ic中のプログラム可能なヒューズの状態を決定するためのシステム及び方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7701226B2 (ja) |
JP (1) | JP4772832B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101168387B1 (ko) * | 2010-07-13 | 2012-07-25 | 에스케이하이닉스 주식회사 | 퓨즈 테스트 회로 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7936582B1 (en) * | 2008-03-19 | 2011-05-03 | Xilinx, Inc. | E-fuse read circuit with dual comparators |
JP2009266950A (ja) * | 2008-04-23 | 2009-11-12 | Toshiba Corp | 半導体集積回路 |
KR100949264B1 (ko) * | 2008-06-10 | 2010-03-25 | 주식회사 하이닉스반도체 | 반도체 소자의 모니터링 회로 |
JP5266920B2 (ja) * | 2008-07-15 | 2013-08-21 | 富士通セミコンダクター株式会社 | ヒューズ素子読み出し回路 |
US8762083B2 (en) * | 2008-07-28 | 2014-06-24 | Littelfuse, Inc. | Intelligent fuse holder and circuit protection methods |
JP2010160789A (ja) | 2009-01-09 | 2010-07-22 | Elan Microelectronics Corp | 静電容量式タッチパネルの検出回路及び検出方法 |
KR101153803B1 (ko) * | 2010-05-31 | 2012-07-03 | 에스케이하이닉스 주식회사 | 반도체 장치의 퓨즈 회로 |
KR20120122287A (ko) * | 2011-04-28 | 2012-11-07 | 에스케이하이닉스 주식회사 | 반도체 장치의 퓨즈회로 |
KR101780828B1 (ko) | 2012-02-06 | 2017-09-22 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 장치 |
KR101869751B1 (ko) * | 2012-04-05 | 2018-06-21 | 에스케이하이닉스 주식회사 | 안티 퓨즈 회로 |
US9646897B2 (en) * | 2013-10-28 | 2017-05-09 | Nxp Usa, Inc. | Die crack detector with integrated one-time programmable element |
US9709620B2 (en) * | 2014-09-17 | 2017-07-18 | Peregrine Semiconductor Corporation | Fuse sense circuit and method |
US10203362B2 (en) * | 2015-05-22 | 2019-02-12 | GM Global Technology Operations LLC | Manual service disconnect fuse state determination systems and methods |
CN106910525B (zh) * | 2015-12-23 | 2019-09-20 | 中芯国际集成电路制造(北京)有限公司 | 电可编程熔丝单元阵列及其操作方法 |
JP7368198B2 (ja) * | 2019-11-22 | 2023-10-24 | ローム株式会社 | 半導体装置、メモリ異常判定システム |
US11716862B2 (en) * | 2020-05-28 | 2023-08-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory with dual gated control |
US11244741B1 (en) * | 2020-11-04 | 2022-02-08 | Micron Technology, Inc. | Selectable fuse sets, and related methods, devices, and systems |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002208296A (ja) * | 2000-10-05 | 2002-07-26 | Texas Instruments Inc | 低電源電圧でcmosプロセスと両立するフューズの状態を検出する差動電圧検出回路 |
JP2006253353A (ja) * | 2005-03-10 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 電気ヒューズモジュール |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5617365A (en) * | 1988-10-07 | 1997-04-01 | Hitachi, Ltd. | Semiconductor device having redundancy circuit |
US6972614B2 (en) | 2004-04-07 | 2005-12-06 | International Business Machines Corporation | Circuits associated with fusible elements for establishing and detecting of the states of those elements |
JP2007067340A (ja) * | 2005-09-02 | 2007-03-15 | Nec Electronics Corp | 半導体集積回路装置およびそのテスト方法 |
US7224633B1 (en) * | 2005-12-08 | 2007-05-29 | International Business Machines Corporation | eFuse sense circuit |
US7501879B1 (en) * | 2007-03-13 | 2009-03-10 | Xilinx, Inc. | eFuse resistance sensing scheme with improved accuracy |
US7405590B1 (en) * | 2007-07-18 | 2008-07-29 | Kabushiki Kaisha Toshiba | Systems and methods for controlling a fuse programming current in an IC |
-
2007
- 2007-07-03 US US11/772,882 patent/US7701226B2/en not_active Expired - Fee Related
-
2008
- 2008-07-02 JP JP2008173836A patent/JP4772832B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002208296A (ja) * | 2000-10-05 | 2002-07-26 | Texas Instruments Inc | 低電源電圧でcmosプロセスと両立するフューズの状態を検出する差動電圧検出回路 |
JP2006253353A (ja) * | 2005-03-10 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 電気ヒューズモジュール |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101168387B1 (ko) * | 2010-07-13 | 2012-07-25 | 에스케이하이닉스 주식회사 | 퓨즈 테스트 회로 |
Also Published As
Publication number | Publication date |
---|---|
JP4772832B2 (ja) | 2011-09-14 |
US7701226B2 (en) | 2010-04-20 |
US20090009186A1 (en) | 2009-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4772832B2 (ja) | Ic中のプログラム可能なヒューズの状態を決定するためのシステム及び方法 | |
JP4772833B2 (ja) | Ic内のヒューズ・プログラミング電流を制御するためのシステムおよび方法 | |
US7098721B2 (en) | Low voltage programmable eFuse with differential sensing scheme | |
US7528646B2 (en) | Electrically programmable fuse sense circuit | |
JP4624516B2 (ja) | ヒューズ検出回路およびその集積回路メモリ | |
US8380768B2 (en) | Random number generator | |
US7609577B2 (en) | Design structure for improving sensing margin of electrically programmable fuses | |
US7224633B1 (en) | eFuse sense circuit | |
JP3923982B2 (ja) | 半導体集積回路 | |
US8305822B2 (en) | Fuse circuit and semiconductor memory device including the same | |
CN100514079C (zh) | 包括熔丝的半导体器件及能够抑制错误确定的其测试方法 | |
US20090002119A1 (en) | Fuse sensing scheme | |
US9053889B2 (en) | Electronic fuse cell and array | |
US7725844B2 (en) | Method and circuit for implementing eFuse sense amplifier verification | |
JP2007299926A (ja) | 抵抗変化型ヒューズ回路 | |
US20050005208A1 (en) | Method and apparatus for checking the resistance of programmable elements | |
US7532057B2 (en) | Electrically programmable fuse sense circuit | |
JP2006515100A (ja) | 複数のトリップポイントを有するヒューズラッチ装置およびヒューズのテスト方法 | |
US10127998B2 (en) | Memory having one time programmable (OTP) elements and a method of programming the memory | |
JP2004164834A (ja) | 3状態メモリセル | |
KR102229463B1 (ko) | 이퓨즈 otp 메모리 장치 및 그 구동 방법 | |
CN116798496A (zh) | 一种芯片及其电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |