JP4772833B2 - Ｉｃ内のヒューズ・プログラミング電流を制御するためのシステムおよび方法 - Google Patents

Ｉｃ内のヒューズ・プログラミング電流を制御するためのシステムおよび方法 Download PDF

Info

Publication number
JP4772833B2
JP4772833B2 JP2008173837A JP2008173837A JP4772833B2 JP 4772833 B2 JP4772833 B2 JP 4772833B2 JP 2008173837 A JP2008173837 A JP 2008173837A JP 2008173837 A JP2008173837 A JP 2008173837A JP 4772833 B2 JP4772833 B2 JP 4772833B2
Authority
JP
Japan
Prior art keywords
fuse
fuses
current
measurement
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008173837A
Other languages
English (en)
Other versions
JP2009027159A (ja
Inventor
正昭 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2009027159A publication Critical patent/JP2009027159A/ja
Application granted granted Critical
Publication of JP4772833B2 publication Critical patent/JP4772833B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、概して集積回路（ＩＣ）内のヒューズに関し、特に、ＩＣ内で永続的にデータを格納するために用いられる１つの部品または部品の組をプログラムするために用いられる電流を制御するためのシステムおよび方法に関する。
集積回路（ＩＣ）のような装置のために、ある装置の特定の情報を維持することが、時に必要である。ＩＣ自体にこの情報を格納することが必須ではないことが便利である。これを行なうために、回路のある部分は永続的な記憶装置として振舞う必要がある。１つの解決策は、回路に１組の部品を組み入れて、所望の情報をその部品にプログラムすることによってこの情報を符号化することである。このタスクのための部品を選択する際に、大きさ、プログラムのしやすさ、永続性などのような様々なトレードオフがある。
従来の方法の１つは、装置に、レーザー・ヒューズのようなヒューズを組み入れることである。これらのヒューズはヒューズの金属配線を蒸発させることによりプログラムされる。言いかえれば、ヒューズは「切断」される。その後、プログラムされた情報は、どのヒューズが切断されたか、およびどのヒューズが切断されていないか、を判定することにより読み取られる。切断されたヒューズは、例えば０として解釈され得、他方、切断されていないヒューズは１として解釈され得る。プログラミングは不変のものである。
レーザー・ヒューズをプログラムする機会は、ヒューズが露出される製造工程中の小さな時間枠に制限されている。さらなる制限事項は、レーザーの波長と関係する、そのようなヒューズの最小の大きさである。レーザーの波長は現代のＩＣの大きさに比べて典型的に大きく、近くの回路に損傷を与えることなく、ヒューズを切断することが困難である。
レーザー・ヒューズの代わりとなるものは、Ｔｉシリサイドまたは他の金属シリサイドのような電気的にプログラム可能なヒューズである。これら（また同様の構造のヒューズ）は、また、ポリ・ヒューズあるいは電気ヒューズと呼ばれ得る。電気ヒューズは、それに大電流を流して「切断」することによりプログラムされる。（金属シリサイド）電気ヒューズのプログラミングの基礎となるメカニズムは、ヒューズ内のシリサイド層の材料の凝集に基づいている。凝集は、電流密度（および温度）が適切な程度のエレクトロマイグレーションを引き起こすのに十分であるときに生じる。
電気ヒューズは、レーザー・ヒューズより小さくまたより容易にプログラムされる。電気ヒューズは、製造工程中のより都合の良い段階で、または製造後の時点で、プログラムされることが可能である。また、（適切なプログラミングによって）巻き添えによる損傷の可能性が減少する。
上記のように、電気ヒューズはエレクトロマイグレーションに基づいた凝集を用いてプログラムされる。エレクトロマイグレーションは、動く（伝導）電子と近くの拡散金属原子（イオン）の間の運動量の交換に起因する導体中のイオンの（徐々の）移動によって引き起こされた質量の輸送である。ある期間に亘って、十分な数の原子がそれらの元の位置から遠くへと追い立てられて空隙（間隙）が形成され、空隙は伝導を制限または阻止する。凝集は、移動する原子が集積することを指している。
通常、エレクトロマイグレーションは半導体内で起こらないが、ＩＣの金属配線内で起こる。設計者は、この結果を、Ｔｉシリサイドのような適切に影響を与えられた材料からヒューズ構成部品を作製することによって、利用してきた。このヒューズが高い電流／電圧に晒されてヒューズをプログラムすることができる。しかしながら、電流が大き過ぎるか、あまりに長い間印加されると、ヒューズが損傷を受けたり、破壊されたりさえし得る。他の問題が生じるかもしれない。例えば、場合によっては、近くの部品において短絡が生じ得る。
電気ヒューズは、プログラムされていない、または変化させられていない（すなわち、切断されていない）状態および適切にプログラムされた（すなわち、切断された）状態の両方において、電流を伝えるとともに特定の範囲のインピーダンスを有している。高過ぎる電流でヒューズがプログラムされ、ヒューズが損傷を受けるか、破壊されさえすると、そのヒューズは所望の範囲を大きく外れたインピーダンスを有し得る。装置内の近くの部品に巻き添え的に損傷を与える可能性もある。
したがって、適切なプログラム電流を選択したり印加したりすることが重要である。従来のプログラミング回路は、ヒューズをプログラムする際に単一の電流のみを流すことが可能になっている。残念なことに、この電流は変化する可能性がある。環境要因、集積回路の製造におけるばらつき、および他の要因は、ヒューズをプログラムするために用いられる電流の変化に寄与する可能性がある。
この出願の発明に関連する先行技術文献情報としては次のものがある。
米国特許第6,972,614号明細書
したがって、自動的に適切なプログラミング電流を決定して印加するためのシステムおよび方法を提供することが望ましいであろう。
本発明の一態様によるシステムは、複数の測定ヒューズに複数の相違する電流を流し、複数の前記測定ヒューズの対応するものを破壊することなく切断した１つまたは複数の電流を特定し、前記特定された電流のうちの１つを自動的に選択するように構成されている測定回路と、前記選択された電流で１つまたは複数の目標ヒューズをプログラムするように構成されているプログラミング回路と、を具備する
上に概説された問題の１つ以上は本発明の様々な実施形態によって解決され得る。概して、本発明は、集積回路のような装置内の金属シリサイド・ヒューズのようなヒューズを切断するために用いられるプログラム電流を制御するためのシステムおよび方法を含んでいる。相違する電流が１組の測定ヒューズに印加される。電流は、ヒューズを切断するのに不十分なレベルからヒューズを破壊するのに十分なレベルまで変動する。相違する電流が対応するヒューズに印加された後、破壊されることなく切断されたヒューズ（および対応する電流）が特定される。その後、これらの電流のうちの１つが、さらなる（目標）ヒューズをプログラムするために選択される。
一実施形態は方法を具備する。最初に、複数の相違する電流が１組の測定ヒューズに流される。次に、測定ヒューズの対応するものをこれらを破壊することなく切断した電流が特定される。特定された電流のうちの１つが自動的に選択され、１つまたは複数の目標ヒューズをプログラムするために用いられる。一実施形態では、これらの電流は最低の電流から最も高い電流まで順に大きくなる値を有している。これは、供給電圧とグランドとの間の対応する測定トランジスタと直列に各測定ヒューズを配置することにより達成され得る。各連続するトランジスタは、トランジスタがオンされているときに順に大きくなる値の電流が対応するヒューズを流れるように構成されている。（破壊されることなく）切断されたヒューズは、破壊されたヒューズのインピーダンス未満で切断されていないヒューズのインピーダンスを超えるヒューズのインピーダンスによって特定されることが可能である。各測定ヒューズのインピーダンスは、このヒューズの両端の電圧降下（または関連する電圧）を、切断されていない、切断されている、破壊されているヒューズの電圧降下のインピーダンスに対応する参照電圧と比較することによって、割り出され得る。測定ヒューズを破壊することなく切断した電流が一旦特定されると、これらの電流のうちの（特定された電流によって表わされる範囲の中央の）１つが自動的に選択され得る。また、目標ヒューズがプログラムされるときに、これらのヒューズに選択された電流を印加させる制御信号が生成され得る。
代替的な実施形態は、自動的にヒューズ・プログラミング電流を選択するとともにそれを目標ヒューズに印加するためのシステムを具備している。本システムは、プログラミング電流を選択するための測定回路と、選択された電流を目標ヒューズに印加するための回路と、を具備している。測定回路は、複数の相違する電流を１組の測定ヒューズに流し、測定ヒューズのうちの対応するものをそれらを破壊することなく切断した電流を特定し、特定された電流のうちの１つを自動的に選択するように構成されている。プログラミング回路は、選択された電流で１つまたは複数の目標ヒューズをプログラムするように構成されている。本システムは、方法実施形態に関して上記されているような様々な特徴を実行し得る。
また、多くのさらなる実施形態が可能である。
本発明のその他の目的および利点は、以下の詳細な説明を読み、添付の図面を参照することによって、明らかとなるであろう。
本発明は、様々な変形や代替的な形態の対象となる一方、本発明の具体的な実施形態が、図面およびこれに伴う詳細な説明において例として示されている。図面および詳細な説明は、記載されている特定の実施形態に本発明を限定することが意図されていないことが理解されるべきである。そうではなく、本開示は、添付の請求項において規定される本発明の範疇に含まれる全ての変形物、等価物、代替物を網羅することが意図されている。
本発明の実施形態が以下に記載される。以下に記載されるこれらの実施形態およびその他のあらゆる実施形態は、限定的ではなく、例示的でまた本発明を例証するものであることに留意されたい。
概して、本発明は、集積回路のような装置内のヒューズをプログラムするための電流を特定および選択するためのシステムおよび方法を含んでいる。
本発明について詳細に説明する前に、ヒューズがどのようにプログラムされるか理解することが有用である。これは一般にインピーダンスを押し上げるような方法でヒューズに大きな電流を流すことを伴う。典型的には、このインピーダンスの増加はヒューズ自体に損傷を与えることによって達成される。単純なヒューズでは、導電性（金属）配線が過剰な電流によって溶融または蒸発させられて、このヒューズを完全な非伝導性にする（すなわち、回路を開く）。上記されているように、電気ヒューズでは、プログラミング電流はヒューズ内の導体材料の層の凝集を引き起こすように設計されており、それによって、ヒューズのインピーダンスを増加させる（しかしながら、開回路を形成しない）。
電気ヒューズがプログラムされると、そのインピーダンスが変化する。電気ヒューズは、電気ヒューズに高電流を流すことによりプログラムされる（すなわち、書き込まれる）。このプログラミング電流は、シリサイド層を凝集させるのに十分に高いが、ヒューズあるいは可能性として近隣の部品に誤って損傷を与えるほど高くあってはならない。ヒューズの状態は、比較的低い電流をヒューズに流すとともにヒューズの両端の電圧降下を読み取ってそのインピーダンスを割り出すことによって割り出される（すなわち、読み取られる）ことができる。
図１は、電気ヒューズをプログラムするための従来の構成を例示している。電気ヒューズ１２０は、供給電圧１１０とグランドとの間でトランジスタ１４０と直列接続されている。トランジスタへの入力は、ＷＲである。ＷＲは、電気ヒューズ１２０をプログラムする場合、論理的に有効にされる。（例えば、より高いコンダクタンスのトランジスタまたは可変電圧源を用いて）電気ヒューズを読み取るための回路も提供され得るが、ここでは示されていない。
電源１１０は、電気ヒューズをプログラムするために必要な高電圧を提供する。電気ヒューズ１２０をプログラムするために、信号ＷＲが論理的に有効（ハイ）にされ、この結果、ＮＭＯＳトランジスタ１４０がオンされる。電流は、電気ヒューズ１２０を流れ、トランジスタ１４０を通ってグランドへと流れる。上記されているように、この電流は、電気ヒューズ１２０が切断される（可能性として破壊される）ことを引き起こすのに十分に高い。次に、信号ＷＲは論理的に無効にされ、この結果、ＮＭＯＳトランジスタ１４０はオフされ、ヒューズの状態を特定する等のこのプログラムされたヒューズを伴った他の動作が実行されることが可能である。
「切断されていない」という用語は、変化させられていない、プログラムされていないヒューズを記述するために用いられ、低インピーダンス（例えばＲ）によって特徴づけられている。「切断されている」という用語は、高められた、上げられたインピーダンス（例えば１０Ｒ）によって特徴付けられる、適切にプログラムされたヒューズを記述するために用いられている。「破壊されている」という用語は、インピーダンスの大きな増加、典型的には切断されたヒューズのインピーダンスを大幅に超える（例えば１０００Ｒ）ものによって特徴付けられる、不適切にプログラムされたヒューズを記述するために用いられている。ヒューズが「破壊されている」状態にするプログラミングは、回路を切断しない場合もあり、周囲の部品に損傷を与える場合も与えない場合もある。
図２は、プログラミング電流とプログラムされた金属シリサイド電気ヒューズのインピーダンスとの間の例示的な関係を示している。３つの領域がある：切断されていない、切断されている、破壊されていない領域である。プログラムされていない、切断されていない状態では、電気ヒューズは、Ｒの基礎インピーダンスを有している。適切なプログラミング電流（Ｉｐ１とＩｐ２との間）が、ヒューズ書き込み（プログラミング）動作の間にヒューズに印加されると、ヒューズのシリサイド層が凝集され、ヒューズのインピーダンスを約１０Ｒの所望の範囲へと増加させるであろう。そして、ヒューズは切断されると考えられる。プログラミング電流が低過ぎる（Ｉｐ１未満）場合、電気ヒューズは切断されず、その結果生じるインピーダンスは、約Ｒのままであろう。プログラミング電流が高過ぎる（Ｉｐ２を超える）場合、電気ヒューズは破壊され、ヒューズのインピーダンスは１０Ｒよりも大幅に大きい（この例では、約１０００Ｒ）。プログラミング電流が適切な範囲（Ｉｐ１とＩｐ２との間）内にあるときのみ、ヒューズ書き込み動作は、所望されるように凝集が起こり、所望のインピーダンス（すなわち１０Ｒ）という結果になる。いくつかの要因が、必要とされるプログラミング電流に影響する可能性がある。また、それらに適応するのに必要な詳細内容は先験的には分からないかもしれない。したがって、プログラミング電流が適切であることを保証するシステムおよび（または）方法を有することが望ましい。
図３を参照すると、一実施形態に従ってヒューズ・プログラミング電流を自動的に選択するための方法を例示するフローチャートが示されている。この非常に単純化された方法では、ヒューズをプログラムするために用いられ得る一連の電流が、１組のダミー・ヒューズ、あるいは測定ヒューズ（ブロック３１０）に印加される。この実施形態では、電流は、ヒューズをプログラムするには不十分であると安全に仮定されることが可能な低電流からヒューズを破壊するのに十分であると安全に仮定されることが可能な高電流までに亘る範囲を網羅するように順に大きくなっている。これらの電流が測定ヒューズに印加された後、測定ヒューズのうちのいずれが切断されていないか、測定ヒューズのうちのいずれが切断されているか、測定ヒューズのうちのいずれが破壊されているかが判断される（ブロック３２０）。これから、一連の電流のうちのいずれがヒューズを切断するのに不十分だったか、一連の電流のうちのいずれがヒューズを破壊できるほど十分に大きかったかが判定されることが可能である。そして、残りの電流（これらヒューズを切断するのに十分であるとともにヒューズを破壊するほどには大きくなかった）のうちの１つが、さらなるヒューズをプログラムするために用いられることが可能である（ブロック３３０）。選択される電流は、適切に測定ヒューズを切断する一連の電流の範囲の中央の電流であることが好ましい。
図４および図５は、図３のフローチャートに従った方法を実現するように構成された典型的な回路を例示している。図４には、ヒューズ測定回路およびプログラミング回路が例示されている。図５には参照電圧生成回路が例示されている。
図４の実施形態では、ヒューズ測定回路４０５の部品は、測定ヒューズ４１０、測定トランジスタ４２０、読み取りトランジスタ４３０、コンパレータ４４１、４４２、ＸＯＲゲート４５０、選択回路４６０、を含んでいる。この実施形態では、測定ヒューズ４１０は、電気ヒューズ４１１乃至４１４を具備している。これらの電気ヒューズは、上記されているような３つの状態（切断されていない、切断されている、破壊されている）のうちの１つの状態にあり得る。測定トランジスタ４２０、読み取りトランジスタ４３０は、ＮＭＯＳトランジスタ４２１乃至４２４、ＮＭＯＳトランジスタ４３１乃至４３４を具備している。コンパレータ４４１、４４２は、各ヒューズと関連する電圧を参照電圧と比較し、またヒューズ電圧が参照電圧を越えているか、あるいは参照電圧未満であるかを示す信号を出力するように構成されている、マルチ・ビット・コンパレータを具備している。
上記されているように、測定回路４０５は１組の測定ヒューズ４１０および１組の測定トランジスタ４２０を含んでいる。測定ヒューズの各々（例えば４１１）は、電源とグランドとの間で測定トランジスタのうちの対応する１つ（例えば４２１）と直列接続されている。測定プログラミング信号（ＣＰＧＭ）を伝送する信号線は、各測定トランジスタのゲートに接続されている。測定プログラミング信号が論理的に有効にされると、測定トランジスタはオンされ、電流は電源からヒューズおよびトランジスタを介してグランドまで流れることが可能になる。
各測定トランジスタ４２１乃至４２４は、トランジスタ４２１が電流の基準レベル（Ｎ）の電流を流すとともに各連続するトランジスタが順に大きくなる電流を流すことによって、相違する量の電流が流れることを可能にするように構成されている。したがって、トランジスタ４２２はＮ＋１に比例する電流を流すように構成され、トランジスタ４２３はＮ＋Ｍ−１に比例する電流を流すように構成され、最後にトランジスタ４２４はＮ＋Ｍに比例する電流を流すように構成されている。その結果、わずかに大きな電流が、測定ヒューズ（４１１乃至４１４）のうちの次の１つを流れる。Ｎがヒューズ４１１を切断する不十分な電流で、Ｎ＋Ｍがヒューズ４１４を破壊するのに十分な電流であるとすると、ヒューズ４１１乃至４１４の間の１つまたは複数の測定ヒューズは適切に切断されるはずである（すなわち、これらは切断されていない状態に留まるはずではなく、また破壊されないはずである）。これらのヒューズは、適切なプログラミングのために適切な電流を通過させた。これらのヒューズが幾つかあるのであれば、範囲の中央の電流、例としてこれらのヒューズのメジアンまたは平均電流が、おそらく、さらなるヒューズをプログラムするために最良の選択肢となるであろう。さらなるヒューズをプログラムするためのこれらの電流のうちの１つを選択することは、後により詳細に記述される。
測定トランジスタ４２０に加えて、測定回路４０５は１組の読み取りトランジスタ４３０を含んでいる。読み取りトランジスタ４３０の各々は、電源とグランドとの間で測定ヒューズ４１０の対応する１つと直列接続されている。各読み取りトランジスタ４３０は、ゲートに印加される測定読み取り信号（ＣＲＤ）によって制御される。（この実施形態では、各測定トランジスタ４２０は、読み取りトランジスタ４３０の対応する１つと並列に接続され、しかしながら測定プログラミング信号ＣＰＧＭおよび測定読み取り信号ＣＲＤは同時に論理的に有効にされないことに留意されるべきである。）測定トランジスタとは対照的に、各読み取りトランジスタ４３１乃至４３４は同一である。したがって、読み取りトランジスタがオンされていると、各ヒューズ・トランジスタ・ペア間のノードの電圧はヒューズの抵抗に応じてのみ変化する。ヒューズが切断されていなければ、対応する電圧は、ヒューズが切断されている場合よりも高いであろう（なぜなら、切断されているヒューズは切断されていないヒューズより高い抵抗を有し、この結果、切断されているヒューズの両端の電圧降下がより大きくなるからである）。ヒューズが切断されているならば、対応する電圧は、ヒューズが破壊されている場合より高く、ヒューズが切断されていない場合より低いであろう。ヒューズが破壊されていれば、対応する電圧はヒューズが（破壊されることなく）切断されていないかあるいは切断されている場合より低いであろう。
測定ヒューズの各々の状態を、それらがプログラムされた後（すなわち、相違する測定電流がヒューズを流れた後）、決定するために、測定ヒューズの各々に関連する電圧が２つの参照電圧と比較される。参照電圧のうちの一方は、切断されていないヒューズに関連する電圧と（破壊されることなく）切断されているヒューズに関連する電圧の間にある。他方の参照電圧は、（破壊されることなく）切断されているヒューズに関連する電圧と破壊されたヒューズに関連する電圧との間にある。
各ヒューズ・トランジスタ対の間のノードは各コンパレータ４４１、４４２の入力に接続されている。コンパレータ４４１は、また、上記されている第１参照電圧に対応する第１参照信号（ＶＲＥＦ）を受け取る。コンパレータ４４１は、各ヒューズに対応する電圧をこの参照電圧と比較してヒューズが切断されているか切断されているかを判断する。ヒューズが切断されていなければ、電圧は第１参照電圧より高く、また、コンパレータ４４１は０を生成するであろう。ヒューズが切断されていれば、このヒューズに対応する電圧は第１参照電圧より低く、また、コンパレータ４４１は１を生成するであろう。コンパレータ４４２は、ヒューズ電圧を第２参照電圧信号（ＶＲＥＥ２）と比較するように構成されていることを除いて同様に形成されている。ヒューズが破壊されていなければ、このヒューズに対応する電圧は第２参照電圧より高く、また、コンパレータ４４２は０を生成し、ヒューズが破壊されていないことを示すであろう。一方、ヒューズが破壊されていれば、このヒューズに対応する電圧は第２参照電圧より低いであろう。コンパレータ４４２は１を生成し、ヒューズが破壊されていることを示すであろう。
図５は一実施形態に従った２つ参照電圧生成器を例示している。これらの生成器によって生成された参照電圧（一方は高電圧で他方は低電圧）は、コンパレータ４４１、４４２に入力される。各参照電圧生成器（５０１、５０２）は、抵抗（５１１、５１２）および読み取りトランジスタ（５１６、５１７）を含んでいる。各電圧生成器の抵抗およびトランジスタは供給電圧とグランドとの間で直列接続されている。抵抗はヒューズの複数の状態の抵抗に対する中間の抵抗である。読み取りトランジスタは、測定回路４０５の読み取りトランジスタ４３０と同じタイプである。
電圧生成器５０１は、２つの参照電圧の高い方（ＶＲＥＦ）を生成する。電圧生成器５０１は、抵抗５１１を含んでいる。抵抗５１１は、切断されていないヒューズの抵抗（例えばＲ）と切断されたヒューズの抵抗（例えば１０Ｒ）との間の抵抗（例えば５Ｒ）を有している。抵抗５１１はノード５１３においてトランジスタ５１６に接続されている。参照電圧ＶＲＥＦはノード５１３から取り出される。電圧生成器５０２は、２つの参照電圧の低い方（ＶＲＥＦ２）を生成する。電圧生成器５０２は、抵抗５１２を含んでいる。抵抗５１２は、切断されたヒューズの抵抗（例えば１０Ｒ）と破壊されているヒューズの抵抗（例えば１０００Ｒ）との間の抵抗（例えば５００Ｒ）を有している。抵抗５１２はノード５１４においてトランジスタ５１７に接続されている。参照電圧ＶＲＥＦ２はノード５１４から取り出される。供給電圧は、各参照電圧生成器に対して同じであり、また、スイッチがオンを維持するようにトランジスタ５１６、５１７のゲートに印加されている。参照電圧ＶＲＥＦ、ＶＲＥＦ２は、図４の測定回路（４０５）の比較回路（４４１、４４２）に接続されている。
図４を再び参照すると、上記されているように、コンパレータ４４１、４４２はマルチ・ビット・コンパレータである。すなわち、コンパレータはそれぞれ多数のヒューズ電圧を対応する参照電圧と比較するように構成されている。図４の実施形態においてＭ＋１個の測定ヒューズがあるので、これらのコンパレータの各々はＭ＋２個の入力（Ｍ＋１個のヒューズ電圧および参照電圧）を受け取る。同様に、Ｍ＋１個のヒューズ電圧の各々を参照電圧と比較する結果、出力ビットはＭ＋１個になる。したがって、コンパレータ４４１、４４２への入力ラインは、これらのコンパレータからの出力ラインと同様に、Ｍ＋１ビットの幅であるとして図において示されている。
コンパレータ４４１、４４２の出力はＸＯＲゲート４５０に入力として提供されている。上記されているように、コンパレータ４４１、４４２から受け取られる入力の各々は、Ｍ＋１ビットの幅である。ＸＯＲゲート４５０は、これらの入力に対してビットごとにＸＯＲ動作を行なってやはりＭ＋１ビットの幅の出力を生成する。したがって、コンパレータ４４１から受け取られた第１ビットと、コンパレータ４４２から受け取られた第１ビットとの排他的論理和が求められて、ＸＯＲゲート４５０の出力の第１ビットが生成される。以下、同様である。これによって、ＸＯＲゲート４５０は、各測定ヒューズが適切に切断されたかどうか（すなわち、破壊されることなく切断されたか）を示す信号を生成する。この実施形態では、１は対応するヒューズが適切に切断されたことを示し、他方０は対応するヒューズが切断されなかったか破壊されたことを示している。
図４では、ＸＯＲゲート４５０の出力と同様にコンパレータ４４１、４４２の出力も、参照符号７４１、７４２、７５０によって示されている例示的なビット（０と１）の連なりによって表わされる。各例示は、１５ビットの連なりを含んでいる。コンパレータ４４１の出力は「０００００ １１１１１ １１１１１」である。コンパレータ４４２の出力は「０００００ ０００００ １１１１１」である。ＸＯＲゲート４５０の出力は「０００００ １１１１１ ０００００」である。これらのビット表現は、２つのコンパレータの出力のビットごとの排他的論理和処理、およびどのヒューズが適切に切断されかの表示をより明白に示している。
ＸＯＲゲート４５０の出力は、選択回路４６０に提供されている。この実施形態中の選択回路４６０の目的は、ＸＯＲゲート４５０の出力に基づいて、プログラミング回路４７０に提供される制御信号を生成することである。これらの制御信号は、プログラム回路４７０がさらなるヒューズをプログラムする（切断する）ことによって用いられる電流の量を決定する。この電流は、ＸＯＲゲート４５０の出力中の１によって示されているように、適切に切断された測定ヒューズをプログラムするのに用いられた電流と同じはずである。これらの適切に切断されたあらゆる測定ヒューズに対応する電流は、さらなるヒューズも適切に切断するはずである一方、回路４７０をプログラムするのに用いられる最良の電流はＸＯＲゲート４５０の出力内の１によって表されている電流のメジアンまたは平均の電流であると考えられる。この実施形態では、連続する測定ヒューズをプログラムするのに用いられる電流は同じ増分で大きくなっているので、平均／メジアン電流は、中央の測定ヒューズ（７５０の表示内の１５ビットの８番目）に対応する電流と同じであろう。
選択回路４６０の出力は様々な形態をとり得る。特定の形態はプログラミング回路４７０の構成によって促され得る。この実施形態では、選択回路４６０は、ＸＯＲゲート４５０から受け取られた信号と同数のビットを有する出力信号を生成する。選択回路４６０の出力は、Ｍビットの０と、１ビットの１を有している。出力信号のビットは、参照符号７６１によって示されている。１は、選択されたプログラミング電流に相当し、プログラミング回路４７０によって用いられてトランジスタ４８０の組のうちのこの量の電流がプログラムされている最中のヒューズを流れることを可能にする対応する１つをオンさせる。選択回路４６０の出力内の０は、プログラミング回路内のトランジスタのうちの残りのものオフする。
選択回路４６０によって生成された出力信号は、プログラミング回路４７０に提供され、ＡＮＤゲート４７５に入力されている。ＡＮＤゲート４７５は、さらに入力として書き込み信号ＷＲを受け取る。ＸＯＲゲート４５０と同様に、ＡＮＤゲート４７５はマルチ・ビット論理ゲートである。ＡＮＤゲート４７５は、選択回路４６０から受け取られた信号の各ビットと書き込み信号の論理的なＡＮＤを取って、トランジスタ４８１乃至４８４を駆動する出力信号を生成するように構成されている。各ビットは、０のとき、対応するトランジスタをオフし、１のとき、対応するトランジスタをオンするであろう。したがって、書き込み信号が論理的に有効とされていない場合、トランジスタ４８１乃至４８４は全てオフされており、また、書き込み信号が論理的に有効とされている場合、トランジスタ４８１乃至４８４のうちの唯１つがオンされるとともに、他方、残りのトランジスタはオフとされている（ビット７７５を参照）。トランジスタ４８０の各々は、トランジスタ４２０の対応する１つと同じコンダクタンスを有している（すなわち、トランジスタ４２１、４８１の両方はＮに比例する電流を流し、４２２、４８２はＮ＋１に比例する電流を流し、以下同様である）。オンされているトランジスタは、対応する量の電流を、電圧源からヒューズ４９０およびトランジスタを介してグランドへと流す。この電流が測定トランジスタのうちの１つを適切に切断したことが見出されたので、ヒューズ４９０は破壊されることなく切断されるであろう。本システムは、複数の目標ヒューズを選択敵にプログラミングする際に用いられることが可能である。
図４のシステムの動作は、図６のフローチャートにおいて示されているように要約されることが可能である。図６のフローチャートの１番目の部分は、図３の測定ステップ（３１０）に相当する。他方、２番目の部分は図３の読み取りステップ（３２０）に相当する。また、３番目の部分はプログラミング・ステップ（３３０）に相当する。図６の方法は、１組のダミーの測定ヒューズを設けること（ブロック６１０）、および１組の相違する電流を各測定ヒューズに印加すること（６２０）から開始する。その結果、ヒューズのうちの１つまたは複数は切断されず、１つまたは複数は切断され、１つまたは複数は破壊されるであろう。次いで、低い読み取り電流がこれらのヒューズの各々に印加され（ブロック６３０）、次に、これらのヒューズの両端の電圧降下の結果生成される電圧が割り出されるであろう（ブロック６４０）。参照電圧も生成されるであろう（ブロック６５０）。ヒューズ電圧は参照電圧（ブロック６６０）と比較され、また、ヒューズのいずれが切断されていないか、いずれが切断されたか、また、いずれが破壊されたかが判定されるであろう（ブロック６７０）。どのヒューズが切断されなかったか、切断されたか、破壊されたかの判定に基づいて、プログラミング電流が選択されるであろう（ブロック６８０。）。次に、選択されたプログラミング電流が、さらなるヒューズに印加されてそれらをプログラムするであろう（ブロック６９０）。
図７を参照すると、ヒューズ・インピーダンス対プログラミング電流のプロットが示されている。図７のプロットは、プログラミング電流に対するビット列の関係を例示するために図４に示されているビット列でプロットに注釈が付されている以外は、図２と同じである。コンパレータ４４１の出力（ビット７４１）は、最初の５つのプログラミング電流が５Ｒ未満のヒューズ・インピーダンスという結果になって、したがって対応するヒューズを切断するのに不十分だったことを示している。コンパレータ４４２の出力（ビット７４２）は、最後の５つのプログラミング電流が５００Ｒを越えるヒューズ・インピーダンスという結果になって、したがって対応するヒューズを破壊したはずであることを示している。ＸＯＲゲート４５０（ビット７５０）の出力は、中央の５つのプログラミング電流が５Ｒと５００Ｒとの間のヒューズ・インピーダンスという結果になって、したがって対応するヒューズを適切に切断したことを示している。選択回路４６０の出力（ビット７６１）は、さらなるヒューズをプログラムする際に、中間のプログラミング電流が選ばれることを示している。
図８を参照すると、ヒューズ・インピーダンス対電流のプログラムのプロットが、製造上の相違または他の要因がヒューズ・プログラミング電流に影響を与えた実施形態について示されている。この実施形態では、測定ヒューズのプログラミングは、切断されていないヒューズが４つおよび破壊されているヒューズが７つという結果になった。したがって、５番目乃至８番目ヒューズが適切に切断され、７番目のプログラミング電流がさらなるヒューズをプログラムするために選択された。
図９を参照すると、本システムの代替的な実施形態が示されている。この実施形態では、測定回路９０５の構造は、本質的に図４における測定回路４０５と同じである。しかしながら、プログラミング回路９７０の構造は、図４の対応する回路とはわずかに異なっている。プログラミング回路９７０は、適切なプログラミング電流がヒューズ９９０を流れることを可能にするために選択的にオン、オフされる１組のトランジスタ９８０を含んでいる。しかしながら、これらのトランジスタの１つだけをオンするのではなく、所望の電流が累積的に生成されるように、１組のトランジスタがオンされ得る。換言すれば、ヒューズ９９０がプログラムされるとき、トランジスタ９８１がオンされて基本量の電流（Ｉ×Ｎ）の電流を提供し、また、付加トランジスタ（例えば９８２）がオンされて電流オフセット（Ｉの幾らかの倍数）を提供する。したがって、これらのトランジスタを流れる合成電流（それらはヒューズ９９０を累積的に流れるだろう）が所望のプログラミング電流と等しく、ヒューズを適切に切断する結果となるであろう。
図１０Ａを参照すると、本システムの別の代替的な実施形態が示されている。この実施形態では、測定回路１００５の構造は、本質的に図９における測定回路９０５と同じである。しかしながら、プログラミング回路１０７０の構造は、図９の対応する回路とはわずかに異なっている。プログラミング回路１０７０は、適切なプログラミング電流がヒューズ１０９０を流れることを可能にするために選択的にオン、オフされる１組のトランジスタ１０８０を含んでいる。図４の実施形態でのように１つだけのトランジスタをオンするか、または図９の実施形態でのように１対のトランジスタをオンするのではなく、所望の電流が累積的に生成されるように、より多くのトランジスタがオンされ得る。換言すれば、ヒューズ１０９０がプログラムされるとき、トランジスタ１０８１がオンされて基本量の電流（Ｉ×Ｎ）を提供し、さらなる数のトランジスタ（例えば１０８２、１０８３）がオンされて電流オフセット（Ｉの幾らかの倍数）を提供する。例えば、測定回路および選択回路が、電流Ｉ×（Ｎ＋７）が必要であることを示している場合、Ｉ×Ｎの基本電流がプログラミング・トランジスタ１０８１をオンすることによって提供され、また、Ｉ×７の付加電流が７つの付加プログラミング・トランジスタをオンすることによって提供される。したがって、これらのトランジスタを流れる合成電流（それらはヒューズ１０９０を累積的に流れるだろう）が所望のプログラミング電流と等しく、ヒューズを適切に切断する結果となるであろう。
図１０Ｂを参照すると、本システムのさらに別の代替的な実施形態が示されている。この実施形態では、測定回路１００９およびプログラミング回路１０７９の機能は本質的に図１０Ａにおける回路１００５および１０７０と同じである。しかしながら、構造は、図１０Ａの対応する回路とはわずかに異なっている。測定ヒューズの各々は、電源とグランドの間で測定トランジスタの対応する１つと直列接続されている。しかしながら、各トランジスタは電源に接続されており、ヒューズはグランドに接続されている。同様に、プログラミング・トランジスタおよびプログラムされるヒューズ（１０９９）は、電源およびグランドにそれぞれ接続されている。測定（プログラミング）信号が論理的に有効にされると、測定（プログラミング）トランジスタはオンされ、電流が電源からトランジスタおよびヒューズを介してグランドまで流れることが可能になる。
多く（例えば１０００以上）のヒューズ・セルが１つのチップ上にあり得、したがって、ヒューズおよび関連回路に必要なスペースの量を最小化することが重要であり得ることに留意されるべきである。したがって、幾つかの実施形態は、複数のヒューズをプログラムするために用いられることが可能な１つの測定回路および１つのプログラミング回路を実現する。これは図１１の例において示されている。図１１の実施形態は、ヒューズの各々をプログラムするための所望の電流を生成するためにカレント・ミラー構造を利用している。
先行する記載は幾つか具体的な典型的な実施形態を示しているが、代替的な実施形態において、記載された特徴および部品の多くの変形体があり得る。例えば、複数のトランジスタが用いられて、図９のプログラミング・トランジスタに似たやり方で測定電流を提供してもよい。または、測定電流およびプログラミング電流が、トランジスタ以外の部品を用いて提供されてもよい。他の実施形態では、金属シリサイド・ヒューズ以外のマルチステート・ヒューズ（multistate fuse）のタイプが用いられることが可能である。これらは、上記の３つの状態を越える状態を有するヒューズを含むことが可能であり、また、選択されるプログラミング電流はこれらの状態の選択されたものを達成するのに必要な電流を含むことが可能である。ヒューズに関連する電圧または電圧降下が、差動増幅器にヒューズ電圧および参照電圧を供給することによって割り出されることが可能である。信号は、様々な方法で、符号化または多重化されるとともに伝送されることが可能である。また、他の多くの変形体が、さらに本開示を読むことで当業者にとって明白になるであろう。
当業者は、情報および信号が様々な異なる技術および手法を用いて表現され得ることを理解するであろう。例えば、上の記載を通じて言及されたデータ、コマンド、情報、信号等、ビット、上の記述において参照された同様のものは、電圧、電流、電磁波等によって表現され得る。情報および信号は、ワイヤ、金属配線、ビア等を含むあらゆる適切な輸送媒体を用いて、開示のシステムの部品相互間で通信される。
本明細書に開示の実施形態との関連で説明された様々な説明用の論理ブロック、モジュール、回路は、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、汎用プロセッサ、ディジタル信号プロセッサ（ＤＳＰ）または他の論理装置、ディスクリート・ゲートまたはトランジスタ・ロジック、ディスクリート・ハードウェア要素、これらの本明細書に記載の機能を実行するように設計されたあらゆる組み合わせとともに実現および実行されることが可能である。
本発明によってもたらされる利益および利点は、具体的な実施形態に関して上に記載された。これらの利益および利点、およびこれらの利益および利点を生み出すまたはよりはっきりしたものとする要素および限定事項は、いずれも、請求項のいずれかまたは全ての限定的な、必要な、必須の特徴と解釈されるべきではない。本明細書で用いられているように、「具備する」という文言またはその変形体は、これらの文言に先行する要素および限定事項を非排他的に含むものとして解釈されることが意図されている。よって、要素の組を具備するシステム、方法または他の実施形態は、これらの要素のみに限定されるのではなく、明白に列挙されていないまたは請求項に記載の実施形態に本来備わっている他の要素を含み得る。
開示された実施形態のここまでの説明は、当業者が本発明を実行および使用することを可能にするために提供される。これらの実施形態に対する様々な変形は、当業者にとって容易に明らかとなり、本明細書で定義されている包括的な原理は、本発明の思想および範疇から逸脱することなく他の実施形態に適用されてよい。よって、本発明は、本明細書に示す実施形態に限定されることが意図されるのではなく、本明細書に開示されまた請求項内で列挙される原理および新規な特徴に従った最も広い範疇に一致するべきである。
また、この発明は以下の実施態様を取り得る。
（１）複数の測定ヒューズに複数の相違する電流を流し、複数の前記測定ヒューズのうちの対応するもの破壊することなく切断した１つまたは複数の電流を特定し、前記特定された電流のうちの１つを自動的に選択し、前記選択された電流で１つまたは複数の目標ヒューズをプログラムする、ことを具備する方法。
（２）前記電流は最低の電流から最高の電流まで順に大きくなっている値を有している、態様（１）の方法。
（３）前記対応する測定ヒューズを破壊することなく切断した電流を特定することは、複数の前記測定ヒューズのいずれが所望のインピーダンスを有しているかを割り出し、前記所望のインピーダンスを有している前記測定ヒューズに対応する電流を特定する、ことを具備する、態様（１）の方法。
（４）複数の前記測定ヒューズのいずれが所望のインピーダンスを有しているかを割り出すことは、複数の前記測定ヒューズのいずれが破壊されているヒューズのインピーダンス未満で且つ切断されていないヒューズのインピーダンスを超えるインピーダンスを有しているかを割り出すことを具備する、態様（３）の方法。
（５）前記切断されていないヒューズのインピーダンスより大きく且つ前記切断されていないヒューズのインピーダンスより小さい第１参照インピーダンスを有する第１参照部品の両端で第１参照電圧降下を生成し、前記切断されているヒューズのインピーダンスより大きく且つ前記破壊されているヒューズのインピーダンスより小さい第２参照インピーダンスを有する第２参照部品の両端で第２参照電圧降下を生成し、複数の前記測定ヒューズの両端のヒューズ電圧降下を割り出し、前記測定ヒューズのインピーダンスは、前記ヒューズ電圧降下が前記第１参照電圧降下未満のときは前記切断されていないヒューズのインピーダンスであり、前記ヒューズ電圧降下が前記第１参照電圧降下より大きく且つ前記第２参照電圧降下未満であるときは前記切断されているヒューズであり、前記ヒューズ電圧降下が前記第２参照電圧降下より大きい場合には前記破壊されているヒューズである、と判定する、ことを具備する、態様（４）の方法。
（６）前記特定された電流のうちの１つを自動的に選択することは、前記特定された電流のうちの前記特定された電流のうちの中央の値を有する１つを選択することを具備する、態様（１）の方法。
（７）前記選択された電流で１つまたは複数の目標ヒューズをプログラムすることは、
前記選択された電流を生成するように構成されたトランジスタをオンする制御信号を生成し、前記選択された電流を前記目標ヒューズに流す、ことを具備する、態様（１）の方法。
（８）前記測定ヒューズおよび前記目標ヒューズの各々は、実質的に同一であり、前記測定ヒューズおよび前記目標ヒューズの各々は、切断されていない場合は第１値を有し、破壊されることなく切断されている場合は第２値を有し、破壊されている場合は第３値を有する、態様（１）の方法。
（９）前記測定ヒューズおよび前記目標ヒューズの各々は、メタル・シリサイド層を具備し、電流を供給されて前記メタル・シリサイドを凝集させることによってプログラム可能である、態様（８）の方法。
（１０）複数の測定ヒューズに複数の相違する電流を流すことは、各測定ヒューズを、電源電圧とグランドとの間に対応する測定トランジスタと直列に配置することを具備し、各測定トランジスタは、オンしているときに、電流のうちの対応する１つを通過させるように構成されている、態様（１）の方法。
（１１）複数の測定ヒューズに複数の相違する電流を流し、複数の前記測定ヒューズの対応するものを破壊することなく切断した１つまたは複数の電流を特定し、前記特定された電流のうちの１つを自動的に選択するように構成されている測定回路と、前記選択された電流で１つまたは複数の目標ヒューズをプログラムするように構成されているプログラミング回路と、を具備するシステム。
（１２）前記測定回路によって生成される複数の相違する電流は、最低の電流から最高の電流まで順に大きくなっている値を有している、態様（１１）のシステム。
（１３）前記測定回路は、複数の前記測定ヒューズのいずれが所望のインピーダンスを有しているかを割り出し、前記所望のインピーダンスを有している前記測定ヒューズに対応する電流を特定する、ように構成されている、態様（１１）のシステム。
（１４）前記測定回路は、複数の前記測定ヒューズのいずれが破壊されているヒューズのインピーダンス未満で且つ切断されていないヒューズのインピーダンスを超えるインピーダンスを有しているかを割り出すように構成されている、態様（１３）のシステム。
（１５）前記切断されていないヒューズのインピーダンスより大きく且つ前記切断されていないヒューズのインピーダンスより小さい第１参照インピーダンスを有する第１参照部品の両端で第１参照電圧降下を生成し、前記切断されているヒューズのインピーダンスより大きく且つ前記破壊されているヒューズのインピーダンスより小さい第２参照インピーダンスを有する第２参照部品の両端で第２参照電圧降下を生成し、複数の前記測定ヒューズの両端のヒューズ電圧降下を割り出し、前記測定ヒューズのインピーダンスが、前記ヒューズ電圧降下が前記第１参照電圧降下未満のときは前記切断されていないヒューズのインピーダンスであり、前記ヒューズ電圧降下が前記第１参照電圧降下より大きく且つ前記第２参照電圧降下未満であるときは前記切断されているヒューズであり、前記ヒューズ電圧降下が前記第２参照電圧降下より大きい場合には前記破壊されているヒューズである、と判定する、ように構成されている１つまたは複数の参照電圧生成器をさらに具備する、態様（１４）のシステム。
（１６）前記測定回路は、前記特定された電流のうちの前記特定された電流の中央の値を有する１つを選択するように構成されている、態様（１１）のシステム。
（１７）前記測定回路は、前記プログラミング回路に前記選択された電流を生成させる制御信号を生成するように構成されている、態様（１１）のシステム。
（１８）前記測定ヒューズおよび前記目標ヒューズの各々は、実質的に同一であり、前記測定ヒューズおよび前記目標ヒューズの各々は、切断されていない場合は第１値を有し、破壊されることなく切断されている場合は第２値を有し、破壊されている場合は第３値を有する、態様（１１）のシステム。
（１９）前記測定ヒューズおよび前記目標ヒューズの各々は、メタル・シリサイド層を具備し、電流を供給されて前記メタル・シリサイドを凝集させることによってプログラム可能である、態様（１８）のシステム。
（２０）前記プログラミング回路において、各測定ヒューズは、電源電圧とグランドとの間に対応する測定トランジスタと直列に配置されており、各測定トランジスタは、オンしているときに、電流のうちの対応する１つを通過させるように構成されている、態様（１１）のシステム。
従来技術に従って回路をプログラミングすることを例示する機能ブロック図である。 ヒューズ・インピーダンスの例をプログラミング電流の関数として例示するプロットである。 一実施形態に従ってプログラミング電流を決定する方法のフローチャートである。 一実施形態に従ってヒューズ・プログラミング電流を特定および印加するように構成された回路を例示する機能ブロック図である。 一実施形態に従って参照電圧を生成するように構成された回路を例示する機能ブロック図である。 図４の実施形態に従ってプログラミング電流を決定するための方法のフローチャートである。 一実施形態に従ったヒューズ・インピーダンスおよび信号ビット列の例を示すプロットである。 一実施形態に従ったヒューズ・インピーダンスおよび信号ビット列の代替例を示すプロットである。 一実施形態に従ってヒューズ・プログラミング電流を特定および印加するように構成された回路を例示する機能ブロック図である。 一実施形態に従ってヒューズ・プログラミング電流を特定および印加するように構成された回路を例示する機能ブロック図である。 一実施形態に従ってヒューズ・プログラミング電流を特定および印加するように構成された回路を例示する機能ブロック図である。 一実施形態に従って複数のヒューズ・セルにヒューズ・プログラミング電流を印加するように構成されている回路を例示する機能ブロック図である。

Claims (5)

  1. 複数の測定ヒューズに複数の相違する電流を流し、複数の前記測定ヒューズの対応するものを破壊することなく切断した１つまたは複数の電流を特定し、前記特定された電流のうちの１つを自動的に選択するように構成されている測定回路と、
    前記選択された電流で１つまたは複数の目標ヒューズをプログラムするように構成されているプログラミング回路と、
    を具備するシステム。
  2. 前記測定回路によって生成される複数の相違する電流は、最低の電流から最高の電流まで順に大きくなっている値を有している、請求項１のシステム。
  3. 前記測定回路は、
    複数の前記測定ヒューズのいずれが所望のインピーダンスを有しているかを割り出し、
    前記所望のインピーダンスを有している前記測定ヒューズに対応する電流を特定する、
    ように構成されている、請求項１のシステム。
  4. 前記測定回路は、複数の前記測定ヒューズのいずれが破壊されているヒューズのインピーダンス未満で且つ切断されていないヒューズのインピーダンスを超えるインピーダンスを有しているかを割り出すように構成されている、請求項３のシステム。
  5. 前記切断されていないヒューズのインピーダンスより大きく且つ前記切断されていないヒューズのインピーダンスより小さい第１参照インピーダンスを有する第１参照部品の両端で第１参照電圧降下を生成し、
    前記切断されているヒューズのインピーダンスより大きく且つ前記破壊されているヒューズのインピーダンスより小さい第２参照インピーダンスを有する第２参照部品の両端で第２参照電圧降下を生成し、
    複数の前記測定ヒューズの両端のヒューズ電圧降下を割り出し、
    前記測定ヒューズのインピーダンスが、前記ヒューズ電圧降下が前記第１参照電圧降下未満のときは前記切断されていないヒューズのインピーダンスであり、前記ヒューズ電圧降下が前記第１参照電圧降下より大きく且つ前記第２参照電圧降下未満であるときは前記切断されているヒューズであり、前記ヒューズ電圧降下が前記第２参照電圧降下より大きい場合には前記破壊されているヒューズである、と判定する、
    ように構成されている１つまたは複数の参照電圧生成器をさらに具備する、請求項４のシステム。
JP2008173837A 2007-07-18 2008-07-02 Ｉｃ内のヒューズ・プログラミング電流を制御するためのシステムおよび方法 Expired - Fee Related JP4772833B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/779,411 US7405590B1 (en) 2007-07-18 2007-07-18 Systems and methods for controlling a fuse programming current in an IC
US11/779,411 2007-07-18

Publications (2)

Publication Number Publication Date
JP2009027159A JP2009027159A (ja) 2009-02-05
JP4772833B2 true JP4772833B2 (ja) 2011-09-14

Family

ID=39643291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008173837A Expired - Fee Related JP4772833B2 (ja) 2007-07-18 2008-07-02 Ｉｃ内のヒューズ・プログラミング電流を制御するためのシステムおよび方法

Country Status (2)

Country Link
US (1) US7405590B1 (ja)
JP (1) JP4772833B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10180447B2 (en) 2015-07-20 2019-01-15 Eaton Intelligent Power Limited Electric fuse current sensing systems and monitoring methods
US11143718B2 (en) 2018-05-31 2021-10-12 Eaton Intelligent Power Limited Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse
US11289298B2 (en) 2018-05-31 2022-03-29 Eaton Intelligent Power Limited Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701226B2 (en) * 2007-07-03 2010-04-20 Kabushiki Kaisha Toshiba Systems and methods for determining the state of a programmable fuse in an IC
US7724600B1 (en) * 2008-03-05 2010-05-25 Xilinx, Inc. Electronic fuse programming current generator with on-chip reference
JP2009266950A (ja) * 2008-04-23 2009-11-12 Toshiba Corp 半導体集積回路
US7911820B2 (en) * 2008-07-21 2011-03-22 International Business Machines Corporation Regulating electrical fuse programming current
US8134854B2 (en) * 2008-11-25 2012-03-13 Mediatek Inc. Efuse device
US8745410B2 (en) * 2009-03-18 2014-06-03 Atmel Corporation Method and apparatus to scramble data stored in memories accessed by microprocessors
US8189419B2 (en) * 2009-07-06 2012-05-29 International Business Machines Corporation Apparatus for nonvolatile multi-programmable electronic fuse system
JP5636794B2 (ja) * 2010-07-30 2014-12-10 ソニー株式会社 半導体装置及びその駆動方法
US10249379B2 (en) * 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US10229746B2 (en) * 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US8351291B2 (en) * 2011-05-06 2013-01-08 Freescale Semiconductor, Inc Electrically programmable fuse module in semiconductor device
EP3327724B1 (en) * 2013-09-21 2020-10-28 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9324448B2 (en) * 2014-03-25 2016-04-26 Semiconductor Components Industries, Llc Fuse element programming circuit and method
CN106910525B (zh) * 2015-12-23 2019-09-20 中芯国际集成电路制造(北京)有限公司 电可编程熔丝单元阵列及其操作方法
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6246496A (ja) * 1985-08-23 1987-02-28 Sony Corp 固定記憶装置の書き込み方法
US6972614B2 (en) 2004-04-07 2005-12-06 International Business Machines Corporation Circuits associated with fusible elements for establishing and detecting of the states of those elements
JP2006253353A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd 電気ヒューズモジュール
JP4946133B2 (ja) * 2005-03-30 2012-06-06 ヤマハ株式会社 ヒューズ素子切断手順の決定方法
US7200064B1 (en) * 2005-10-07 2007-04-03 International Business Machines Corporation Apparatus and method for providing a reprogrammable electrically programmable fuse
US7254078B1 (en) * 2006-02-22 2007-08-07 International Business Machines Corporation System and method for increasing reliability of electrical fuse programming

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10180447B2 (en) 2015-07-20 2019-01-15 Eaton Intelligent Power Limited Electric fuse current sensing systems and monitoring methods
US10598703B2 (en) 2015-07-20 2020-03-24 Eaton Intelligent Power Limited Electric fuse current sensing systems and monitoring methods
US11143718B2 (en) 2018-05-31 2021-10-12 Eaton Intelligent Power Limited Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse
US11289298B2 (en) 2018-05-31 2022-03-29 Eaton Intelligent Power Limited Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse

Also Published As

Publication number Publication date
US7405590B1 (en) 2008-07-29
JP2009027159A (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
JP4772833B2 (ja) Ｉｃ内のヒューズ・プログラミング電流を制御するためのシステムおよび方法
US7701226B2 (en) Systems and methods for determining the state of a programmable fuse in an IC
US8380768B2 (en) Random number generator
JP4624516B2 (ja) ヒューズ検出回路およびその集積回路メモリ
US7224633B1 (en) eFuse sense circuit
US7098721B2 (en) Low voltage programmable eFuse with differential sensing scheme
US7200064B1 (en) Apparatus and method for providing a reprogrammable electrically programmable fuse
US7528646B2 (en) Electrically programmable fuse sense circuit
JP6008387B2 (ja) 半導体デバイスの電気的にプログラミング可能なヒューズモジュール
US9502132B2 (en) Multi level antifuse memory device and method of operating the same
US8305822B2 (en) Fuse circuit and semiconductor memory device including the same
US7986024B2 (en) Fuse sensing scheme
US7242239B2 (en) Programming and determining state of electrical fuse using field effect transistor having multiple conduction states
KR102529357B1 (ko) 1 회 프로그래밍가능 메모리 셀들에 대한 기입 종료를 제공하기 위한 시스템들 및 방법들
JP2007299926A (ja) 抵抗変化型ヒューズ回路
US7924646B2 (en) Fuse monitoring circuit for semiconductor memory device
JP3361006B2 (ja) 半導体デバイス
JP2006253353A (ja) 電気ヒューズモジュール
JP2012109403A5 (ja)
JP2012109329A (ja) 半導体装置及びその制御方法
US10127998B2 (en) Memory having one time programmable (OTP) elements and a method of programming the memory
US7495987B2 (en) Current-mode memory cell
KR102229463B1 (ko) 이퓨즈 otp 메모리 장치 및 그 구동 방법
CN118053475A (zh) 一次性可编程存储器的写入电路及存储装置
KR100632617B1 (ko) 리페어 회로

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees