JP2009016791A - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
JP2009016791A
JP2009016791A JP2008074521A JP2008074521A JP2009016791A JP 2009016791 A JP2009016791 A JP 2009016791A JP 2008074521 A JP2008074521 A JP 2008074521A JP 2008074521 A JP2008074521 A JP 2008074521A JP 2009016791 A JP2009016791 A JP 2009016791A
Authority
JP
Japan
Prior art keywords
chip resistor
manufacturing
constant
resistor according
resistance body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008074521A
Other languages
English (en)
Inventor
Rong-Tzer Tsai
榮澤 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FEEL CHERNG ENTERPRISE Co Ltd
Original Assignee
FEEL CHERNG ENTERPRISE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FEEL CHERNG ENTERPRISE Co Ltd filed Critical FEEL CHERNG ENTERPRISE Co Ltd
Publication of JP2009016791A publication Critical patent/JP2009016791A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

【課題】従来技術では必要としない電流伝導インピーダンスを回避し、抵抗温度係数(TCR)を有効に安定的に低減する。
【解決手段】熱伝導接合層により基材と定抵抗体とを対向貼り合わせ、保護層を該定抵抗体の一部の表面に被覆することで、該定抵抗体の表面が該保護層に被覆されていない部分を2つの電極領域に区画する抵抗器およびその製造方法を提供する。基材と定抵抗体との貼り合わせ設計は、従来技術では半導体製造工程を使用したことで発生していた高コストという問題が回避でき、製造の容易化、製造歩留まりの向上およびコストの低下を図ることが可能である。
【選択図】図1E

Description

本発明は、抵抗器に関し、特に低抵抗温度係数であって、高精度低抵抗値のチップ抵抗器およびその製造方法に関するものである。
各種電子装置の携帯化および微小化の発展に伴い、常に回路に使用され両端の電位差を計測するためのチップ抵抗器は、さらなる微小化が求められている。計測誤差の低減や電流値検出の向上のために、通常、抵抗値0.02Ω〜10Ω、定格許容パワーが0.1W以上の低抵抗高パワー特性を有するものが必要であり、しかも、抵抗温度係数(TCR)を下げるというニーズも満たさなければならず、従来の印刷またはコーティング技術を採用する製造工程において、大量生産を経済的に行うことは実際のところ困難であった。
中華民国特許公報公告第350071号には、セラミックス基板上に抵抗膜(材質はガラスと導電粒子とが混合されてなる抵抗ペーストである)をスクリーン印刷技術により印刷して、乾燥、高温焼結等の製造工程を経て成形した後、レーザ修正により一部の領域を溶解することでトレンチを形成して、その抵抗値を調整し、最後に電気メッキ製造工程により電極を作成するチップ抵抗器が開示されている。ただし、抵抗膜が印刷方式により形成されたため、その厚さの均一性は制御が難しくなり、しかも高温焼結の拡散変異の影響により、抵抗膜の抵抗値の変化が大きくなってしまう。特に、チップ抵抗器が高周波数の環境に応用された場合には、抵抗膜の空隙率(porosity)が高く、構造が脆弱であることにより高周波数信号の損失が大きくて、高周波数製品に適用することができなくなってしまうことがある。
さらに、セラミックス基板上に、例えばスパッタリング蒸着(Sputter Deposition)または蒸着(Evaporation)のような物理気相蒸着技術(PVD、Physical Vapor Deposition)や化学気相蒸着技術(CVD、Chemical Vapor Deposition)等の半導体製造工程により抵抗膜を生成するためのコーティング技術の製造方法が知られている。半導体製造工程によりチップ抵抗器が作成されているため、設備に対する投資は極めて高価であり、また半導体製造工程の歩留まりの制限により、製造コストが高くなりすぎ、製品の競争力が大幅に低下してしまう。また、前記半導体製造工程において抵抗膜に対するパターニング作業はリソグラフィ技術により形成され、フォトレジスト膜が除去されないと後続の処理が行なえない。ただし、フォトレジスト膜が除去された際に、除去が不足または過多になることがよく発生するため、抵抗膜が露出して汚染または酸化されやすくなり、その電気特性に影響を及ぼし、製造工程の歩留まりがその分だけ低下することもあった。
上記の課題を解決するために、中華民国特許公報公告第I237898号には、まず、絶縁基板の上表面において該絶縁基板の両端にある主電極をそれぞれ形成し、そして薄膜沈積方式により前記工程における絶縁基板の上表面に1つの抵抗膜を形成し、そして印刷方式により前記工程における抵抗膜に第1の保護層を形成、第1の保護層はそれらの主電極間にある少なくとも一部の抵抗膜をマスクし、それらの主電極にある隣接した端の一部の抵抗膜を露出させ、それらの主電極間にある第1の保護層の一部は、間断なく延び、第1の保護層をマスクして露出部分の抵抗膜を除去し、最後に前記工程における絶縁基板の両端部に端面電極を2つ形成し、これに対応する主電極をそれぞれマスクするという製造方法が開示されている。
ただし、上述した技術は半導体製造工程技術を採用しているため、高コストと低歩留まりという課題が残っており、さらに2つの保護層のコーティング製造工程を別途に増やす必要があるため、製造コストはさらに高くなってしまう。また、その抵抗膜は、主電極を介して間接的に端面電極に電気的に接続されているため、抵抗膜と主電極との抵抗温度係数(TCR)が互いに結合され増大し、製造されたチップ抵抗器の抵抗温度係数を所要値に下げることができなくなり、さらにその放熱効率にも影響を与えるようになる。
従って、上述した従来技術は製造工程の歩留まりが低く、設備や製造のコストも上昇し、抵抗温度係数を所要値に下げられないといった欠点が存在したため、それらの欠点を有効に解決するためのチップ抵抗器およびその製造方法を提供することは、当該技術領域において極めて解決すべき課題となっている。
そこで、以上のとおりの事情に鑑み、本発明は、容易に製造することができ、製造工程の歩留まりを向上させることができるチップ抵抗器およびその製造方法を提供することを目的とする。
また、本発明は、抵抗温度係数を安定的に所要値まで下げることができるチップ抵抗器およびその製造方法を提供することを目的とする。
さらに、本発明は、コストを下げることができるチップ抵抗器およびその製造方法を提供することを目的とする。
上記の課題を解決するために、本発明に係わるチップ抵抗器の製造方法は、基材および定抵抗体を提供する工程と、熱伝導接合層により該基材と該定抵抗体とを対向貼り合わせる工程と、保護層を該定抵抗体の一部の表面に被覆することにより、該定抵抗体の表面が該保護層に被覆されていない部分を2つの電極領域に区画する工程とを備えている。
前記製造方法において、該熱伝導接合層は、樹脂貼りシートまたは熱伝導接着ペーストを採用することができ、材質はエポキシ樹脂であり、その貼り合わせ方や印刷順序は特に制限されるものではない。一つの実施形態において、該樹脂貼りシートまたは熱伝導接着ペーストを基材に予め貼り合わせるか印刷しておき、その後、この樹脂貼りシートまたは熱伝導接着ペーストにより該定抵抗体を貼り合わせることができる。他の実施形態において、該樹脂貼りシートまたは熱伝導接着ペーストを該定抵抗体に予め貼り合わせるか印刷しておき、その後、この樹脂貼りシートまたは熱伝導接着ペーストにより該基材を貼り合わせることができる。さらに、該熱伝導接着ペーストは、樹脂貼りシートまたは熱伝導接着ペーストに限定されるものではなく、貼り合わせの製造工程が提供され、熱伝導、絶縁特性を有する接着材料であればよく、例えば熱伝導絶縁ペーストを印刷してなるものであってもよい。該熱伝導絶縁ペーストを該基材に予め印刷しておいてから、該熱伝導絶縁ペーストを該定抵抗体に貼り合わせるのが好ましい。
一つの実施形態において、保護層を定抵抗体の中段領域の表面に被覆することにより、該定抵抗体の表面が中段領域に対応する両端領域を2つの電極領域に区画する。また、他の実施形態において、定抵抗体の2つの電極領域の表面には、例えば電位差の計測を必要とする回路板に半田付けするための電極をそれぞれ形成してよく、電極はローリングメッキ方式により電極領域の表面に形成されるのが好ましい。
使用される基材は、基本特性として絶縁特性を有するものであればよく、特に制限されるものではなく、例えばセラミックス基板を採用してもよい。定抵抗体は、基本特性として抵抗値を予め規定した膜片、例えば中央にパンチ孔を有する金属片であってもよく、表面にトレンチを有する金属コーティングであってもよく、また表面にトレンチを有する金属転写膜であってもよい。
同一の目的を達成するために、本発明では、さらにチップ抵抗器が提供されており、基材と、定抵抗体と、該基材と該定抵抗体とを対向貼り合わせる熱伝導接合層と、該定抵抗体の一部の表面に被覆することで、該定抵抗体の表面が被覆されていない部分を2つの電極領域に区画する保護層とを備えている。
本発明に係るチップ抵抗器およびその製造方法は、熱伝導接合層により該基材と該定抵抗体とを対向接合させているため、従来技術では半導体製造工程を使用したことで発生していた高コストという問題が回避でき、製造の容易化、製造歩留まりの向上およびコストの低下を図ることが可能である。定抵抗体の表面が保護層に被覆されていない部分を直接2つの電極領域に区画するため、半田付けに有利である電極を直接形成することができるとともに、半田付けの応用を直接提供することができることにより従来技術では必要としない電流伝導インピーダンスを回避し、抵抗温度係数を有効に安定的に低減することを可能にする。
下記において特定の具体的な実施例により本発明の実施方式を説明する。明細書に記載の内容は、この技術分野に精通した者なら簡単に本発明のその他の利点や効果が理解できる。
図1Aないし図1Gは、本発明に係るチップ抵抗器の製造方法の第1の実施形態に基づいて描かれたフローチャートを示す。図に示すように、本発明に係るチップ抵抗器の製造方法は、下記の工程を備えているが、それらに限定されるものではないのはいうまでもない。
図1Aおよび図1Bに示すように、まず、基材1と定抵抗体2とを提供する。基材1は、アルミナを主材質とするセラミックス基板を採用することを例にしているが、それは基本特性として絶縁特性を有するものであればよく、特に限定されるものではない。例えば、その他の実施形態において、ガラス基板またはプラスチック基板を採用してもよく、本実施形態に記載のものに限定されるものではない。定抵抗体2は、中央にパンチ孔21を有する金属片を例にしている。この金属片の材質は、銅、マンガン、錫またはニッケルの合金であってもよいが、それらに限定されるものではない。パンチ孔21は、円形または矩形等で面積または長さが計算され抵抗値に換算されやすい形状であってもよく、プレス加工により予めプレス成形される。定抵抗体2は、基本特性としてその抵抗値を予め規定した板片または膜片であればよく、例えば表面にトレンチを有する金属コーティングであってもよく、または表面にトレンチを有する金属転写膜であってもよく、本実施形態に記載のものに限定されるものではない。
図1Cおよび図1Dに示すように、熱伝導接合層3により基材1と定抵抗体2とを対向貼り合わせる。熱伝導接合層3は樹脂貼りシートを採用してもよく、その材質は、例えばエポキシ樹脂であり、その貼り合わせ順序は特に制限されるものではない。本実施形態において、樹脂貼りシートを例にする熱伝導接合層3を基材1に予め貼り合わせておいてから、該熱伝導接合層3により該定抵抗体2を貼り合わせる。当然のように、熱伝導接合層3は、樹脂貼りシートを採用することに限定されるものではなく、貼り合わせの製造工程が提供され、熱伝導、絶縁特性を有する接着材料であればよく、例えば熱伝導絶縁ペーストを印刷してなるものであってもよい。熱伝導絶縁ペーストを基材1に予め印刷しておいてから、該熱伝導絶縁ペーストにより該定抵抗体2を貼り合わせるのが好ましい。
図1Eに示すように、保護層4を定抵抗体2の一部の表面に被覆することにより、該定抵抗体2の表面が該保護層4に被覆されていない部分を2つの電極領域23に区画する。ここまでの工程で、チップ抵抗器の製品が完成したものと見なす。保護層4は、絶縁効果を基本特性とするものが提供される。本実施形態においては、例えばエポキシ樹脂等の絶縁材料を採用し、塗布方式により定抵抗体2の中段領域表面(上面および側面を含む)に被覆することにより、定抵抗体2の表面が中段領域に対応する両端領域を2つの電極領域23に区画する。実際の応用において、定抵抗体2の表面に区画された2つの電極領域23により、外部装置に直接半田付けすることができ、例えば回路板の所定の回路に直接半田付けすることができる。
図1Fに示すように、後続して実際に応用された半田付けの便利性を利用して、定抵抗体2の2つの電極領域23の表面に、例えば電位差の計測を必要とする回路板に半田付けするための電極5がそれぞれ形成されてもよい。好ましい実施形態において、電極5はローリングメッキ方式により電極領域23の表面に形成されるが、それに限定されるものではなく、電極領域23の表面に直接電極5が形成される方法であればよい。その基本条件は両者間のいかなる媒質をも介さず連接する方法であり、例えばその他の電気メッキ方式または熱圧着方式のいずれもが中間媒質を介さない方法である。電極5の形成は、外部への半田付けの便利性が提供されることを目的とするため、電極5の材質は錫を有する合金材料、例えば銅、ニッケル、錫の3種の金属材料の合金であるのが好ましい。
ここでは、本実施形態において単一のチップ抵抗器の製造フローを例に説明しているが、本発明の技術思想はこれらに限定されるものではなく、バッチ生産のための生産における慣用方法、例えば前述したセラミックス基板1を複数のマトリックス配置の状態に整合し、定抵抗体2を複数のマトリックス配置の状態に整合し、後続の製造工程により複数のチップ抵抗器を同時に完成した後、単一分割を行う作業であればよい。その製造工程は本発明の技術思想から逸脱されない限り、本発明に含まれるものと見なし、バッチ生産同時作業および単一分割作業は、所属する技術領域において通常知識を有する者が常に理解し実施しうるものであるため、その他の実施形態に照らして詳しく説明することを省略する。
図2Aないし図2Gは、本発明に係るチップ抵抗器の製造方法の第2の実施形態に基づいて描かれたフローチャートを示す。このチップ抵抗器の製造方法は、大部分が前記第1の実施形態の製造工程と同じ製造工程を備え、製造されたチップ抵抗器の構造を何も変更していない。本願明細書をより簡単明瞭にするために、同一または相当部分に同一符号を付し、別途に区分表示せず、製造工程の共通点と変化(共通点と変化)についてのみ詳述する。
図2Aおよび図2Bに示すように、まず、基材1と定抵抗体2とを提供する。基材1および定抵抗体2の特性や変化は、第1の実施形態と同一であるため、詳しい説明を省略する。
図2Cおよび図2Dに示すように、熱伝導接合層3により基材1と定抵抗体2とを対向貼り合わせる。熱伝導接合層3は、樹脂貼りシートを採用してもよく、その材質は、例えばエポキシ樹脂であり、その貼り合わせ順序は特に制限されるものではない。本実施形態において、樹脂貼りシートを例にする熱伝導接合層3を定抵抗体2に予め貼り合わせておいてから、該熱伝導接合層3により該基材1を貼り合わせる。熱伝導接合層3の特性や変化は第1の実施形態と同一であるため、ここでは詳しい説明を省略する。
図2Eおよび図2Fに示すように、引き続き保護層4を被覆する工程、実際の応用において2つの電極領域23の表面に電極5をそれぞれ形成する工程、および保護層4と電極5の特性や変化は、第1の実施形態と同一であるため、詳しい説明を省略する。
また、本発明では、図1Eおよび図2Eに示すように、さらにチップ抵抗器が提供されており、基材1と、定抵抗体2と、該基材1と該定抵抗体2とを対向貼り合わせる熱伝導接合層3と、該定抵抗体2の一部の表面に被覆することにより、該定抵抗体2の表面の被覆されていない部分を2つの電極領域23に区画する保護層4とを備えている。
基材1、定抵抗体2、熱伝導接合層3、保護層4の材質特性や構造変化は、前記の製造方法に記載のものと同一であるため、詳しい説明を省略する。また、本発明に係るチップ抵抗器は、図1Fまたは図2Fに示すように、2つの電極領域23の表面に形成された電極5を備えてもよい。
図3は、本発明に係るチップ抵抗器を外部装置に応用する場合の使用状態の熱伝導を模式的に示す。図に示すように、チップ抵抗器の2つの電極領域23の表面の電極5は、外部装置6(例えば回路板)の回路において対応する回路接点61に半田付けすることができ、前記チップ抵抗器に対応する構造設計において、電極5は直接定抵抗体2に接続されているため、定抵抗体2の作動で熱量が生じた場合、図中の矢印が示すように、保護層4のブロッキングにより熱伝導性がよい基材1へ熱伝導され、基材1が定抵抗体2の両側にある電極の好適なルートを介して回路接点61に伝導される。従って、熱量は基材1を介して熱拡散されるとともに、回路接点61を介して直接外部装置6の印刷回路に伝導される。これにより、熱量が直接下方へ拡散され、例えば回路板の外部装置6が焼損することを回避し、電極5と定抵抗体2の温度の上昇により抵抗温度係数の過大な変化を有効に抑制することができるため、抵抗値が非常に低い製品に適用することができる。
上述のように、本発明に係るチップ抵抗器およびその製造方法は、熱伝導接合層により該基材と該定抵抗体とを対向貼り合わせているため、従来技術では半導体製造工程を使用したことで発生していた高コストという問題が回避でき、製造の容易化、製造歩留まりの向上およびコストの低下を図ることが可能である。定抵抗体の表面が保護層に被覆されていない部分を直接2つの電極領域に区画するため、半田付けに有利である電極を直接形成することができるとともに、半田付けの応用を直接提供することができることにより従来技術では必要としない電流伝導インピーダンスを回避し、また、抵抗温度係数を有効に低減することを可能にする。従って、本発明に係るチップ抵抗器およびその製造方法は、従来技術に存在した種々の問題を解決することができ、特許請求の要件における産業上の利用性、新規性および進歩性を満たしている。
上述のように、これらの実施の形態は本発明の原理および効果・機能を例示的に説明するものであり、本発明はこれらによって限定されるものではない。本発明に係る実質的な技術内容は、下記の特許請求の範囲に定義される。本発明は、この技術分野に精通した者により特許請求の範囲を逸脱しない範囲で色々な修飾や変更をすることが可能であり、そうした修飾や変更は本発明の技術範囲に含まれているものである。
本発明に係るチップ抵抗器の製造方法の第1の実施形態のフローチャートを模式的に示す。 本発明に係るチップ抵抗器の製造方法の第1の実施形態のフローチャートを模式的に示す。 本発明に係るチップ抵抗器の製造方法の第1の実施形態のフローチャートを模式的に示す。 本発明に係るチップ抵抗器の製造方法の第1の実施形態のフローチャートを模式的に示す。 本発明に係るチップ抵抗器の製造方法の第1の実施形態のフローチャートを模式的に示す。 本発明に係るチップ抵抗器の製造方法の第1の実施形態のフローチャートを模式的に示す。 本発明に係るチップ抵抗器の製造方法の第2の実施形態のフローチャートを模式的に示す。 本発明に係るチップ抵抗器の製造方法の第2の実施形態のフローチャートを模式的に示す。 本発明に係るチップ抵抗器の製造方法の第2の実施形態のフローチャートを模式的に示す。 本発明に係るチップ抵抗器の製造方法の第2の実施形態のフローチャートを模式的に示す。 本発明に係るチップ抵抗器の製造方法の第2の実施形態のフローチャートを模式的に示す。 本発明に係るチップ抵抗器の製造方法の第2の実施形態のフローチャートを模式的に示す。 本発明に係るチップ抵抗器の使用状態の熱伝導を模式的に示す。
符号の説明
1 基材
2 定抵抗体
21 パンチ孔
23 電極領域
3 熱伝導接合層
4 保護層
5 電極
6 外部装置
61 回路接点

Claims (23)

  1. 基材および定抵抗体を提供する工程と、
    熱伝導接合層により前記基材と前記定抵抗体とを対向貼り合わせる工程と、
    保護層を前記定抵抗体の一部の表面に被覆することにより、前記定抵抗体の表面が前記保護層に被覆されていない部分を2つの電極領域に区画する工程と、
    を備えていることを特徴とするチップ抵抗器の製造方法。
  2. 前記熱伝導接合層が、樹脂貼りシートであることを特徴とする請求項1に記載のチップ抵抗器の製造方法。
  3. 前記樹脂貼りシートを前記基材に予め貼り合わせた後、前記樹脂貼りシートにより前記定抵抗体を貼り合わせることを特徴とする請求項2に記載のチップ抵抗器の製造方法。
  4. 前記樹脂貼りシートを前記定抵抗体に予め貼り合わせた後、前記樹脂貼りシートにより前記基材を貼り合わせることを特徴とする請求項2に記載のチップ抵抗器の製造方法。
  5. 前記樹脂貼りシートの材質が、エポキシ樹脂であることを特徴とする請求項2に記載のチップ抵抗器の製造方法。
  6. 前記熱伝導接合層が、熱伝導絶縁ペーストを印刷してなることを特徴とする請求項1に記載のチップ抵抗器の製造方法。
  7. 前記熱伝導絶縁ペーストを前記基材に予め印刷した後、前記熱伝導絶縁ペーストにより前記定抵抗体を貼り合わせることを特徴とする請求項6に記載のチップ抵抗器の製造方法。
  8. 前記保護層を前記定抵抗体の中段領域表面に被覆することにより、前記定抵抗体の表面が中段領域に対応する両端領域を2つの電極領域に区画することを特徴とする請求項1に記載のチップ抵抗器の製造方法。
  9. 前記定抵抗体の2つの電極領域の表面に、電極がそれぞれ形成される工程をさらに備えていることを特徴とする請求項8に記載のチップ抵抗器の製造方法。
  10. 前記電極が、ローリングメッキ方式により前記電極領域の表面に形成されることを特徴とする請求項9に記載のチップ抵抗器の製造方法。
  11. 前記基材が、セラミックス基板、ガラス基板、およびプラスチック基板のいずれかから選択されるものであることを特徴とする請求項1に記載のチップ抵抗器の製造方法。
  12. 前記セラミックス基板の材質が、アルミナであることを特徴とする請求項11に記載のチップ抵抗器の製造方法。
  13. 前記定抵抗体が、中央にパンチ孔を有する金属片であることを特徴とする請求項1に記載のチップ抵抗器の製造方法。
  14. 前記定抵抗体が、表面にトレンチを有する金属コーティングであることを特徴とする請求項1に記載のチップ抵抗器の製造方法。
  15. 前記定抵抗体が、表面にトレンチを有する金属転写膜であることを特徴とする請求項1に記載のチップ抵抗器の製造方法。
  16. 基材と、
    定抵抗体と、
    前記基材と前記定抵抗体とを対向貼り合わせる熱伝導接合層と、
    前記定抵抗体の一部の表面に被覆することで、前記定抵抗体の表面の被覆されていない部分を2つの電極領域に区画する保護層と、
    を備えていることを特徴とするチップ抵抗器。
  17. 前記熱伝導接合層が、樹脂貼りシートであることを特徴とする請求項16に記載のチップ抵抗器。
  18. 前記樹脂貼りシートの材質が、エポキシ樹脂であることを特徴とする請求項17に記載のチップ抵抗器。
  19. 前記熱伝導接合層が、熱伝導絶縁ペーストを印刷してなることを特徴とする請求項16に記載のチップ抵抗器。
  20. 前記保護層を前記定抵抗体の中段領域表面に被覆することにより、前記定抵抗体の表面が中段領域に対応する両端領域を2つの電極領域に区画することを特徴とする請求項16に記載のチップ抵抗器。
  21. 前記定抵抗体の2つの電極領域の表面にそれぞれ形成される2つの電極領域をさらに備えていることを特徴とする請求項20に記載のチップ抵抗器。
  22. 前記基材が、セラミックス基板、ガラス基板、およびプラスチック基板のいずれかから選択されるものであることを特徴とする請求項16に記載のチップ抵抗器。
  23. 前記定抵抗体が、中央にパンチ孔を有する金属片、表面にトレンチを有する金属コーティング、または表面にトレンチを有する金属転写膜のいずれかから選択されるものであることを特徴とする請求項16に記載のチップ抵抗器。
JP2008074521A 2007-06-29 2008-03-21 チップ抵抗器およびその製造方法 Pending JP2009016791A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096123664A TW200901236A (en) 2007-06-29 2007-06-29 Chip resistor and method for fabricating the same

Publications (1)

Publication Number Publication Date
JP2009016791A true JP2009016791A (ja) 2009-01-22

Family

ID=40159692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008074521A Pending JP2009016791A (ja) 2007-06-29 2008-03-21 チップ抵抗器およびその製造方法

Country Status (3)

Country Link
US (1) US20090002121A1 (ja)
JP (1) JP2009016791A (ja)
TW (1) TW200901236A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974655B1 (ko) * 2008-06-17 2010-08-09 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5913782B2 (ja) * 2009-12-24 2016-04-27 ソニー株式会社 料金計算装置、料金計算システム及び料金計算方法
CN102881387B (zh) * 2011-07-14 2015-07-08 乾坤科技股份有限公司 运用压合胶贴合的微电阻产品及其制造方法
JP6258116B2 (ja) * 2014-04-25 2018-01-10 Koa株式会社 抵抗器の製造方法
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) * 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162601U (ja) * 1980-05-01 1981-12-03
JPH09320802A (ja) * 1996-05-29 1997-12-12 Matsushita Electric Ind Co Ltd 抵抗器
JPH10223401A (ja) * 1997-02-10 1998-08-21 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2002151304A (ja) * 2000-11-09 2002-05-24 Alpha Electronics Corp 金属箔抵抗器およびその製造方法
JP2006228978A (ja) * 2005-02-17 2006-08-31 Rohm Co Ltd 低抵抗のチップ抵抗器とその製造方法
JP2007141907A (ja) * 2005-11-15 2007-06-07 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162601U (ja) * 1980-05-01 1981-12-03
JPH09320802A (ja) * 1996-05-29 1997-12-12 Matsushita Electric Ind Co Ltd 抵抗器
JPH10223401A (ja) * 1997-02-10 1998-08-21 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2002151304A (ja) * 2000-11-09 2002-05-24 Alpha Electronics Corp 金属箔抵抗器およびその製造方法
JP2006228978A (ja) * 2005-02-17 2006-08-31 Rohm Co Ltd 低抵抗のチップ抵抗器とその製造方法
JP2007141907A (ja) * 2005-11-15 2007-06-07 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法

Also Published As

Publication number Publication date
TW200901236A (en) 2009-01-01
TWI372401B (ja) 2012-09-11
US20090002121A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
US7746212B2 (en) Temperature sensor and method for its production
WO2015196634A1 (zh) 大功率精密合金贴片电阻器的制作方法
US10319610B2 (en) Package carrier
JP2009016791A (ja) チップ抵抗器およびその製造方法
US9368308B2 (en) Fuse in chip design
JP2006344477A (ja) チップ型ヒューズ
JP2009289770A (ja) 抵抗器
WO2004093101A1 (ja) チップ抵抗器およびその製造方法
TW201306061A (zh) 具有軟性材料層之微電阻元件及其製造方法
JPH10149901A (ja) 電気抵抗器および電気抵抗器の製造方法
JP2006310277A (ja) チップ型ヒューズ
CN101364463A (zh) 芯片电阻器及其制法
JP2009016793A (ja) 開口定抵抗型のチップ抵抗器およびその製造方法
JP2009016792A (ja) チップ抵抗器およびその製造方法
JP6392583B2 (ja) 回路基板、および電子装置
KR101075664B1 (ko) 칩 저항기 및 이의 제조 방법
JP6258677B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP6317178B2 (ja) 回路基板および電子装置
JP2016122695A (ja) 多数個取り配線基板、配線基板および電子装置
JP2005243739A (ja) 電子部品収納用パッケージおよび電子装置
JP2004296960A (ja) 熱電素子とその製造方法
TWI736421B (zh) 電路板及其製造方法
US11362505B2 (en) Protective element and a fabrication method thereof
JP2017117995A (ja) 電子装置
JP6301645B2 (ja) 多数個取り配線基板、配線基板および電子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315