JP2008547240A - 外部からの不正操作に対するセンシティブな電子装置データモジュールのハードウェア保護装置 - Google Patents

Abstract

回路担体にハードウェア保護装置が統合される。これによって回路担体において回路基板の形式で統合されたセンサシステムが得られ、このセンサシステムは従来の「ハイテク」回路基板テクノロジによって製造されかつ電子装置モジュール製造の従来の装着ラインにおいて装着され処理されうる。

Description

例えば商用車両のタコグラフ、金融機関、現金自動支払機、飛行機及びセンシティブなデータが取り扱われる至るところで使用されるような非常にセンシティブなデータ処理及びデータセキュリティのための電子装置モジュールはハードウェア的に例えば化学的又は物理的な攻撃（例えば機械的、レーザ、火など）のような外部からの不正操作に対してデータは不正操作できないように保護されるべきである。

これまでは保護すべき電子装置モジュールをいわゆるアンチドリルフォイルによって周囲をパッケージングする解決策が存在した。このようなアンチドリルフォイルは例えばＧｏｒｅ社によって既製品として存在し又はＦｒｅｕｄｅｎｂｅｒｇ社によって導電性銀ペーストプリントを有するフォイルとして提供されている。フォイルは内側へモジュールに電気的に接続されている。電子装置モジュールが３次元的にパッケージングされた後で、この電子装置モジュールは次いで合成樹脂を有する容器の中に入れられる。パッケージングを開こうと試みると、攻撃が行われる箇所においてフォイル上の電気的導体パス又は抵抗線路が否応なく損なわれて遮断され、このことはこの電子装置モジュールにおいて記憶されたデータが直ぐに消去されることをもたらす。これによってデータは不正操作されず、従って、外部からの攻撃は相応の管理機関により識別される。

この従来技術から公知の方法では２つの問題が生じる。一方でフォイルの使用は電子装置に適した組み立て方法に相応しない。他方でフォイルも組み立ての際にしばしば損傷し、この結果、高い欠陥率が生じる。

従って、本発明の課題は、電子装置モジュールに対するハードウェア保護装置を提供することであり、この装置は電子装置に適した製造過程に組み込まれうる。

上記課題は独立請求項に記載の本発明によって解決される。有利な実施形態は従属請求項から得られる。

従って、ハードウェア保護装置は、保護すべき回路の構成要素のための内部スペースを取り囲む回路担体の形式において、例えばネット状の形成物又は鳥かごの形のこの内部スペースを取り囲む導体構造を回路の認証されていない外部からの不正操作の検出のために有する。よって、回路へのアクセスの検出のための導体構造は直接回路の回路担体の中に組み込まれる。

内部スペースを取り囲む導体構造は例えばメアンダ及び／又はセクタを有するグリッドの形状の、ネットの形状の導体面及び/又は密にパターニングされた形成物として形成され、これらのメアンダ及び／又はセクタにおいて導体構造が異なる幾何学的形状で延在する。導体パス又は導体線路の形状の導体構造の２つの延在部分の間の絶縁間隔はこの場合従来のＨＤＩ（High Density Interconnection）構造に相応する。同じことは導体構造の延在部分の幅に対しても妥当する。
回路への認証されていないアクセスにより導体構造が損傷し、その結果コンタクトが閉鎖又は中断され、これにより回路へのアクセスが検出される。

有利にはハードウェア保護装置モジュール全体が１つ又は複数の回路基板の形の回路担体を有する。この回路基板／これらの回路基板は内部スペースに向いた側面上に及び/又は側面内に保護すべき回路の少なくとも若干の構成要素を有する。さらに、この回路基板は内部スペースに向いていない側面上に及び/又は側面内に内部スペースを取り囲む導体構造の一部分を有する。

有利には回路基板は、内部スペースを取り囲む導体構造のための層（レイヤ）及び保護すべき回路の若干の構成要素のワイヤリングのための層を有する多層回路基板又は多層セラミック基板である。

保護すべき回路の若干の構成要素のワイヤリングのための層はとりわけ内部スペースの方に向いた回路基板の側面上に及び/又は側面内に設けられる。回路基板におけるスルーホールはべリードビア及び/又は極めて異なるテクノロジ（プラズマエッチング、フォトディフィニション（photo-definition）又はレーザ穿孔）のマイクロビア（ブラインドマイクロホール）として構成される。

代替的に又は補足的に、保護すべき回路の構成要素のうちの幾つかのワイヤリングのために回路基板において発生すべきビルドアップ層がとりわけスルーホールとして極めて異なるテクノロジのマイクロビアを有するシーケンシャルビルドアップレイヤとして構成される。

有利にはハードウェア保護モジュールは更に別の多層回路基板及び/又は多層セラミック基板を有し、この更に別の多層回路基板及び/又は多層セラミック基板は第１の回路基板に対向して設けられており、その内部スペースに向いていない側面上に及び/又は側面内に内部スペースを取り囲む導体構造の更に別の部分を支持し、とりわけその内部スペースに向いた側面上に及び/又は側面内に保護すべき回路の更に別の構成要素を有する。

有利には、回路基板と更に別の回路基板との間にはフレーム回路基板が設けられており、このフレーム回路基板はこれら２つの回路基板を隔て、これによって自らとこれらの回路基板との間に内部スペースを発生する。例えば誘電体層及び導電層が層毎に互いに重なり合って設けられることによって、このフレーム回路基板はとりわけ多層回路基板テクノロジ又は多層セラミック基板において構成される。

内部スペースは中空スペースでもよいが、中空スペースでなければならないわけではない。例えば構成要素が内部スペース内に入れられる場合、この内部スペースはキャスティング樹脂によって充填される。

回路担体はとりわけ導体構造の損傷の検出のための検出器手段の接続のための端子を有する。

有利には、よって、回路担体全体は少なくとも基本的には多層回路基板テクノロジ及び/又は多層セラミックテクノロジにおいて構成される。

回路担体を有するモジュール全体はとりわけタコグラフ、走行データレコーダ及び/又はレール使用車両又は非レール使用車両において適用される。これは例えば現金自動支払機、金融機関のための装置及び飛行機においても使用されうる。とりわけ回路担体を有するこのモジュール全体の使用は、保護すべき暗号キー（ＲＳＡ、ＤＥＳ）が使用される場合に有利である。

保護すべき回路の構成要素のための内部スペースを取り囲む回路担体の製造のための方法において、この回路担体は回路へのアクセスの検出のための内部スペースを取り囲む導体構造により製造される。この方法の有利な実施形態は回路担体の有利な実施形態から得られる及びその逆。

前述したタイプの回路担体を有する装置は有利には不許可のアクセス及び/又は認証されていない不正操作による導体構造の損傷の検出のための検出器手段を有する。これによって検出器手段自体も保護されるように、これは保護すべき回路の構成部材として構成される。

本発明の更なる構成及び利点は図面に基づく実施例の記述から得られる。図面
図１は電子装置モジュールのための統合されたハードウェア保護装置の概略図を示し、
図２は図１のハードウェア保護装置の概略的な部分図を示し、
図３は図１のハードウェア保護装置の回路基板構造の断面図を示し、
図４は図１のハードウェア保護装置のフレーム回路基板を示す。

図１には保護すべき回路の若干の構成要素３を有する回路基板２の形式の第１のサブモジュールを有する回路担体１が見て取れる。回路基板２はプロテクションレイヤの形式の導体構造４を保護すべき回路へのアクセスの検出のための多層ワイヤリングの部分として有する。さらに、これは回路担体の外へと向かう保護すべき回路の信号線路及び電圧給電のためのビア５を有する。これらのビア５は内部スペースを取り囲む導体構造を貫通しており、差し込みプラグ挿入箇所６で終わっている。

回路担体１はさらに別の回路基板７を有し、この回路基板７は保護すべき回路の更に別の構成要素８を有する。

この更に別の回路基板７の更に別の構成要素８は回路基板２の面に向いているこの更に別の回路基板７の面に設けられており、この回路基板２の面上には保護すべき回路の若干の構成要素３がある。従って、保護すべき回路の全構成要素は回路基板２と更に別の回路基板７との間のこれらの回路基板の間に形成された内部スペース９の中に存在する。

回路基板２及び更に別の回路基板７はフレーム回路基板１０によって隔てられており、このフレーム回路基板１０はこれら２つの回路基板の間に設けられており、回路基板２及び更に別の回路基板７と共に内部スペース９を取り囲む。それぞれ保護すべき回路のワイヤリング及び構成要素３、８が内部スペース９に向いた回路基板２、更に別の回路基板７及びフレーム回路基板１０の側面及び/又は領域の中に及び/又は上に設けられるように、回路基板２、更に別の回路基板７及びフレーム回路基板１０は構成される。これらのワイヤリング及び構成要素３、８及び保護すべき回路全体は、完全に回路基板２の導体構造４、更に別の回路基板７の導体構造１１及びフレーム回路基板１０の導体構造１２の形成物によって取り囲まれており、これらはそれぞれ互いに電気的に接続されている。異なる回路基板１、２、１０の間の導体構造１１、１２、４の互いの接続は接続端子１４によって行われる。これらの接続端子１４は不規則に設けられている。導体構造はこれらの導体構造の損傷の検出のための特別な電子回路として構成された検出器手段と結合されている。これらの導体構造は検出器手段に所属しているものとして見なされうる。外側の周りを取り囲んでいる接続フレーム１３は電気的に特別な電子装置モジュールと結合されており、この結果、付加的な保護機能が生じる。

周りを取り囲む接続フレーム１３と異なる回路基板の接続に使用される端子１４との間には周りを取り囲む導体構造３５、３７が設けられており、これらの導体構造３５、３７は電気的に検出器手段と結合されている。

図３は回路基板２の構造を示す。この回路基板２は接地層乃至はアース層21、導体構造４のための少なくとも１つのハードウェア保護ネット層２２、少なくとも１つのハードウェア保護リワイヤリング層２３、少なくとも１つの電力供電層２４、少なくとも１つの接地層２５、複数の信号層２６、２７、２８を含む。これらの層の配置は、外側に保護層が設けられ、内側に信号及び給電層が設けられるように選択される。

図４ではフレーム回路基板１０のための回路基板構造が見て取れる。このフレーム回路基板１０は導体構造１５を有するｎ個の線路層から成る多層回路基板又は多層セラミック基板から成り、２つの導体平面の間の間隔は５００μｍより小さい。個々の層ならびに回路基板２及び更に別の回路基板７を互いに接続するために、フレーム回路基板１０はプレーテッドスルーホール（Plated Through Hole） の形式の貫通孔１６を含み、これらのプレーテッドスルーホールはこれらの層に対して垂直に回路基板２から更に別の回路基板まで延在している。

よって、ハードウェア的な不正操作保護は直接的に電子装置モジュールに組み込まれ、すなわちモジュールのために使用される回路基板２、７に組み込まれる。これによって回路担体１の内部スペース９の中にある回路へのアクセスの検出のための導体構造を有する回路担体１の形式の電子装置モジュールに対する統合ハードウェア保護装置が得られる。

このためにモジュールの実施形態は２つのサブモジュールを有するように構成され、これら２つのサブモジュールには保護すべき回路の構成要素３、８の形式のコンポーネントがただ片面だけに装着される。

これらのサブモジュールのための回路基板２、７は多層回路基板として構成され、構成要素３、８のワイヤリングのために必要な内部及び外部層は装着面に向いており、外部へガイドする電気的なスルーホールを回路基板背面、すなわち装着面とは反対の側面には持たない。

このために、保護すべき回路のモジュールの機能のために必要なスルーホールはべリードビア（buried Vias）として構成されるか又はサブモジュールワイヤリングのために必要なビルドアップ層はプラズマエッチングされた、フォトリソグラフィにより又はレーザ穿孔により発生されたマイクロビアスルーホール（Micro-Via-Durchkontaktierungen）を有するＳＢＵ構造物（sequential build up）として構成される。このために既存のコアの上にシーケンシャルにビルドアップ層が堆積され、マイクロビアが設けられる。

装着面上にはサブモジュール回路基板が装着領域の外側にコンタクトパッドをアレイ配置で有し、これらのコンタクトパッドは後ほど２つの片面に装着されたサブモジュールを「フェイスツーフェイス（face to face）に」フレーム回路基板１０を介して多層回路の形式で電気的に互いに接続するために使用される。

サブモジュールの回路基板２、７は装着面ではない側面において、すなわち内部スペース９に向いていない側面において同様に複数の導電層を含む。これらは例えば導体構造４、１１を有する多層の銅層として構成されており、これらの導体構造４、１１はそれぞれ非常に微細にパターニングされた導体パスとして実現され、これらの導体パスは一方では目の詰んだメッシュ状に層面を被覆し、他方では導体パスの実施形態に起因して層から層へと延在している。

１つの層の導体幅は絶縁間隔を被覆し、その下にある誘電体により分離された層の所属の導体線路の部分を被覆する。

これらは同様にべリードビア又はマイクロビアを介してモジュールへ内側へとワイヤリングされている。

例えばｘ方向に細い銅導体線路から成るこのようなメアンダ構造を有するレイヤ及びｙ方向において誘電体層により分離されたこのような構造を有するこのレイヤの下に又は上にあるレイヤの実施形態は、これらの導体パス４、１１が内側へとモジュールと結線され、従って超微細なパターニングに起因して外部からのアクセスの際には損傷することによって、機械的な不正操作に対するモジュールのハードウェア保護装置をもたらす。これによって導体構造４、１１の遮断及び/又は短絡が生じ、この遮断及び/又は短絡は回路乃至はモジュールにおいて記録される。

極めて微細な導体の構成は抵抗ペーストプリンティング（定義された抵抗値を有する統合された抵抗）において導体ペーストとして（セラミック厚膜テクノロジ）又はカーボンインクによるインクプリンティング（定義された抵抗値を有する統合された抵抗）として、少なくとも１つの層に亘って大面積で目の詰まったメッシュ状の形成物を発生し内側へとモジュールに電気的に接続されるあらゆる想定可能な構造において行われる。

サブモジュールの回路基板２、７のうちの少なくとも一方はフレックスリジッド（Flex-Rigid）回路基板として構成され乃至は堅い回路基板にデータ伝送のためのフレックス線路が塗布されうる。

サブモジュールの回路基板におけるハードウェア保護層の誘電体間隔は、端面からの穿孔の場合でもこの上に又は下にある保護層の損傷が生じ、従って保護メカニズムがトリガされるように選択される。例えばフレーム回路基板１０は堅く構成され、サブモジュールの２つの回路基板２、７はフレキシブルな回路として構成される。

２つの「フェイスツーフェイスに」配置されたサブモジュールの接続のために、同様に上記のような構成による回路基板構造が適用される。この回路基板はフレーム回路基板１０として構成され、マルチレイヤとして構成され、このマルチレイヤはその構成方法に起因して後ほど端面からモジュール全体が攻撃されることを阻止する。通常これは５００μｍより小さい個々の層の間隔を設けることによって達成される。保護回路のレイアウトの内部には電気的なスルーホール１６があり、これらのスルーホール１６は取付けられた状態において２つのサブモジュールを電気的に接続する。導体構造１２を導体パス又プリントされた抵抗又は保護機能のための類似のものの形式で含むレイアウト領域には、保護回路の個々の層のための不規則に分布された隠れたスルーホール（ビア）が存在する。両方のタイプ又は種類のスルーホールはフレーム回路基板１０のフレーム状の多層回路基板の上側及び下側に接続パッドとして構成され、これらは個々のサブモジュールの後ほどの互いの接続に使用される。

サブモジュールとフレーム回路基板との電気的接続及び機械的結合はハンダ付けにより行われ、次いで接着剤による又はラミネーションによる又はコンタクト接着剤による又は類似のやり方よるハンダギャップの封止が行われる。

上記のやり方で、回路担体に回路基板の形式で統合されたセンサシステムが作られ、このセンサシステムは従来の「ハイテク」回路基板テクノロジによって製造されかつ電子装置モジュール製造の従来の装着ラインにおいて装着され処理されうる。さらに、確実で、コスト安でかつ取り付けのために比較的大きなコストなしで処理されうるセキュリティシステムを直接電子装置モジュールに設けて組み込むという利点が得られる。このセキュリティシステムは高い信頼性においてハードウェア攻撃を検出する。

電子装置モジュールのための統合されたハードウェア保護装置の概略図を示す。 図１のハードウェア保護装置の概略的な部分図を示す。 図１のハードウェア保護装置の回路基板構造の概略的な断面図を示す。 図１のハードウェア保護装置のフレーム回路基板を示す。

符号の説明

１ 回路担体
２ 回路基板
３ 構成要素
４ 導体構造
５ ビア
６ 差し込みプラグ挿入箇所
７ 回路基板
８ 構成要素
９ 内部スペース
１０ フレーム回路基板
１１ 導体構造
１２ 導体構造
１３ 接続フレーム
１４ 接続端子
１６ 貫通孔、スルーホール
１７ コンタクト地点
２１ 接地層
２２ ハードウェア保護ネット層
２３ ハードウェア保護リワイヤリング層
２４ 電力給電層
２５ 接地層
２６〜２８ 信号層
３５ 導体構造
３７ 導体構造

Claims (13)

1. 回路担体であって、該回路担体は保護すべき回路の構成要素（３、８）のための内部スペース（９）を取り囲み、さらに前記保護すべき回路へのアクセスの検出のために前記内部スペース（９）を取り囲む導体構造（４、１１、１２）を有する、回路担体において、
   前記構成要素（３、８）及びこれら構成要素（３、８）のワイヤリングは完全に回路基板（２）の導体構造（４）、更に別の回路基板（７）の導体構造（１１）及びフレーム回路基板（１０）の導体構造（１２）によって取り囲まれており、これら回路基板（２、７、１０）はそれぞれ周りを取り囲んでいる接続フレーム（１３）によって互いに接続されていることを特徴とする、回路担体。
2. 回路担体（１）は回路基板（２）を有し、該回路基板（２）は、その内部スペース（９）に向いている側面の上に及び/又は側面の中に保護すべき回路の構成要素のうちの少なくともいくつか（３）を有し、その内部スペース（９）に向いていない側面の上に及び/又は側面の中に前記内部スペースを取り囲む導体構造（４）の一部分を有することを特徴とする、請求項１記載の回路担体。
3. 回路基板（２）は内部スペースを取り囲む導体構造（４）の一部分のための層及び保護すべき回路の構成要素のうちのいくつか（３）をワイヤリングするための層を有する多層回路基板又は多層セラミック基板であることを特徴とする、請求項２記載の回路担体。
4. 保護すべき回路の構成要素のうちのいくつか（３）をワイヤリングするための層は、内部スペース（９）に向いた回路基板（２）の側面上に及び/又は側面内に設けられていることを特徴とする、請求項２又は３記載の回路担体。
5. 保護すべき回路のスルーホールは回路基板（２）においてべリードビアとして構成されることを特徴とする、請求項２〜４のうちの１項記載の回路担体。
6. 保護すべき回路の構成要素のいくつか（３）のためのワイヤリングのために回路基板（２）において作られるビルドアップ層がシーケンシャルビルドアップレイヤとして構成されることを特徴とする、請求項３〜５のうちの１項記載の回路担体。
7. 回路担体（１）は更に別の回路基板（７）を有し、該更に別の回路基板（７）は、回路基板（２）に対向して配置されており、その内部スペース（９）に向いていない側面上に及び/又は側面内に前記内部スペースを取り囲む導体構造（１１）の一部分を支持し、その内部スペース（９）に向いた側面上に及び/又は側面内に保護すべき回路の更に別の構成要素（８）を有することを特徴とする、請求項３〜６のうちの１項記載の回路担体。
8. 回路基板（２）と更に別の回路基板（７）との間にはフレーム回路基板（１０）が設けられていることを特徴とする、請求項７記載の回路担体。
9. フレーム回路基板（１０）はプリント回路基板テクノロジにおいて構成されることを特徴とする、請求項８記載の回路担体。
10. 回路担体（１）はプリント回路基板テクノロジにおいて構成されることを特徴とする、請求項１〜９のうちの１項記載の回路担体。
11. 回路担体（１）は不規則な配置で導体構造（４、１１、１２）の損傷の検出のための検出器手段の接続のための接続端子（１４）を有することを特徴とする、請求項１〜１０のうちの１項記載の回路担体。
12. 請求項１〜１１のうちの１項記載の回路担体を有するタコグラフ、車両、飛行機、データレコーダ及び/又は現金自動支払機。
13. 請求項１〜１１のうちの１項記載の回路担体を製造するための方法。

Images