JP2008546194A - 半導体デバイスに蓄積される電荷の分布の抽出方法 - Google Patents
半導体デバイスに蓄積される電荷の分布の抽出方法 Download PDFInfo
- Publication number
- JP2008546194A JP2008546194A JP2008514128A JP2008514128A JP2008546194A JP 2008546194 A JP2008546194 A JP 2008546194A JP 2008514128 A JP2008514128 A JP 2008514128A JP 2008514128 A JP2008514128 A JP 2008514128A JP 2008546194 A JP2008546194 A JP 2008546194A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- distribution
- programming
- bit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009826 distribution Methods 0.000 title claims abstract description 128
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000005086 pumping Methods 0.000 claims abstract description 148
- 238000003860 storage Methods 0.000 claims description 36
- 230000006870 function Effects 0.000 claims description 24
- 238000012216 screening Methods 0.000 claims description 20
- 239000000969 carrier Substances 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 238000009825 accumulation Methods 0.000 claims description 9
- 230000002829 reductive effect Effects 0.000 claims description 9
- 230000009977 dual effect Effects 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000005259 measurement Methods 0.000 abstract description 45
- 238000012360 testing method Methods 0.000 abstract description 11
- 238000000605 extraction Methods 0.000 description 30
- 230000005527 interface trap Effects 0.000 description 29
- 150000004767 nitrides Chemical class 0.000 description 12
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000001419 dependent effect Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100165547 Caenorhabditis elegans bli-1 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- PDKGWPFVRLGFBG-UHFFFAOYSA-N hafnium(4+) oxygen(2-) silicon(4+) Chemical compound [O-2].[Hf+4].[Si+4].[O-2].[O-2].[O-2] PDKGWPFVRLGFBG-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002082 metal nanoparticle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Read Only Memory (AREA)
- Die Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
Claims (16)
- 所望される空間的電荷分布に従って電荷が蓄積される、互いから隔離された複数の離散電荷蓄積サイトからなる電荷トラップ層を備える所定のタイプの不揮発性メモリデバイスのプログラミング条件セットを決定するための方法であって、
上記デバイスはさらに、バルク内の電荷トラップ層の下側で2つの接合領域間に延在するチャネル領域と、上記電荷トラップ層上に延在するゲート領域とを備え、
(a)対応する数の上記タイプの不揮発性メモリデバイスの接合領域、バルク及びゲート領域に適用されるべき異なるプログラミングのパラメータセットを選択するステップと、
(b)上記プログラミングのパラメータセットによって上記不揮発性メモリデバイスの数をプログラムするステップと、
(c)ステップ(b)でプログラムされるデバイスの各電荷トラップ層の実際の空間的電荷分布を決定するステップと、
(d)上記プログラミングパラメータのうちの少なくとも1つの上記空間的電荷分布に対する影響を、ステップ(a)で選択されるプログラミングパラメータを考慮しながら、ステップ(c)で決定される実際の空間的電荷分布を比較することによって決定するステップと、
(e)上記プログラミングパラメータのうちの少なくとも1つの最適値を、ステップ(d)で決定されるその影響に基づいて、上記所望される空間的電荷分布に考慮して決定するステップと、
(f)ステップ(e)で決定される各最適値を上記プログラミングのパラメータセットに入力し、かつステップ(b)からステップ(e)までを少なくとも一度反復するステップとを含む方法。 - 上記デバイスは、上記電荷トラップ層内に1ビットを上記各接合領域に近接して格納することのできるデュアルビット不揮発性メモリデバイスであり、上記方法はさらに、上記所望される空間的電荷分布を、各ビットをスクリーニングオフするために上記接合領域のいずれかに印加されるべき低下された最大スクリーニング電圧の関数として決定する最初のステップを含むことを特徴とする請求項1記載の方法。
- 上記最大スクリーニング電圧は、読み出しの際に上記メモリデバイスへ電気接続されるメモリデバイスの上記電荷トラップ層において電荷の偶発的蓄積が発生し得る値より低く選択されることを特徴とする請求項2記載の方法。
- 上記所望される空間的電荷分布は、
(g)上記最大スクリーニング電圧を、上記電荷トラップ層において電荷の偶発的蓄積が発生し得る値より低く選択するステップと、
(h)上記最大スクリーニング電圧を上記接合領域に印加する時点で、上記接合領域の一方の延在領域の幅(Wb)を決定するステップと、
(i)上記所望される空間的電荷分布を、決定されるべきプログラミング条件下で、上記接合領域の近傍に蓄積される電荷の少なくとも90%が上記接合領域から上記幅(Wb)以下の距離(X1)内に存在するように画定するステップとによって決定されることを特徴とする請求項2又は3記載の方法。 - 上記デバイスは、上記電荷トラップ層内に1ビットを上記各接合領域に近接して格納することのできるデュアルビット不揮発性メモリデバイスであり、
上記方法はさらに、上記所望される空間的電荷分布を、上記チャネル領域の短縮されたチャネル長さの関数として決定する最初のステップを含むことを特徴とする請求項1記載の方法。 - 上記所望される空間的電荷分布は、
(j)上記チャネル長さを選択するステップと、
(k)上記電荷トラップ層内の各ビットのビットエリアと、上記ビットエリア間のマージンとを画定するステップと、
(l)上記所望される空間的電荷分布を、決定されるべきプログラミング条件下で、上記接合領域のいずれかの近傍に蓄積される電荷の少なくとも90%が上記各ビットエリア内に存在するように画定するステップとによって決定されることを特徴とする請求項5記載の方法。 - 上記チャネル長さは90nm以下に選択されることと、上記マージンは上記チャネル長さの1%から20%までに設定されることを特徴とする請求項6記載の方法。
- ステップ(c)における実際の空間的電荷分布は、
(m)変化するボトムレベル電圧の電荷ポンピング曲線を決定し、
(n)変化するトップレベル電圧の電荷ポンピング曲線を決定し、
(o)上記半導体デバイスの最大電荷ポンピング電流Icpと、計算されたチャネル長さLcalcとの間の関係性を、上記電荷ポンピング電流Icpの複数の値に関する電荷ポンピング曲線から空間的電荷分布推定を再構成することによって確立し、
(p)上記Icpの複数の値から、対応する計算されたチャネル長さLcalcが上記半導体デバイスの上記有効チャネル長さLeffに実質的に等しい値を選択し、
(q)ステップ(p)で取得されるIcpの値を使用して、上記電荷ポンピング曲線から上記空間的電荷分布を再構成することによって決定されることを特徴とする請求項1乃至7のうちのいずれか1つに記載の方法。 - 互いから隔離された複数の離散電荷蓄積サイトからなる電荷トラップ層と、バルク内の電荷トラップ層の下側で2つの接合領域間に延在するチャネル領域と、上記電荷トラップ層上に延在するゲート領域とを備えるデュアルビット不揮発性メモリデバイスを動作させるための方法であって、
上記電荷トラップ層内には1ビットを上記各接合領域に近接して格納可能であり、
(r)上記不揮発性メモリデバイスの上記ビットの1つを、第1の電荷タイプのキャリアが上記電荷トラップ層に注入されるように所定のプログラミング条件を適用することによってプログラムするステップを含み、
上記所定のプログラミング条件は、上記キャリアが上記電荷トラップ層内に、上記1ビットをスクリーニングオフするために上記接合領域のいずれかに印加されるべき低下された最大スクリーニング電圧の関数として決定される所望される空間的電荷分布に従って格納されるように選択されることを特徴とする方法。 - 上記所望される空間的電荷分布は請求項4記載の方法によって決定されることを特徴とする請求項9記載のデュアルビット不揮発性メモリデバイスを動作させるための方法。
- 互いから隔離された複数の離散電荷蓄積サイトからなる電荷トラップ層と、バルク内の電荷トラップ層の下側で2つの接合領域間に延在するチャネル領域と、上記電荷トラップ層上に延在するゲート領域とを備えるデュアルビット不揮発性メモリデバイスを動作させるための方法であって、
上記電荷トラップ層内には1ビットを上記各接合領域に近接して格納可能であり、
(s)上記不揮発性メモリデバイスの上記ビットの1つを、第1の電荷タイプのキャリアが上記電荷トラップ層に注入されるように所定のプログラミング条件を適用することによってプログラムするステップを含み、
上記所定のプログラミング条件は、上記キャリアが上記電荷トラップ層内に、上記チャネルの短縮されたチャネル長さの関数として決定される所望される空間的電荷分布に従って格納されるように選択されることを特徴とする方法。 - 上記所望される空間的電荷分布は請求項6又は7記載の方法によって決定されることを特徴とする請求項11記載のデュアルビット不揮発性メモリデバイスを動作させるための方法。
- 上記第1のタイプのキャリアは電子であることと、上記所定のプログラミング条件は二次的な電子注入が抑止されるように選択されることを特徴とする請求項9乃至12のうちのいずれか1つに記載の不揮発性メモリデバイスを動作させるための方法。
- 上記第1のタイプのキャリアはホールであることと、上記所定のプログラミング条件は二次的なホール注入が抑止されるように選択されることを特徴とする請求項9乃至12のうちのいずれか1つに記載の不揮発性メモリデバイスを動作させるための方法。
- 上記二次的なホール/電子注入は、上記接合領域の一方と上記バルクとの間の所定の電圧差によって抑止されることを特徴とする請求項13又は14記載の不揮発性メモリデバイスを動作させるための方法。
- 電荷トラップメモリデバイスのマトリクスを備えるメモリ回路であって、
上記各デバイスは、
互いから隔離された複数の離散電荷蓄積サイトからなる電荷トラップ層と、
バルク内の電荷トラップ層の下側で2つの接合領域間に延在するチャネル領域と、
上記電荷トラップ層上に延在するゲート領域とを備え、
上記回路はさらに、上記各電荷トラップメモリデバイスに所定のプログラミング条件を印加するための周辺回路を備え、
上記周辺回路は、結果的に使用に際してキャリアが予め決められた空間的電荷分布に従って上記電荷トラップ層に蓄積されることになる所定のプログラミング条件を印加するために供給されることを特徴とするメモリ回路。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US68707605P | 2005-06-03 | 2005-06-03 | |
US60/687,076 | 2005-06-03 | ||
US70485905P | 2005-08-01 | 2005-08-01 | |
US60/704,859 | 2005-08-01 | ||
EP05109600A EP1732080B1 (en) | 2005-06-03 | 2005-10-14 | Method for extracting the distribution of charge stored in a semiconductor device |
EP05109600.6 | 2005-10-14 | ||
PCT/EP2006/062944 WO2006128922A1 (en) | 2005-06-03 | 2006-06-06 | Method for extracting the distribution of charge stored in a semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008546194A true JP2008546194A (ja) | 2008-12-18 |
JP5191382B2 JP5191382B2 (ja) | 2013-05-08 |
Family
ID=36975251
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006154455A Expired - Fee Related JP5148076B2 (ja) | 2005-06-03 | 2006-06-02 | 半導体デバイスに格納された電荷の分布を抽出するための方法 |
JP2008514128A Expired - Fee Related JP5191382B2 (ja) | 2005-06-03 | 2006-06-06 | 半導体デバイスに蓄積される電荷の分布の抽出方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006154455A Expired - Fee Related JP5148076B2 (ja) | 2005-06-03 | 2006-06-02 | 半導体デバイスに格納された電荷の分布を抽出するための方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7388785B2 (ja) |
EP (2) | EP1732080B1 (ja) |
JP (2) | JP5148076B2 (ja) |
AT (2) | ATE409350T1 (ja) |
DE (2) | DE602005009937D1 (ja) |
WO (1) | WO2006128922A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1732081B1 (en) * | 2005-06-03 | 2010-03-10 | Imec | Method for operating a non-volatile charge-trapping memory device and method for determining programming/erase parameters |
JP2007073969A (ja) * | 2005-09-07 | 2007-03-22 | Samsung Electronics Co Ltd | 電荷トラップ型メモリ素子及びその製造方法 |
US8394683B2 (en) | 2008-01-15 | 2013-03-12 | Micron Technology, Inc. | Methods of forming semiconductor constructions, and methods of forming NAND unit cells |
US8841682B2 (en) * | 2009-08-27 | 2014-09-23 | Cree, Inc. | Transistors with a gate insulation layer having a channel depleting interfacial charge and related fabrication methods |
US8941171B2 (en) * | 2010-07-02 | 2015-01-27 | Micron Technology, Inc. | Flatband voltage adjustment in a semiconductor device |
JP5801049B2 (ja) * | 2010-12-28 | 2015-10-28 | ラピスセミコンダクタ株式会社 | 半導体記憶装置へのデータの書込み方法及び半導体記憶装置 |
CN102163568B (zh) * | 2011-03-07 | 2012-10-10 | 北京大学 | 一种提取mos管沿沟道电荷分布的方法 |
US8832619B2 (en) * | 2013-01-28 | 2014-09-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Analytical model for predicting current mismatch in metal oxide semiconductor arrays |
KR102606738B1 (ko) * | 2017-02-10 | 2023-11-24 | 글로벌웨이퍼스 씨오., 엘티디. | 반도체 구조들을 평가하기 위한 방법들 |
KR20220026661A (ko) | 2020-08-25 | 2022-03-07 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003303904A (ja) * | 2002-04-02 | 2003-10-24 | Macronix Internatl Co Ltd | 不揮発性メモリの読取方法 |
JP2006196650A (ja) * | 2005-01-13 | 2006-07-27 | Sharp Corp | 半導体不揮発性メモリ装置およびその消去方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583810A (en) | 1991-01-31 | 1996-12-10 | Interuniversitair Micro-Elektronica Centrum Vzw | Method for programming a semiconductor memory device |
JP3247396B2 (ja) * | 1991-03-29 | 2002-01-15 | 株式会社東芝 | 半導体装置の評価方法 |
IL125604A (en) * | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US6331953B1 (en) | 2000-02-16 | 2001-12-18 | Advanced Micro Devices | Intelligent ramped gate and ramped drain erasure for non-volatile memory cells |
US6490204B2 (en) * | 2000-05-04 | 2002-12-03 | Saifun Semiconductors Ltd. | Programming and erasing methods for a reference cell of an NROM array |
US6928001B2 (en) | 2000-12-07 | 2005-08-09 | Saifun Semiconductors Ltd. | Programming and erasing methods for a non-volatile memory cell |
US6396741B1 (en) | 2000-05-04 | 2002-05-28 | Saifun Semiconductors Ltd. | Programming of nonvolatile memory cells |
KR100542701B1 (ko) | 2003-11-18 | 2006-01-11 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자의 문턱전압 측정 방법 |
US7151692B2 (en) * | 2004-01-27 | 2006-12-19 | Macronix International Co., Ltd. | Operation scheme for programming charge trapping non-volatile memory |
US7075828B2 (en) | 2004-04-26 | 2006-07-11 | Macronix International Co., Intl. | Operation scheme with charge balancing erase for charge trapping non-volatile memory |
US7345920B2 (en) | 2004-09-09 | 2008-03-18 | Macronix International Co., Ltd. | Method and apparatus for sensing in charge trapping non-volatile memory |
US20060113586A1 (en) * | 2004-11-29 | 2006-06-01 | Macronix International Co., Ltd. | Charge trapping dielectric structure for non-volatile memory |
EP1732081B1 (en) | 2005-06-03 | 2010-03-10 | Imec | Method for operating a non-volatile charge-trapping memory device and method for determining programming/erase parameters |
-
2005
- 2005-10-14 DE DE602005009937T patent/DE602005009937D1/de active Active
- 2005-10-14 EP EP05109600A patent/EP1732080B1/en not_active Not-in-force
- 2005-10-14 AT AT05109600T patent/ATE409350T1/de not_active IP Right Cessation
-
2006
- 2006-06-02 JP JP2006154455A patent/JP5148076B2/ja not_active Expired - Fee Related
- 2006-06-02 US US11/445,551 patent/US7388785B2/en active Active
- 2006-06-06 AT AT06763541T patent/ATE445901T1/de not_active IP Right Cessation
- 2006-06-06 US US11/916,796 patent/US7933153B2/en not_active Expired - Fee Related
- 2006-06-06 WO PCT/EP2006/062944 patent/WO2006128922A1/en active Application Filing
- 2006-06-06 JP JP2008514128A patent/JP5191382B2/ja not_active Expired - Fee Related
- 2006-06-06 EP EP06763541A patent/EP1886320B1/en not_active Not-in-force
- 2006-06-06 DE DE602006009797T patent/DE602006009797D1/de active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003303904A (ja) * | 2002-04-02 | 2003-10-24 | Macronix Internatl Co Ltd | 不揮発性メモリの読取方法 |
JP2006196650A (ja) * | 2005-01-13 | 2006-07-27 | Sharp Corp | 半導体不揮発性メモリ装置およびその消去方法 |
Also Published As
Publication number | Publication date |
---|---|
ATE445901T1 (de) | 2009-10-15 |
US7388785B2 (en) | 2008-06-17 |
US7933153B2 (en) | 2011-04-26 |
EP1886320A1 (en) | 2008-02-13 |
JP2006352111A (ja) | 2006-12-28 |
US20060284082A1 (en) | 2006-12-21 |
US20090135652A1 (en) | 2009-05-28 |
EP1732080A1 (en) | 2006-12-13 |
DE602005009937D1 (de) | 2008-11-06 |
DE602006009797D1 (de) | 2009-11-26 |
JP5191382B2 (ja) | 2013-05-08 |
EP1886320B1 (en) | 2009-10-14 |
JP5148076B2 (ja) | 2013-02-20 |
WO2006128922A1 (en) | 2006-12-07 |
EP1732080B1 (en) | 2008-09-24 |
ATE409350T1 (de) | 2008-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5191382B2 (ja) | 半導体デバイスに蓄積される電荷の分布の抽出方法 | |
US7508718B2 (en) | Method for operating a non-volatile charge-trapping memory device and method for determining programming/erase conditions | |
JP4800683B2 (ja) | 一列の電荷トラッピングメモリセルを作動させるための方法および装置 | |
JP4781730B2 (ja) | 電荷トラッピング不揮発性メモリにおける検出の方法および装置 | |
US6850441B2 (en) | Noise reduction technique for transistors and small devices utilizing an episodic agitation | |
US7839696B2 (en) | Method of programming and erasing a p-channel BE-SONOS NAND flash memory | |
US7746715B2 (en) | Erase and read schemes for charge trapping non-volatile memories | |
US20060140005A1 (en) | Method and apparatus for operating a non-volatile memory array | |
JP2009070549A (ja) | 不揮発性メモリ素子のプログラム方法 | |
US9852801B1 (en) | Method for determining a leakage current through an inter-gate dielectric structure of a flash memory cell | |
JP4256736B2 (ja) | 不揮発性半導体記憶装置及びその消去方法 | |
CN112037838B (zh) | 一种用于存储器阵列的新编程方法及监控电路 | |
JP2006120687A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120223 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120521 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120528 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120620 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121113 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5191382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |