JP2008532337A - 受信装置、集積回路及び受信方法 - Google Patents
受信装置、集積回路及び受信方法 Download PDFInfo
- Publication number
- JP2008532337A JP2008532337A JP2007539403A JP2007539403A JP2008532337A JP 2008532337 A JP2008532337 A JP 2008532337A JP 2007539403 A JP2007539403 A JP 2007539403A JP 2007539403 A JP2007539403 A JP 2007539403A JP 2008532337 A JP2008532337 A JP 2008532337A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- interpolation
- signal
- axis direction
- transmission path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0202—Channel estimation
- H04L25/0224—Channel estimation using sounding signals
- H04L25/0228—Channel estimation using sounding signals with direct estimation from sounding signals
- H04L25/023—Channel estimation using sounding signals with direct estimation from sounding signals with extension to other symbols
- H04L25/0232—Channel estimation using sounding signals with direct estimation from sounding signals with extension to other symbols by interpolation between sounding signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
【選択図】図1
Description
上記の時間軸方向の補間については、例えば特許文献1(特許第3027362号公報)、特許文献2(特許第3084368号公報)に記されており、図21及び図22を参照しつつ説明する。図21は時間軸方向の補間を説明するための説明図であり、図22は時間軸方向の補間により伝送路特性が補間された位置を示す図である。なお、図21はSP信号が伝送される特定のサブキャリアに着目して示している。
また、特許文献3(特開2004−282613号公報)は、詳細に示されていないものの、時間軸方向の補間を、上記の特許文献1又は特許文献2の補間処理と時間軸方向にフィルタをかける補間処理とを受信状態によって切り替えるというものである。時間軸方向にフィルタ処理した場合は、特許文献1、特許文献2よりも時間軸方向の補間精度が向上することが予想される。
これによれば、従来例では4シンボルに1回SP信号が現れていたのに対して、3シンボルに1回SP信号が現れることになる。このように、受信装置は、より少ない数のシンボルに1回現れるSP信号を利用して補間処理を行うため、従来の時間軸方向の補間処理に比べて、対応可能なドップラー周波数が高くなる。この結果、受信装置が高速移動する場合でも伝送路特性の推定精度が高くなる。また、分散パイロット信号の配置がISDB−T方式及びDVB−T方式などの分散パイロット信号の配置になっているため、ISDB−T方式及びDVB−T方式にそのまま適用可能である。
これによれば、従来例では4シンボルに1回SP信号が現れていたのに対して、2シンボルに1回SP信号が現れることになる。このように、受信装置は、より少ない数のシンボルに1回現れるSP信号を利用して補間処理を行うため、対応可能なドップラー周波数が高くなる。この結果、受信装置が高速移動する場合でも伝送路特性の推定精度が高くなる。
これによれば、従来例では4シンボルに1回SP信号が現れていたのに対して、2シンボルに1回SP信号が現れることになる。このように、受信装置は、より少ない数のシンボルに1回現れるSP信号を利用して補間処理を行うため、対応可能なドップラー周波数が高くなる。この結果、受信装置が高速移動する場合でも伝送路特性の推定精度が高くなる。また、分散パイロット信号の配置がISDB−T方式及びDVB−T方式などの分散パイロット信号の配置になっているため、ISDB−T方式及びDVB−T方式にそのまま適用可能である。
上記の受信装置において、有効シンボル長に対するガードインターバル長の比率に応じて、前記斜め方向補間処理における前記斜め方向を変更して当該斜め方向補間処理を行うようにしてよい。
上記の受信装置において、前記補間部は、有効シンボル長に対するガードインターバル長の比率に応じて、前記斜め方向補間処理を行うか行わないかを選択するようにしてよい。
上記の受信装置において、前記補間部は、有効シンボル長に対するガードインターバル長の比率に応じて、前記斜め方向補間処理に変えて、キャリア番号が同じ時間軸方向に当該時間軸方向上の分散パイロット信号位置の前記伝送路特性を用いて当該時間軸方向上の伝送路特性が得られていない信号位置に伝送路特性を補間する時間軸方向補間処理を行うようにしてよい。
上記の受信装置において、前記補間部は、遅延プロファイルに現れる主波に対する遅延波の最大遅延時間に応じて、前記斜め方向補間処理における前記斜め方向を変更して当該斜め方向補間処理を行うようにしてよい。
上記の受信装置において、前記補間部は、遅延プロファイルに現れる主波に対する遅延波の最大遅延時間に応じて、前記斜め方向補間処理を行うか行わないかを選択するようにしてよい。
上記の受信装置において、前記補間部は、遅延プロファイルに現れる主波に対する遅延波の最大遅延時間に応じて、前記斜め方向補間処理に変えて、キャリア番号が同じ時間軸方向に当該時間軸方向上の分散パイロット信号位置の前記伝送路特性を用いて当該時間軸方向上の伝送路特性が得られていない信号位置に伝送路特性を補間する時間軸方向補間処理を行うようにしてよい。
上記の受信装置において、前記除算手段により位相が揃えられた分散パイロット信号を分散パイロット信号位置からシンボル番号及びキャリア番号の双方が異なる斜め方向に当該斜め方向方向上の分散パイロット信号位置の前記伝送路特性にフィルタ処理を施すフィルタ部を更に備え、前記補間部は、前記除算部により算出された前記伝送路特性を用いる代わりに、前記フィルタ部によるフィルタ処理後の前記伝送路特性を用いるようにしてよい。
また、本発明の受信装置は、周波数軸方向に所定キャリア周期で配置され、周波数軸方向にシンボル毎に前記所定キャリア分シフトして伝送される分散パイロット信号を含んで送信されるOFDM信号を受信する受信装置であって、前記OFDM信号に含まれる分散パイロット信号の各々に対して分散パイロット信号を送信時の当該分散パイロット信号と同じ既知の信号で除算して当該シンボル番号及びキャリア番号の位置での伝送路特性を算出する第1除算部と、シンボル番号が同じ周波数軸方向上の分散パイロット信号位置の前記伝送路特性を用いて当該周波数軸方向上の伝送路特性が得られていないキャリア番号位置に伝送路特性を補間する周波数軸方向補間処理を行って伝送路特性を推定する補間部と、前記OFDM信号に含まれる情報伝送信号を前記補間部により推定された伝送路特性で除算する第2除算部と、を備える。
以下、本発明の第1の実施の形態について図面を参照しつつ説明する。なお、ISDB−T方式やDVB−T方式の場合には、ガードインターバルのパラメータとして1/4、1/8、1/16、1/32の何れかを選択できる。
<全体構成>
以下、本発明の第1の実施の形態のOFDM方式の受信装置の全体構成について図1を参照しつつ説明する。図1はISDB−T方式の受信装置の全体構成を示すブロック図である。
アンテナ100はOFDM信号を受信してチューナ部101へ出力する。チューナ部101はアンテナ100から入力されるOFDM信号を選局し、選局したOFDM信号を所定の帯域にダウンコンバートし、A/D変換器102へ出力する。A/D変換器102は入力されるアナログ信号をデジタル信号に変換して直交検波回路103へ出力する。直交検波回路103はデジタル信号の直交検波を行い、直交検波後の信号をFFT回路104へ出力する。
なお、DVB−T方式の場合は、時間デインタリーブ回路がないが、ISDB−T方式とほぼ同じ処理を行う。
<等化回路構成>
以下、図1のFFT回路104及び等化回路105の構成について図2を参照しつつ説明する。図2は図1のFFT回路104及びそれに続く等化回路105の構成を示すブロック図である。
遅延回路200は、後段の複素除算回路207で情報伝送信号等の複素除算に利用される伝送路特性が当該情報伝送信号等の信号位置の伝送路特性になるようにFFT回路104からの入力を遅延させて複素除算回路207へ出力する。
斜め方向補間回路205は、SP信号が存在する位置から時間軸方向にシンボル番号が1増加し且つ周波数軸方向にキャリア番号が1減少する斜め方向に伝送路特性の補間処理を行うものである。これについて図3を参照しつつ説明する。図3は図2の斜め方向補間回路205が行う斜め方向の補間処理を説明するための図である。
キャリア補間回路206は、同じシンボル番号位置の周波数軸方向に、周波数軸方向上の伝送路特性が取得された信号位置の伝送路特性を用いて当該周波数軸方向上の伝送路特性が取得されていない信号位置に伝送路特性を補間する。これにより、全サブキャリアに対する伝送路特性が求まったことになる。
なお、所定のタップ数が利用できない端部位置では伝送路特性をホールドすることによって、伝送路特性の補間を行う。
複素除算回路207は、遅延回路200から入力されるFFT回路104による高速フーリエ変換後の情報伝送信号等を、キャリア補間回路206から入力されるその情報伝送信号等の信号位置の伝送路特性で複素除算する。そして、複素除算回路207は複素除算後の信号を等化した信号として後段の周波数デインタリーブ回路106へ出力する。
<FFT回路及び等化回路の処理動作>
以下、図2を参照しつつ説明したFFT回路104及び等化回路105による処理動作について説明する。
SP抽出回路201は高速フーリエ変換後の信号からSP信号を抽出し、抽出されたSP信号がSP抽出回路201から複素除算回路203へ出力される。このとき、SP発生回路202は送信側の送信時のSP信号と同じ信号を複素除算回路203へ供給する。複素除算回路203はSP抽出回路201から入力されたSP信号をSP発生回路202から供給された信号で複素除算し、SP信号位置の伝送路特性を算出する。SP信号位置の伝送路特性はメモリ204に記憶される。メモリ204に所定数の伝送路特性が揃うと、斜め方向補間回路205は上述した斜め方向の補間処理を行い、続いて、キャリア補間回路206は上述した周波数軸方向の補間処理を行う。
<受信性能>
従来の時間軸方向の補間処理ではSP信号が4シンボルに1回現れていたのに対して、本実施の形態の斜め方向の補間処理ではSP信号が3シンボルに1回現れることになる。
また、斜め方向の補間処理に従来から行われている時間軸方向の補間処理の3/4倍のタップ数のFIRフィルタを用いた場合、斜め方向の補間処理は時間軸方向の補間処理と同じ数のSP信号を使用でき、時間軸方向の補間処理と同程度の精度が出る。このため、斜め方向の補間処理において時間軸方向の補間と同程度の補間精度を出す場合メモリの使用量の削減が可能である。
≪第2の実施の形態≫
以下、本発明の第2の実施の形態について図面を参照しつつ説明する。ただし、本実施の形態は、第1の実施の形態の等化回路105の斜め方向の補間処理とは異なる斜め方向に斜め方向の補間処理を行うものである。なお、第1の実施の形態と同様の機能を有する構成要件には同じ符号を付し、第1の実施の形態の説明が適用できるためその説明を省略する。
<受信装置構成>
以下、本実施の形態の受信装置の構成について図4を参照しつつ説明する。図4は本実施の形態の受信装置の構成を示すブロック図である。ただし、図4は図1の直交検波回路103に続くFFT回路104及びそれに続く等化回路105aを図示しており、等化回路105aの後段には周波数デインタリーブ回路106が続く。
斜め方向補間回路205aは、SP信号が存在する位置から時間軸方向にシンボル番号が1増加し且つ周波数軸方向にキャリア番号が3減少する斜め方向に伝送路特性の補間処理を行うものである。これについて図5を参照しつつ説明する。図5は図4の斜め方向補間回路205aが行う斜め方向の補間処理を説明するための図である。
キャリア補間回路206aは、同じシンボル番号位置の周波数軸方向に、周波数軸方向上の伝送路特性が取得された信号位置の伝送路特性を用いて当該周波数軸方向上の伝送路特性が取得されていない信号位置に伝送路特性を補間する。これにより、全サブキャリアに対する伝送路特性が求まったことになる。
<受信装置の処理動作>
以下、図4を参照しつつ説明した受信装置による処理動作について説明する。
FFT回路104による高速フーリエ変換後の信号がFFT回路104から遅延回路200及びSP抽出回路201へ出力される。
<受信性能>
従来の時間軸方向の補間処理ではSP信号が4シンボルに1回現れていたのに対して、本実施の形態の斜め方向の補間処理ではSP信号が2シンボルに1回現れることになる。
この場合、ガードインターバル長が有効シンボル長の1/8で送信している場合は、主波からの最大遅延時間が126μsまでの遅延波を想定しているため問題ない。なお、ガードインターバル長が有効シンボル長の1/4で送信している場合は、主波からの最大遅延時間が256μsまでの遅延波を想定しているため、遅延時間が168μsを超えるような長遅延のマルチパスが生じた場合は受信が困難となる。
<シミュレーション結果>
以下、第1及び第2の実施の形態の補間処理並びに従来例の補間処理におけるフェージング環境を用いてシミュレーションを行った結果について図6を参照しつつ説明する。図6は第1及び第2の実施の形態の補間処理並びに従来例の補間処理におけるフェージング環境を用いてシミュレーションを行った結果を示す図である。図6において、横軸に最大ドップラー周波数、縦軸に所要CN比(Carrier to Noise Ratio)を示す。
図6から分かるように、サンプリングによる理論限界までは達しないものの、第2の実施の形態の補間処理、第1の実施の形態の補間処理、従来例の補間処理の順に移動受信性能が良くなっているのが分かる。
≪第3の実施の形態≫
以下、本発明の第3の実施の形態について図面を参照しつつ説明する。ただし、本実施の形態は、第2の実施の形態の斜め方向の補間処理の後に時間軸方向の補間処理を行うものである。なお、上記の実施の形態と同様の機能を有する構成要件には同じ符号を付し、上記の実施の形態の説明が適用できるためその説明を省略する。
<受信装置構成>
以下、本実施の形態の受信装置の構成について図7を参照しつつ説明する。図7は本実施の形態の受信装置の構成を示すブロック図である。ただし、図7は図1の直交検波回路103に続くFFT回路104及びそれに続く等化回路105bを図示しており、等化回路105bの後段には周波数デインタリーブ回路106が続く。
シンボル補間回路210は、同じキャリア番号位置の時間軸方向に、時間軸方向上の伝送路特性が取得された信号位置の伝送路特性を用いて当該時間軸方向上の伝送路特性が取得されていない信号位置に伝送路特性を補間する。これをSP信号が伝送される各サブキャリアにおいて行う。
キャリア補間回路206bは、同じシンボル番号位置の周波数軸方向に、周波数軸方向上の伝送路特性が取得された信号位置の伝送路特性を用いて当該周波数軸方向上の伝送路特性が取得されていない信号位置に伝送路特性を補間する。これにより、全サブキャリアに対する伝送路特性が求まったことになる。
<補間処理>
以下、図7の等化回路105bが行う補間処理について図8を参照しつつ説明する。図8は図7の等化回路105bが行う補間処理を説明するための図である。
<受信装置の処理動作>
以下、図7を参照しつつ説明した受信装置による処理動作について説明する。
SP抽出回路201は高速フーリエ変換後の信号からSP信号を抽出し、抽出されたSP信号がSP抽出回路201から複素除算回路203へ出力される。このとき、SP発生回路202は送信側の送信時のSP信号と同じ信号を複素除算回路203へ供給する。複素除算回路203はSP抽出回路201から入力されたSP信号をSP発生回路202から供給された信号で複素除算し、SP信号位置の伝送路特性を算出する。SP信号位置の伝送路特性はメモリ204に記憶される。メモリ204に所定数の伝送路特性が揃うと、斜め方向補間回路205aは上述した斜め方向の補間処理を行い、続いて、シンボル補間回路210は上述した時間軸方向の補間処理を行い、さらに、キャリア補間回路206bは上述した周波数軸方向の補間処理を行う。
<受信性能>
従来の時間軸方向の補間処理ではSP信号が4シンボルに1回現れていたのに対して、本実施の形態の斜め方向の補間処理ではSP信号が2シンボルに1回現れることになる。
≪第4の実施の形態≫
以下、本発明の第4の実施の形態について図面を参照しつつ説明する。ただし、第1の実施の形態は斜め方向の補間処理及び周波数軸方向の補間処理を行うのに対して、本実施の形態は周波数軸方向の補間処理のみを行うものである。なお、上記の実施の形態と同様の機能を有する構成要件には同じ符号を付し、上記の実施の形態の説明が適用できるためその説明を省略する。
<受信装置構成>
以下、本実施の形態の受信装置の構成について図9を参照しつつ説明する。図9は本実施の形態の受信装置の構成を示すブロック図である。ただし、図9は図1の直交検波回路103に続くFFT回路104及びそれに続く等化回路105cを図示しており、等化回路105cの後段には周波数デインタリーブ回路106が続く。
キャリア補間回路206cは、同じシンボル番号位置の周波数軸方向に、周波数軸方向上のSP信号位置の伝送路特性を用いて当該周波数軸方向上のSP信号位置以外の信号位置に伝送路特性を補間する。これにより、全サブキャリアに対する伝送路特性が求まる。
<受信装置の処理動作>
以下、図9を参照しつつ説明した受信装置による処理動作について説明する。
FFT回路104による高速フーリエ変換後の信号がFFT回路104から遅延回路200及びSP抽出回路201へ出力される。
<受信性能>
従来の時間軸方向の補間処理ではSP信号が4シンボルに1回現れていたのに対して、本実施の形態では、実質的に毎シンボルにSP信号が現れることになる。
この場合、ガードインターバル長が有効シンボル長の1/16で送信している場合は、主波からの最大遅延時間が63μsまでの遅延波を想定しているため問題ない。なお、ガードインターバル長が有効シンボル長の1/8で送信している場合は、主波からの最大遅延時間が128μsまでの遅延波を想定しているため、遅延時間が84μsを超えるような長遅延のマルチパスが生じた場合は受信が困難となる。
≪第5の実施の形態≫
以下、本発明の第5の実施の形態について図面を参照しつつ説明する。ただし、第1から第4の各実施の形態は補間処理の経路として1系統であるのに対して、本実施の形態は補間処理の経路として2系統を有するものである。なお、上記の実施の形態と同様の機能を有する構成要件には同じ符号を付し、上記の実施の形態の説明が適用できるためその説明を省略する。
<受信装置構成>
以下、本実施の形態の受信装置の構成について図10を参照しつつ説明する。図10は本実施の形態の受信装置の構成を示すブロック図である。ただし、図10は図1の直交検波回路103に続くFFT回路104及びそれに続く等化回路105dを図示しており、等化回路105dの後段には周波数デインタリーブ回路106が続く。
補間回路221は、複素除算回路203による複素除算により算出されたSP信号位置の伝送路特性を利用してSP信号位置以外の信号位置に伝送路特性を補間するものである。補間回路221は、第1の実施の形態で説明した斜め方向補間回路205とキャリア補間回路206とから構成されている。
選択回路223は、ガードインターバルのパラメータが1/4の場合には補間回路221からの入力及び補間回路222からの入力のうち補間回路221からの入力を選択して、補間回路221からの入力を複素除算回路207へ出力する。また、選択回路223は、ガードインターバルのパラメータが1/8、1/16、1/32の場合には補間回路221からの入力及び補間回路222からの入力のうち補間回路222からの入力を選択して、補間回路222からの入力を複素除算回路207へ出力する。
<受信装置の処理動作>
以下、図10を参照しつつ説明した受信装置による処理動作について説明する。ここでは、ガードインターバルのパラメータが1/4の場合を対象とする。
SP抽出回路201は高速フーリエ変換後の信号からSP信号を抽出し、抽出されたSP信号がSP抽出回路201から複素除算回路203へ出力される。このとき、SP発生回路202は送信側の送信時のSP信号と同じ信号を複素除算回路203へ供給する。複素除算回路203はSP抽出回路201から入力されたSP信号をSP発生回路202から供給された信号で複素除算し、SP信号位置の伝送路特性を算出する。SP信号位置の伝送路特性はメモリ204に記憶される。
FFT回路104から出力された情報伝送信号等は遅延回路200により遅延させられて複素除算回路207に入力される。複素除算回路207により情報伝送信号等がその情報伝送信号等の信号位置の伝送路特性で複素除算され、後段の周波数デインタリーブ回路106へ出力される。
≪第6の実施の形態≫
以下、本発明の第6の実施の形態について図面を参照しつつ説明する。ただし、第5の実施の形態は2系統の補間処理の選択をガードインターバルのパラメータに基づき行うものであるのに対して、本実施の形態は2系統の補間処理の選択を遅延プロファイルに基づき行うものである。なお、上記の実施の形態と同様の機能を有する構成要件には同じ符号を付し、上記の実施の形態の説明が適用できるためその説明を省略する。
DVB−H方式は、DVB−T方式をベースとした方式であり、携帯端末用のサービスを伝送する。DVB−H方式では、時分割多重して、所定のサービスをバースト状に伝送する。受信機側では、フロントエンドにおいて所定のサービスを受信する区間のみ電源を入れ、その他の部分では電源をOFFにすることができるため、フロントエンドの低消費電力化が可能な方式となっている。所定のサービスが伝送されるバーストの時間は150ミリ秒程度であり、次に同じサービスが伝送されるまで5秒程度を要するので、この間電源をオフにする。
<受信装置構成>
以下、本実施の形態の受信装置の構成について図11を参照しつつ説明する。図11は本実施の形態の受信装置の構成を示すブロック図である。ただし、図11は図1の直交検波回路103に続く選択回路231、それに続くFFT/IFFT回路104e及びそれに続く等価回路105eを図示しており、等化回路105eの後段には周波数デインタリーブ回路106が続く。
ただし、DVB−H方式の場合、8MHz帯域の仕様で、8Kモードであれば、有効シンボル長は896μsである。従って、補間回路222が補償できる遅延波の遅延時間の最大値である有効シンボル長の1/6は149μsである。このことから、上記の所定の遅延時間は149μsとなる。
<受信装置の処理動作>
以下、図11を参照しつつ説明した受信装置による処理動作について説明する。ここでは、前回のバーストで補間回路221側が選択されていたとする。
FFT/IFFT回路104eから出力された情報伝送信号等は遅延回路200により遅延させられて複素除算回路207に入力される。複素除算回路207により情報伝送信号等がその情報伝送信号等の信号位置の伝送路特性で複素除算され、後段の周波数デインタリーブ回路106へ出力される。
上記の所定期間が経過すると、選択回路231はFFT/IFFT回路104eへの出力を直交検波回路103からの入力から選択回路223eからの入力に切り替え、FFT/IFFT回路104eはFFT処理からIFFT処理に切り替える。
選択回路231は選択回路223eからの入力をFFT/IFFT回路104eへ出力し、FFT/IFFT回路104eは選択回路231からの入力を逆高速フーリエ変換する。FFT/IFFT回路104eによる逆高速フーリエ変換後の信号がFFT/IFFT回路104eから遅延プロファイル解析回路232へ出力される。
≪第7の実施の形態≫
以下、本発明の第7の実施の形態について図面を参照しつつ説明する。ただし、第5の実施の形態は補間処理の経路として2系統であるのに対して、本実施の形態は補間処理の経路として3系統を有するものである。なお、上記の実施の形態と同様の機能を有する構成要件には同じ符号を付し、上記の実施の形態の説明が適用できるためその説明を省略する。
<受信装置構成>
以下、本実施の形態の受信装置の構成について図12を参照しつつ説明する。図12は本実施の形態の受信装置の構成を示すブロック図である。ただし、図12は図1の直交検波回路103に続くFFT回路104及びそれに続く等化回路105fを図示しており、等化回路105fの後段には周波数デインタリーブ回路106が続く。
補間回路221は第1の実施の形態において説明した斜め方向補間回路205とキャリア補間回路206とから構成されている。また、補間回路222は第2の実施の形態において説明した斜め方向補間回路205aとキャリア補間回路206aとから構成されている。
選択回路223fは、ガードインターバルのパラメータが1/4の場合には補間回路221からの入力を選択して複素除算回路207へ出力する。また、選択回路223fは、ガードインターバルのパラメータが1/8の場合には補間回路222からの入力を選択して複素除算回路207へ出力する。さらに、選択回路223fは、ガードインターバルのパラメータが1/16及び1/32の何れかの場合には補間回路241からの入力を選択して複素除算回路207へ出力する。
<受信装置の処理動作>
以下、図12を参照しつつ説明した受信装置による処理動作について説明する。ここでは、ガードインターバルのパラメータが1/4の場合を対象とする。
SP抽出回路201は高速フーリエ変換後の信号からSP信号を抽出し、抽出されたSP信号がSP抽出回路201から複素除算回路203へ出力される。このとき、SP発生回路202は送信側の送信時のSP信号と同じ信号を複素除算回路203へ供給する。複素除算回路203はSP抽出回路201から入力されたSP信号をSP発生回路202から供給された信号で複素除算し、SP信号位置の伝送路特性を算出する。SP信号位置の伝送路特性はメモリ204に記憶される。
FFT回路104から出力された情報伝送信号等は遅延回路200により遅延させられて複素除算回路207に入力される。複素除算回路207により情報伝送信号等がその情報伝送信号等の信号位置の伝送路特性で複素除算され、後段の周波数デインタリーブ回路106へ出力される。
≪第8の実施の形態≫
以下、本発明の第8の実施の形態について図面を参照しつつ説明する。ただし、本実施の形態は、第3の実施の形態の斜め方向の補間処理の前にSP信号位置の伝送路特性にフィルタ処理を施すものである。なお、上記の実施の形態と同様の機能を有する構成要件には同じ符号を付し、上記の実施の形態の説明が適用できるためその説明を省略する。
<受信装置構成>
以下、本実施の形態の受信装置の構成について図13を参照しつつ説明する。図13は本実施の形態の受信装置の構成を示すブロック図である。ただし、図13は図1の直交検波回路103に続くFFT回路104及びそれに続く等化回路105gを図示しており、等化回路105gの後段には周波数デインタリーブ回路106が続く。
SP方向フィルタ251は、SP信号位置の複素除算回路203により算出された伝送路特性にフィルタ処理を施して、SP信号位置の伝送路特性を補正するものである。これについて図14及び図15を参照しつつ説明する。図14及び図15は図13のSP方向フィルタ251の処理を説明するための図である。ただし、図15は図14の矢印で示した部分のSP信号を取り出したものである。
本実施の形態では簡単のためSP方向フィルタ251が3タップのフィルタであるとして説明する。
<受信装置の処理動作>
以下、図13を参照しつつ説明した受信装置による処理動作について説明する。
SP抽出回路201は高速フーリエ変換後の信号からSP信号を抽出し、抽出されたSP信号がSP抽出回路201から複素除算回路203へ出力される。このとき、SP発生回路202は送信側の送信時のSP信号と同じ信号を複素除算回路203へ供給する。複素除算回路203はSP抽出回路201から入力されたSP信号をSP発生回路202から供給された信号で複素除算し、SP信号位置の伝送路特性を算出する。SP信号位置の伝送路特性はメモリ204に記憶される。メモリ204に所定数の伝送路特性が揃うと、SP方向フィルタ251は上述したフィルタ処理を行う。
FFT回路104から出力された情報伝送信号等は遅延回路200により遅延させられて複素除算回路207に入力される。複素除算回路207により情報伝送信号等がその情報伝送信号等の信号位置の伝送路特性で複素除算され、後段の周波数デインタリーブ回路106へ出力される。
ただし、フィルタのタップ数、フィルタ特性にもよるが、SP方向フィルタ251によるフィルタ処理により、等化できる遅延波の遅延時間が、上述した第3の実施の形態の受信装置と同様に狭くなる。しかし、斜め方向補間回路205aによる斜め方向の補間処理の前にSP方向フィルタ251によるフィルタ処理を施しても、フィルタ処理により更に等化できる遅延波の遅延時間を狭くするということは生じない。
≪第9の実施の形態≫
以下、本発明の第9の実施の形態について図面を参照しつつ説明する。ただし、第8の実施の形態は補間処理の経路として1系統であるのに対して、本実施の形態は補間処理の経路として2系統を有するものである。なお、上記の実施の形態と同様の機能を有する構成要件には同じ符号を付し、上記の実施の形態の説明が適用できるためその説明を省略する。
<受信装置構成>
以下、本実施の形態の受信装置の構成について図16を参照しつつ説明する。図16は本実施の形態の受信装置の構成を示すブロック図である。ただし、図16は図1の直交検波回路103に続くFFT回路104及びそれに続く等化回路105hを図示しており、等化回路105hの後段には周波数デインタリーブ回路106が続く。
選択回路223hは、ガードインターバルのパラメータが1/4の場合には、遅延調整回路262からの入力及び遅延調整回路263からの入力のうち遅延調整回路262からの入力を選択して、キャリア補間回路206bへ出力する。
この選択は次のようにして決めている。有効シンボル長にガードインターバルのパラメータを乗算した時間の遅延波を補償できる補間処理を行う補間処理側が選択されるようにする。また、双方の補間処理が有効シンボル長にガードインターバルのパラメータを乗算した時間の遅延波を補償できる場合には、対応可能なドップラー周波数が高い補間処理を行う補間処理側が選択されるようにする。
<受信装置の処理動作>
以下、図16を参照しつつ説明した受信装置による処理動作について説明する。ここでは、ガードインターバルのパラメータが1/4の場合を対象とする。
SP抽出回路201は高速フーリエ変換後の信号からSP信号を抽出し、抽出されたSP信号がSP抽出回路201から複素除算回路203へ出力される。このとき、SP発生回路201は送信側の送信時のSP信号と同じ信号を複素除算回路203へ供給する。複素除算回路203はSP抽出回路201から入力されたSP信号をSP発生回路202から供給された信号で複素除算し、SP信号位置の伝送路特性を算出する。SP信号位置の伝送路特性はメモリ204に記憶される。
このとき、SP方向フィルタ251は第8の実施の形態で説明したフィルタ処理を行う。続いて、第3の実施の形態において説明した斜め方向補間回路205aによる斜め方向の補間処理及びシンボル補間回路210による時間軸方向の補間処理が行われる。シンボル補間回路210の出力は遅延調整回路263により遅延させられて、選択回路223hに入力される。
FFT回路104から出力された情報伝送信号等は遅延回路200により遅延させられて複素除算回路207に入力される。複素除算回路207により情報伝送信号等がその情報伝送信号等の信号位置の伝送路特性で複素除算され、後段の周波数デインタリーブ回路106へ出力される。
≪第10の実施の形態≫
以下、本発明の第10の実施の形態について図面を参照しつつ説明する。ただし、本実施の形態は補間処理の経路として2系統を有するものである。なお、上記の実施の形態と同様の機能を有する構成要件には同じ符号を付し、上記の実施の形態の説明が適用できるためその説明を省略する。
<受信装置構成>
以下、本実施の形態の受信装置の構成について図17を参照しつつ説明する。図17は本実施の形態の受信装置の構成を示すブロック図である。ただし、図17は図1の直交検波回路103に続くFFT回路104及びそれに続く等化回路105iを図示しており、等化回路105iの後段には周波数デインタリーブ回路106が続く。
キャリア補間回路206bの出力とキャリア補間回路206aの出力の遅延時間を調整する。
選択回路223iは、チューナ部によりダウンコンバートされた後の信号に基づきCN比(平均雑音電力に対する平均搬送波電力の比)を算出する。選択回路223iは、CN比が所定の値より小さい場合には、遅延調整回路271からの入力及び遅延調整回路272からの入力のうち遅延調整回路271からの入力を選択して、複素除算回路207へ出力する。また、選択回路223iは、CN比が所定の値以上の場合には、遅延調整回路271からの入力及び遅延調整回路272からの入力のうち遅延調整回路272からの入力を選択して、複素除算回路207へ出力する。これは、AWGN環境下での受信性能はシンボル補間回路261及びキャリア補間回路206bの補間処理の方が斜め方向補間回路205a及びキャリア補間回路206aの補間処理より性能がよいためである。
<受信装置の処理動作>
以下、図17を参照しつつ説明した受信装置による処理動作について説明する。ここでは、CN比が所定の値より小さい場合を対象とする。
SP抽出回路201は高速フーリエ変換後の信号からSP信号を抽出し、抽出されたSP信号がSP抽出回路201から複素除算回路203へ出力される。このとき、SP発生回路202は送信側の送信時のSP信号と同じ信号を複素除算回路203へ供給する。複素除算回路203はSP抽出回路201から入力されたSP信号をSP発生回路202から供給された信号で複素除算し、SP信号位置の伝送路特性を算出する。SP信号位置の伝送路特性はメモリ204に記憶される。
このとき、斜め方向補間回路205aによる上述した斜め方向の補間処理及びキャリア補間回路206aの上述した周波数軸方向の補間処理が行われる。キャリア補間回路206aの出力は遅延調整回路272により遅延させられて、選択回路223iに入力される。
FFT回路104から出力された情報伝送信号等は遅延回路200により遅延させられて複素除算回路207に入力される。複素除算回路207により情報伝送信号等がその情報伝送信号等の信号位置の伝送路特性で複素除算され、後段の周波数デインタリーブ回路106へ出力される。
≪端部処理≫
以下、上記の各実施の形態の斜め方向補間回路及びSP方向フィルタが行う帯域の高い側の端部での端部処理について図18を参照しつつ説明する。図18は斜め方向補間回路及びSP方向フィルタが行う端部処理を説明するための図である。なお、以下において、帯域の高い側の端部を右端と呼び、帯域の低い側の端部を左端と呼ぶ。
FFT回路又はFFT/IFFT回路の出力からCP信号を抽出し、抽出したCP信号を送信側の送信時のCP信号と同じ振幅及び位相の信号で複素除算して、CP信号位置の伝送路特性を算出する。
例えば、斜め方向SO1上の位置CP1aには同じシンボル番号位置の終端のCP信号CP1の値を複写し、位置CP2aには同じシンボル番号位置の終端のCP信号CP2の値を複写する。
なお、ISDB−T方式の場合、左端にはCP信号が配置されていないため、左端には上記の端部処理をそのまま適用できない。このため、左端では同じシンボル番号位置の最左端に存在する分散パイロット信号の伝送路特性を複写に用いるようにする。或いは、最左端のサブキャリア位置で図21(b)などの時間軸方向の補間を行って最左端のサブキャリアの全信号位置の伝送路特性を求めておき、同じシンボル番号位置の最左端のサブキャリアの伝送路特性を複写に用いるようにする。
≪他の端部処理≫
以下、上記の各実施の形態の斜め方向補間回路及びSP方向フィルタが行う帯域の高い側の端部での端部処理について図19を参照しつつ説明する。図19は斜め方向補間回路が行う端部処理を説明するための図である。
例えば、斜め方向SO2上の位置CP3a、CP3bに、斜め方向SO2の終端に存在するCP信号CP3の値を複写する。
なお、ISDB−T方式の場合、左端にはCP信号が配置されていないため、左端には上記の端部処理をそのまま適用できない。このため、同じ斜め方向上に存在する最左端のSP信号位置の伝送路特性を複写に用いるようにする。
≪補足≫
(1)上記の第5の実施の形態は、第1の実施の形態に対応した補間処理を行う系統と第2の実施の形態に対応した補間処理を行う系統との2系統を用意し、ガードインターバルのパラメータに応じて情報伝送信号等の等化に用いる補間処理の系統を選択するものである。しかし、これに限られず、例えば、次のようなものであってもよい。
(2)上記の第6の実施の形態は、第1の実施の形態に対応した補間処理を行う系統と第2の実施の形態に対応した補間処理を行う系統との2系統を用意し、遅延プロファイルの所定のレベルより大きい遅延波の遅延時間の最大値に応じて情報伝送信号の等化に用いる補間処理の系統を選択するものである。しかし、これに限らず、例えば、次のようなものであってもよい。
(3)上記の第6の実施の形態は、DVB−H方式を対象とした場合を例に挙げ、一つのバーストの最後のシンボルを利用して遅延プロファイを解析し、この解析結果を利用して次のバーストにおける補間処理を選択するものである。しかし、これに限られず、例えば、次のようなものであってもよい。
(4)上記の第7の実施の形態において、第1の実施の形態に対応した補間処理を行う系統と第2の実施の形態に対応した補間処理を行う系統と第4の実施の形態に対応した補間処理を行う系統の3系統を用意し、ガードインターバルのパラメータに応じて情報伝送信号等の等化に用いる補間処理の系統を選択するものである。しかし、これに限られず、例えば、次のようなものであってもよい。
(5)上記の第8の実施の形態は、SP方向フィルタ251によるフィルタ処理後に、第3の実施の形態に対応した斜め方向の補間、時間軸方向の補間及び周波数軸方向の補間の3つからなる補間処理を行うものである。しかし、これに限られず、次のようなものであってもよい。
(6)上記の第8の実施の形態は、SP方向フィルタ251が3タップのフィルタであるが、これに限られず、タップ数が3タップより大きいフィルタであってもよく、タップ数が大きい程ノイズの除去効果が大きくなる。
(7)上記の第9の実施の形態は、遅延調整回路262と遅延調整回路263とを設けているが、これに限らず、例えば、次のようなものであってもよい。シンボル補間回路261の系統と、SP方向フィルタ251、斜め方向補間回路205a及びシンボル補間回路210の系統との遅延差はフィルタのタップ係数によるキャリア数の遅延調整のみでよいので遅延調整回路262のみ設けるようにしてもよい。
(8)上記の第9の実施の形態のSP方向フィルタ251、斜め方向補間回路205a及びシンボル補間回路210からなる回路部をSP方向フィルタ251及び斜め方向補間回路205aからなる回路部或いは斜め方向補間回路205a及びシンボル補間回路210からなる回路部に置き換えるようにしてもよい。
(9)上記の第9の実施の形態は、ガードインターバルのパラメータに応じて補間処理を行う系統を切り替えているが、これに限らず、例えば、次のようなものであってもよい。
この場合、選択回路223hは、ガードインターバルのパラメータが1/8、1/16、1/32の場合には、遅延調整回路263からの入力を選択してキャリア補間回路206bへ出力する。
(10)上記の第5から第7の実施の形態並びに第9及び第10の実施の形態において、最大のドップラー周波数を利用して補間処理の選択を行うようにしてもよい。この選択では、最大のドップラー周波数に対応できる補間処理が選択され、2つ以上の補間処理が最大のドップラー周波数に対応できる場合には補償できる遅延時間の長い補間処理が選択される。
また、受信したOFDM信号自身からも、最大ドップラー周波数の推定を行うこともできる。例えば、第10の実施の形態において、同一キャリア位置のSP信号の4シンボル間での変動、例えば分散値を検出し、その分散値をキャリア方向に平均する。選択回路223iはその平均値が所定の値より大きい場合に遅延調整回路272からの入力を選択して複素除算回路207へ出力する。また、選択回路223iはその平均値が所定の値以下の場合に遅延調整回路271からの入力を選択して複素除算回路207へ出力する。
(11)上記の各実施の形態において説明した斜め方向の補間、時間軸方向の補間、周波数軸方向の補間には、直線補間や長タップのフィルタを用いた補間などどのような補間を用いてもよい。
(12)上記の各実施の形態はSP信号が周波数軸方向に12サブキャリア間隔で配置され、シンボル毎に周波数軸方向に3サブキャリアずつシフトして伝送される配置を対象としているが、これに限らず、SP信号の配置は周波数軸方向に所定のサブキャリア間隔で配置され、シンボル毎に周波数軸方向に所定キャリア分シフトして伝送される配置されるものであればよい。
(13)上記の各実施の形態の受信装置は、典型的には集積回路であるLSI(Large Scale Integration)として実現されてよい。各回路を個別に1チップとしてもよいし、全ての回路又は一部の回路を含むように1チップ化されてもよい。例えば、チューナ部101は他の回路部と同一の集積回路に集積されることもあれば、別の集積回路になる場合もある。
また、集積回路化の手法はLSIに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。LSI製造後にプログラム化することが可能なFPGA(Field Programmable Gate Array)、LSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
Claims (15)
- 周波数軸方向に所定キャリア周期で配置され、シンボル毎に周波数軸方向に前記所定キャリア分シフトして伝送される分散パイロット信号を含んで送信されるOFDM信号を受信する受信装置であって、
前記OFDM信号に含まれる分散パイロット信号の各々に対して分散パイロット信号を送信時の当該分散パイロット信号と同じ既知の信号で除算して当該分散パイロット信号位置の伝送路特性を算出する第1除算部と、
分散パイロット信号位置からシンボル番号及びキャリア番号の双方が異なる斜め方向に当該斜め方向上の分散パイロット信号位置の前記伝送路特性を用いて当該斜め方向上の伝送路特性が得られていない信号位置に伝送路特性を補間する斜め方向補間処理を行い、シンボル番号が同じ周波数軸方向に当該周波数軸方向上の伝送路特性が得られている信号位置の前記伝送路特性を用いて当該周波数軸方向上の伝送路特性が得られていない信号位置に伝送路特性を補間する周波数軸方向補間処理を行って伝送路特性を推定する補間部と、
前記OFDM信号に含まれる情報伝送信号を前記補間部により推定された伝送路特性で除算する第2除算部と、
を備えた受信装置。 - 前記所定キャリア周期が12キャリア周期であり、前記所定キャリア分が3キャリアであり、
前記補間部は、前記斜め方向の補間処理を分散パイロット信号位置からシンボル番号が1増加し且つキャリア番号が1減少する斜め方向に行う請求項1記載の受信装置。 - 前記補間部は、前記斜め方向の補間処理を分散パイロット信号位置からシンボル番号が1増加し且つキャリア番号が前記所定キャリア分減少する斜め方向に行う請求項1記載の受信装置。
- 前記所定キャリア周期が12キャリア周期であり、前記所定キャリア分が3キャリアであり、
前記補間部は、前記斜め方向の補間処理を分散パイロット信号位置からシンボル番号が1増加し且つキャリア番号が3減少する斜め方向に行う請求項1記載の受信装置。 - 前記補間部は、前記斜め方向補間処理の後に、キャリア番号が同じ時間軸方向に当該時間軸方向上の伝送路特性が得られている信号位置の前記伝送路特性を用いて当該時間軸方向上の伝送路特性が得られていない信号位置に伝送路特性を補間する時間軸方向補間処理を行い、当該時間軸方向補間処理の後に前記周波数軸方向の補間処理を行う請求項3又は請求項4記載の受信装置。
- 前記補間部は、有効シンボル長に対するガードインターバル長の比率に応じて、前記斜め方向補間処理における前記斜め方向を変更して当該斜め方向補間処理を行う請求項1記載の受信装置。
- 前記補間部は、有効シンボル長に対するガードインターバル長の比率に応じて、前記斜め方向補間処理を行うか行わないかを選択する請求項1記載の受信装置。
- 前記補間部は、有効シンボル長に対するガードインターバル長の比率に応じて、前記斜め方向補間処理に変えて、キャリア番号が同じ時間軸方向に当該時間軸方向上の分散パイロット信号位置の前記伝送路特性を用いて当該時間軸方向上の伝送路特性が得られていない信号位置に伝送路特性を補間する時間軸方向補間処理を行う請求項1記載の受信装置。
- 前記補間部は、遅延プロファイルに現れる主波に対する遅延波の最大遅延時間に応じて、前記斜め方向補間処理における前記斜め方向を変更して当該斜め方向補間処理を行う請求項1記載の受信装置。
- 前記補間部は、遅延プロファイルに現れる主波に対する遅延波の最大遅延時間に応じて、前記斜め方向補間処理を行うか行わないかを選択する請求項1記載の受信装置。
- 前記補間部は、遅延プロファイルに現れる主波に対する遅延波の最大遅延時間に応じて、前記斜め方向補間処理に変えて、キャリア番号が同じ時間軸方向に当該時間軸方向上の分散パイロット信号位置の前記伝送路特性を用いて当該時間軸方向上の伝送路特性が得られていない信号位置に伝送路特性を補間する時間軸方向補間処理を行う請求項1記載の受信装置。
- 前記第1除算部により算出された分散パイロット信号位置の伝送路特性を分散パイロット信号位置からシンボル番号及びキャリア番号の双方が異なる斜め方向にフィルタ処理を施すフィルタ部を更に備え、
前記補間部は、前記第1除算部により算出された前記伝送路特性を用いる代わりに、前記フィルタ部によるフィルタ処理後の前記伝送路特性を用いる請求項1記載の受信装置。 - 周波数軸方向に所定キャリア周期で配置され、周波数軸方向にシンボル毎に前記所定キャリア分シフトして伝送される分散パイロット信号を含んで送信されるOFDM信号を受信する受信装置であって、
前記OFDM信号に含まれる分散パイロット信号の各々に対して分散パイロット信号を送信時の当該分散パイロット信号と同じ既知の信号で除算して当該シンボル番号及びキャリア番号の位置での伝送路特性を算出する第1除算部と、
シンボル番号が同じ周波数軸方向上の分散パイロット信号位置の前記伝送路特性を用いて当該周波数軸方向上の伝送路特性が得られていないキャリア番号位置に伝送路特性を補間する周波数軸方向補間処理を行って伝送路特性を推定する補間部と、
前記OFDM信号に含まれる情報伝送信号を前記補間部により推定された伝送路特性で除算する第2除算部と、
を備えた受信装置。 - 周波数軸方向に所定キャリア周期で配置され、シンボル毎に周波数軸方向に前記所定キャリア分シフトして伝送される分散パイロット信号を含んで送信されるOFDM信号を受信する集積回路であって、
前記OFDM信号に含まれる分散パイロット信号の各々に対して分散パイロット信号を送信時の当該分散パイロット信号と同じ既知の信号で除算して当該分散パイロット信号位置の伝送路特性を算出する第1除算回路と、
分散パイロット信号位置からシンボル番号及びキャリア番号の双方が異なる斜め方向に当該斜め方向上の分散パイロット信号位置の前記伝送路特性を用いて当該斜め方向上の伝送路特性が得られていない信号位置に伝送路特性を補間する斜め方向補間処理を行い、シンボル番号が同じ周波数軸方向に当該周波数軸方向上の伝送路特性が得られている信号位置の前記伝送路特性を用いて当該周波数軸方向上の伝送路特性が得られていない信号位置に伝送路特性を補間する周波数軸方向補間処理を行って伝送路特性を推定する補間回路と、
前記OFDM信号に含まれる情報伝送信号を前記補間回路により推定された伝送路特性で除算する第2除算回路と、
を備えた集積回路。 - 周波数軸方向に所定キャリア周期で配置され、シンボル毎に周波数軸方向に前記所定キャリア分シフトして伝送される分散パイロット信号を含んで送信されるOFDM信号を受信する受信方法であって、
前記OFDM信号に含まれる分散パイロット信号の各々に対して分散パイロット信号を送信時の当該分散パイロット信号と同じ既知の信号で除算して当該分散パイロット信号位置の伝送路特性を算出する第1除算手順と、
分散パイロット信号位置からシンボル番号及びキャリア番号の双方が異なる斜め方向に当該斜め方向上の分散パイロット信号位置の前記伝送路特性を用いて当該斜め方向上の伝送路特性が得られていない信号位置に伝送路特性を補間する斜め方向補間処理を行い、シンボル番号が同じ周波数軸方向に当該周波数軸方向上の伝送路特性が得られている信号位置の前記伝送路特性を用いて当該周波数軸方向上の伝送路特性が得られていない信号位置に伝送路特性を補間する周波数軸方向補間処理を行って伝送路特性を推定する補間手順と、
前記OFDM信号に含まれる情報伝送信号を前記補間手順により推定された伝送路特性で除算する第2除算手順と、
を備えた受信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007539403A JP4971172B2 (ja) | 2005-03-01 | 2006-02-28 | 受信装置、集積回路及び受信方法 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055537 | 2005-03-01 | ||
JP2005055537 | 2005-03-01 | ||
JP2005190544 | 2005-06-29 | ||
JP2005190544 | 2005-06-29 | ||
JP2007539403A JP4971172B2 (ja) | 2005-03-01 | 2006-02-28 | 受信装置、集積回路及び受信方法 |
PCT/JP2006/304212 WO2006093307A1 (en) | 2005-03-01 | 2006-02-28 | Ofdm receiver, integrated circuit and receiving method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008532337A true JP2008532337A (ja) | 2008-08-14 |
JP4971172B2 JP4971172B2 (ja) | 2012-07-11 |
Family
ID=36264002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007539403A Expired - Fee Related JP4971172B2 (ja) | 2005-03-01 | 2006-02-28 | 受信装置、集積回路及び受信方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7929627B2 (ja) |
EP (1) | EP1861977B1 (ja) |
JP (1) | JP4971172B2 (ja) |
CN (1) | CN101133614B (ja) |
DE (1) | DE602006004975D1 (ja) |
WO (1) | WO2006093307A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008072444A (ja) * | 2006-09-14 | 2008-03-27 | Oki Electric Ind Co Ltd | Ofdm等化装置 |
JP2008244806A (ja) * | 2007-03-27 | 2008-10-09 | Nippon Hoso Kyokai <Nhk> | Ofdm受信装置 |
JP2010056748A (ja) * | 2008-08-27 | 2010-03-11 | Fujitsu Ltd | 伝搬路推定方法および装置並びに無線受信装置 |
JP2011049632A (ja) * | 2009-08-25 | 2011-03-10 | Mitsubishi Electric Corp | Ofdm受信装置 |
JP2011066679A (ja) * | 2009-09-17 | 2011-03-31 | Nippon Hoso Kyokai <Nhk> | Ofdm受信装置及び送信装置 |
JP2011193045A (ja) * | 2010-03-11 | 2011-09-29 | Mitsubishi Electric Corp | Ofdm受信装置 |
JP2014023045A (ja) * | 2012-07-20 | 2014-02-03 | Lapis Semiconductor Co Ltd | 伝送路特性推定情報生成方法、ofdm復調器、及びofdm変調信号受信表示装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7848463B2 (en) * | 2005-04-07 | 2010-12-07 | Qualcomm Incorporated | Adaptive time-filtering for channel estimation in OFDM system |
TW200818803A (en) * | 2006-10-04 | 2008-04-16 | Interdigital Tech Corp | Method and apparatus for advanced adaptive two dimensional channel interpolation in orthogonal frequency division multiplexing (OFDM) wireless communication systems |
JP4328812B2 (ja) * | 2006-10-23 | 2009-09-09 | Okiセミコンダクタ株式会社 | スキャッタードパイロット配置検出器 |
GB2443869B (en) * | 2006-11-17 | 2010-05-12 | Imagination Tech Ltd | OFDM receivers |
WO2008064707A1 (en) * | 2006-11-30 | 2008-06-05 | Telecom Italia S.P.A. | Method for planning a digital video broadcasting network |
EP2161941B1 (en) * | 2007-06-18 | 2013-05-08 | Alcatel Lucent | A method and device for pilot mapping in multiplexing mode of unicast and broadcast/multicast services |
JP4362142B2 (ja) * | 2007-10-05 | 2009-11-11 | Okiセミコンダクタ株式会社 | 遅延プロファイル生成器 |
JP5169423B2 (ja) * | 2008-04-16 | 2013-03-27 | 富士通株式会社 | 移動局装置及び伝送路推定方法 |
JP2010041557A (ja) * | 2008-08-07 | 2010-02-18 | Sumitomo Electric Ind Ltd | 通信装置 |
JP4586908B2 (ja) * | 2008-08-21 | 2010-11-24 | ソニー株式会社 | 受信装置、信号処理方法、及び、プログラム |
JP5212638B2 (ja) * | 2008-11-21 | 2013-06-19 | ネッツエスアイ東洋株式会社 | 電力線搬送通信システム及び電力線搬送通信装置 |
JP4926307B2 (ja) * | 2010-01-18 | 2012-05-09 | 三菱電機株式会社 | デジタル放送受信装置及び遅延プロファイル作成方法 |
JP5865172B2 (ja) * | 2012-05-09 | 2016-02-17 | 富士通株式会社 | 受信装置および受信方法 |
JP5574014B2 (ja) * | 2013-05-27 | 2014-08-20 | 住友電気工業株式会社 | 通信装置 |
CN108075993B (zh) * | 2016-11-11 | 2020-07-28 | 扬智科技股份有限公司 | 自适应性调整滤波器系数的方法及其处理电路 |
WO2020094263A1 (en) * | 2018-11-05 | 2020-05-14 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Apparatus and audio signal processor, for providing a processed audio signal representation, audio decoder, audio encoder, methods and computer programs |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261729A (ja) * | 2001-03-06 | 2002-09-13 | Hitachi Ltd | Ofdm受信装置 |
JP2003143099A (ja) * | 2001-10-30 | 2003-05-16 | Nippon Hoso Kyokai <Nhk> | 周波数特性算出回路およびそれを用いたキャンセラならびに装置 |
JP2003249907A (ja) * | 2002-02-22 | 2003-09-05 | Hitachi Kokusai Electric Inc | Ofdm方式の伝送装置 |
JP2003258761A (ja) * | 2002-02-28 | 2003-09-12 | Sanyo Electric Co Ltd | デジタル放送受信装置の同期復調回路 |
JP2003283392A (ja) * | 2002-03-26 | 2003-10-03 | Kenwood Corp | 等化器 |
JP2005033407A (ja) * | 2003-07-10 | 2005-02-03 | Fujitsu Ten Ltd | 受信装置およびフィルタ装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1288778B1 (it) * | 1996-10-25 | 1998-09-24 | Rai Radiotelevisione Italiana | Procedimento e apparato di ricezione di segnali numerici in multiplex codificato e divisione di frequenze. |
KR100224864B1 (ko) | 1997-08-20 | 1999-10-15 | 윤종용 | Ofdm 수신기를 위한 등화 방법과 등화기 |
KR100224863B1 (ko) * | 1997-08-20 | 1999-10-15 | 윤종용 | Ofdm 수신기를 위한 등화 방법과 등화기 |
JP3981898B2 (ja) * | 1998-02-20 | 2007-09-26 | ソニー株式会社 | 信号受信装置および方法、並びに記録媒体 |
JP4284813B2 (ja) * | 2000-02-18 | 2009-06-24 | 株式会社デンソー | Ofdm用受信装置 |
DE60201162T2 (de) * | 2001-11-15 | 2005-11-03 | Matsushita Electric Industrial Co., Ltd., Kadoma | Verfahren und Vorrichtung zur OFDM- (orthogonale Frequenzmultiplexierung) Demodulation |
EP1408625A3 (en) * | 2002-10-11 | 2006-09-06 | Matsushita Electric Industrial Co., Ltd. | Diversity receiver and diversity receiving method for FDM signals |
JP2004282613A (ja) | 2003-03-18 | 2004-10-07 | Sony Corp | 等化装置およびこれを有する受信装置 |
JP4524704B2 (ja) * | 2008-03-14 | 2010-08-18 | ソニー株式会社 | 復調回路、復調方法、プログラム、および受信装置 |
-
2006
- 2006-02-28 CN CN2006800067645A patent/CN101133614B/zh not_active Expired - Fee Related
- 2006-02-28 WO PCT/JP2006/304212 patent/WO2006093307A1/en active Application Filing
- 2006-02-28 EP EP06728642A patent/EP1861977B1/en not_active Expired - Fee Related
- 2006-02-28 DE DE602006004975T patent/DE602006004975D1/de active Active
- 2006-02-28 US US11/885,042 patent/US7929627B2/en not_active Expired - Fee Related
- 2006-02-28 JP JP2007539403A patent/JP4971172B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261729A (ja) * | 2001-03-06 | 2002-09-13 | Hitachi Ltd | Ofdm受信装置 |
JP2003143099A (ja) * | 2001-10-30 | 2003-05-16 | Nippon Hoso Kyokai <Nhk> | 周波数特性算出回路およびそれを用いたキャンセラならびに装置 |
JP2003249907A (ja) * | 2002-02-22 | 2003-09-05 | Hitachi Kokusai Electric Inc | Ofdm方式の伝送装置 |
JP2003258761A (ja) * | 2002-02-28 | 2003-09-12 | Sanyo Electric Co Ltd | デジタル放送受信装置の同期復調回路 |
JP2003283392A (ja) * | 2002-03-26 | 2003-10-03 | Kenwood Corp | 等化器 |
JP2005033407A (ja) * | 2003-07-10 | 2005-02-03 | Fujitsu Ten Ltd | 受信装置およびフィルタ装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008072444A (ja) * | 2006-09-14 | 2008-03-27 | Oki Electric Ind Co Ltd | Ofdm等化装置 |
JP4594281B2 (ja) * | 2006-09-14 | 2010-12-08 | Okiセミコンダクタ株式会社 | Ofdm等化装置 |
JP2008244806A (ja) * | 2007-03-27 | 2008-10-09 | Nippon Hoso Kyokai <Nhk> | Ofdm受信装置 |
JP4762186B2 (ja) * | 2007-03-27 | 2011-08-31 | 日本放送協会 | Ofdm受信装置 |
JP2010056748A (ja) * | 2008-08-27 | 2010-03-11 | Fujitsu Ltd | 伝搬路推定方法および装置並びに無線受信装置 |
JP2011049632A (ja) * | 2009-08-25 | 2011-03-10 | Mitsubishi Electric Corp | Ofdm受信装置 |
JP2011066679A (ja) * | 2009-09-17 | 2011-03-31 | Nippon Hoso Kyokai <Nhk> | Ofdm受信装置及び送信装置 |
JP2011193045A (ja) * | 2010-03-11 | 2011-09-29 | Mitsubishi Electric Corp | Ofdm受信装置 |
JP2014023045A (ja) * | 2012-07-20 | 2014-02-03 | Lapis Semiconductor Co Ltd | 伝送路特性推定情報生成方法、ofdm復調器、及びofdm変調信号受信表示装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1861977A1 (en) | 2007-12-05 |
JP4971172B2 (ja) | 2012-07-11 |
CN101133614A (zh) | 2008-02-27 |
US7929627B2 (en) | 2011-04-19 |
US20080165871A1 (en) | 2008-07-10 |
WO2006093307A1 (en) | 2006-09-08 |
EP1861977B1 (en) | 2009-01-21 |
DE602006004975D1 (de) | 2009-03-12 |
CN101133614B (zh) | 2011-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4971172B2 (ja) | 受信装置、集積回路及び受信方法 | |
JP3981898B2 (ja) | 信号受信装置および方法、並びに記録媒体 | |
EP1744513B1 (en) | Doppler frequency calculating apparatus and method | |
JP2005287043A (ja) | 受信機 | |
JP2005312027A (ja) | 受信機 | |
US8275056B2 (en) | Receiver, integrated circuit, and reception method | |
JP5076239B2 (ja) | Ofdm受信装置 | |
JP2009519664A (ja) | 広帯域伝送システムにおいてシンボル時間誤差を推定する方法およびシステム | |
EP2157753B1 (en) | Control of interpolation for channel estimation | |
US20060146690A1 (en) | Methods, circuits and computer program products for estimating frequency domain channel in a DVB-T receiver using transform domain complex filtering | |
EP1821407B1 (en) | OFDM channel estimation systems | |
US7986615B2 (en) | Demodulating circuit, demodulating method, program, and receiving device | |
KR100871210B1 (ko) | 직교 주파수 분할 다중화 시스템에서 심벌 타이밍 조절이후 채널추정 및 보정에 관한 방법 및 장치 | |
WO2007096663A2 (en) | Ofdem channel estimation systems | |
US8462900B2 (en) | Reception device, integrated circuit, and reception method | |
JP2007288450A (ja) | 復調装置及び方法 | |
JP2006121167A (ja) | Ofdm受信装置および受信方法および集積回路 | |
JP2002344411A (ja) | Ofdm復調装置及び方法 | |
JP2008042575A (ja) | 受信装置 | |
JP5689271B2 (ja) | Ofdm受信装置 | |
JP2002344410A (ja) | Ofdm復調装置 | |
JP4929323B2 (ja) | Ofdm受信装置 | |
JP5349096B2 (ja) | 直交周波数分割多重信号の受信装置及び受信方法 | |
JP2010114883A (ja) | Ofdm受信装置および中継装置 | |
EP2156628A2 (en) | Frequency domain interpolation based receiver for multicarrier signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |