JP2008527560A - ディジタルシステムを調整するための方法及び装置 - Google Patents
ディジタルシステムを調整するための方法及び装置 Download PDFInfo
- Publication number
- JP2008527560A JP2008527560A JP2007550897A JP2007550897A JP2008527560A JP 2008527560 A JP2008527560 A JP 2008527560A JP 2007550897 A JP2007550897 A JP 2007550897A JP 2007550897 A JP2007550897 A JP 2007550897A JP 2008527560 A JP2008527560 A JP 2008527560A
- Authority
- JP
- Japan
- Prior art keywords
- digital system
- performance
- adjusting
- pipeline
- pipeline depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
ディジタルシステム1は、アプリケーションの実行(3)を制御するソフトウェアからの一つ以上の性能インジケータ又はパラメータ(6)を受信するための受信手段(5)を備えている。調整回路(7)は、受信手段(5)により受信される性能インジケータに基づいてディジタルシステム(1)の周波数(f)、供給電圧(Vdd)及び/又はトランジスタ閾値電圧(Vb)を調整するために設けられている。また、パイプライン設定手段(8)は、選択手段(10)により決定されたパイプライン深さに基づいてディジタルシステム(1)のパイプラインを設定するために設けられている。選択手段(10)は、周波数(f)、供給電圧(Vdd)、トランジスタ閾値電圧(Vb)に基づいて且つアプリケーションが最大スループット又は最小待ち時間を必要とするかどうかに従ってパイプライン深さ(Pd)を選択するように構成されている。
Description
本発明は、IPブロック又はシステムオンチップ(SoC)等のディジタルシステムの性能を調整するための方法及び装置に関し、特に、特定のアプリケーションに従って最良の実行を行うためにディジタルシステムの性能を調整する方法及び装置に関する。
ディジタルシステムのハードウェア設計を改良して、速度、電力消費量、誤りの無い動作等に関して最良の可能な性能を得ようとする流れはとどまることがない。ディジタルシステムの実際のハードウェア設計の改良に加え、ディジタルシステムの動作パラメータを変更することにより任意の所定のディジタルシステムの性能を向上させようとする流れも絶え間なく続いている。例えば、所定のアプリケーションにとって望ましい性能に応じてディジタルシステムが最も速い可能な周波数で及び/又は最も低い可能な電力消費量をもって動作するようにディジタルシステムの動作パラメータを変更することが知られている。
例えば孤立したIPブロック又はSoC等のディジタルシステムの性能を適合させ、それにより、特定のアプリケーションに応じて何等かの最適な方法で特定のレベルの性能が速度及び電力の両方に関して保証されるようにするべく技術が開発されてきた。図1は、ディジタルシステムの性能を変化させるためにディジタルシステムの供給電圧、周波数、トランジスタ閾値電圧を変更することができる既知のシステムの一例を示している。
図1において、ディジタルシステム1は、特定のアプリケーションを実行するための実行手段3を備えている。また、ディジタルシステム1は、ディジタルシステム1を調整するための性能インジケータ又はパラメータを受信する受信手段5も備えている。例えば、性能インジケータは、アプリケーションの実行を制御するソフトウェアから専用の命令6の形態において受信されてもよい。調整回路7は、受信手段5により受信される性能インジケータに基づいてディジタルシステム1の周波数(f)、供給電圧(Vdd)及び/又はトランジスタ閾値電圧(Vb)を調整するために設けられている。このように、ソフトウェアにより通信される性能インジケータ6は、所望の性能を得ることができるようにハードウェアの動作パラメータを適合させるという効果を有している。所望の性能は、多くの方法で、例えば、ギガ毎秒演算(GOPS)を参照することにより、最大電力消費量レベルを参照することにより、又は、所望の雑音マージン若しくはレベルを参照することにより、指定することができる。そして、調整手段7は、所望の性能を得るためにハードウェアの性能を調整することができる。
図2は、図1のディジタルシステムの動作を制御するソフトウェアの動作を記載している。ステップ21においては、アプリケーションがコンパイルされ、その後、アプリケーションの実行プロファイルを決定するステップが続く(ステップ23)。その後、一つ以上の性能インジケータ又はパラメータが決定される(ステップ25)。前述したように、性能インジケータは、GOPS、電力消費量又は雑音指数に関して指定することができる。性能インジケータに基づいてディジタルシステムのパラメータを調整することによりアプリケーションの実行が増大させられる(ステップ27)。また、前述したように、調整は、ディジタルシステム1の周波数(f)、供給電圧(Vdd)及び/又はトランジスタ閾値電圧(Vb)を調整することを含んでいる。
この技術は、IPブロック又はSoCの性能をリアルタイムで最適化するための調整方式を提供している。この技術は、速度及び/又は電力消費量に関する所定の望ましい性能にとって最適な供給電力(Vdd)、閾値電圧(Vb)及びクロック周波数(f)を決定する。
また、近年のディジタルシステムは、遅い相互接続、過度な電力需要及び複雑なシステム構成に関連する益々多くの問題に直面している。これらの問題は、結果として、それぞれが内部で同期し且つシステムの残部から独立する複数の島(すなわち、IPのグループ)にディジタルシステムを分割するという概念をもたらしてきた。このようにすると、システムが非同期となる。所定のアプリケーションにとって最適な性能を与えるために各区分又は島の性能を前述したように調整することができる。そのような技術は、速度及び/又は電力消費量に関して所望の性能を得るために有利であるが、これらの技術は、ディジタルシステムのデータスループット及び/又はデータ待ち時間にとって不利な結果をもたらす可能性がある。
本発明の目的は、前述した欠点を有することなくディジタルシステムの性能を調整するための方法及び装置を提供することである。
本発明の第一の態様によれば、ディジタルシステムの性能を調整する方法が提供される。上記方法は、ディジタルシステムの性能に関連する一つ以上の性能インジケータを受信するステップと、ディジタルシステムの周波数、供給電圧及び/又はトランジスタ閾値電圧を調整して所望の性能を得るステップと、を含む。また、上記方法は、その後、ディジタルシステムの性能を微調整するためにディジタルシステムのパイプライン深さを調整するステップを含む。
本発明は、所望レベルの性能を得るために与えられる性能インジケータに従って初期調整ステップを行うことができるとともに、ディジタルシステムの性能を微調整するためにパイプライン深さ調整を行うことができるという利点を有している。
本発明の他の態様によれば、ディジタルシステムの性能を調整するための装置が提供される。上記装置は、ディジタルシステムの性能に関連する一つ以上の性能インジケータを受信するための手段と、所望の性能を得るためにディジタルシステムの周波数、供給電圧及び/又はトランジスタ閾値電圧を調整するための調整手段と、を備える。また、上記装置は、上記調整手段がディジタルシステムを調整した後にディジタルシステムのパイプライン深さを調整することによりディジタルシステムの性能を微調整するためのパイプライン設定手段を備える。
ここで、本発明を更に良く理解するため、また、本発明をどのように実行に移すことができるのかを更に明確に示すために、単なる一例として図面を参照する。
図3は、本発明に係るシステムを示している。図1に関連して前述したように、ディジタルシステム1は、特定のアプリケーションを実行するための実行手段3を備えている。また、ディジタルシステム1は、ディジタルシステム1の性能を増大させるためにソフトウェアからの一つ以上の性能インジケータ又はパラメータ6を受信する受信手段5も備えている。調整回路7は、受信手段5により受信される性能インジケータに基づいてディジタルシステム1の周波数(f)、供給電圧(Vdd)及び/又はトランジスタ閾値電圧(Vb)を調整するために設けられている。
しかしながら、本発明においては、ディジタルシステム1は、ディジタルシステム1のパイプライン深さを設定するためのパイプライン設定手段8も備えている。また、システムは、調整されるディジタルシステムの周波数(f)、供給電圧(Vdd)、トランジスタ閾値電圧(Vb)及びパイプライン深さ(Pd)を選択するための選択手段10を備えている。選択手段10は、以下で更に詳しく説明するように、所定のアプリケーションのために受信された性能インジケータに従ってディジタルシステムの周波数(f)、供給電圧(Vdd)、トランジスタ閾値電圧(Vb)及びパイプライン深さ(Pd)を選択するように構成されている。
図4は、本発明に係る図3のディジタルシステムの動作を制御するソフトウェアの動作を記載している。ステップ41においては、アプリケーションがコンパイルされ、その後、アプリケーションの実行プロファイルを決定するステップが続く(ステップ43)。その後、所定のアプリケーションのための所望の性能に関して一つ以上の性能インジケータ又はパラメータが決定される(ステップ45)。例えば、性能インジケータは、GOPS、電力消費量又は雑音指数に関して指定することができる。その後、パイプライン深さが所定の周波数に関して設定され、それにより、スループット又は待ち時間を最適化することができる(ステップ46)。ソフトウェアによって提供される一つ又は複数の性能インジケータに基づいてディジタルシステムのパラメータを調整することによりアプリケーションの実行が増大される(ステップ47)。
従って、本発明によれば、調整は、ディジタルシステム1の周波数(f)、供給電圧(Vdd)及び/又はトランジスタ閾値電圧(Vb)を調整することに加え、パイプライン深さ(Pd)を調整することを含んでいる。このように、パイプライン深さの調整は、ディジタルシステムが周波数(f)、供給電圧(Vdd)及び/又はトランジスタ閾値電圧(Vb)に関して調整された後にディジタルシステムを微調整する手段としての機能を果たす。
選択手段10は、スループット、待ち時間、又は、スループット及び待ち時間の折衷(compromise)若しくは平均を最適化すべく、任意の所定の周波数に関して最良の可能なパイプライン深さを決定するように構成することができる。あるいは、選択手段10は、任意の所定の周波数に関して可能なパイプライン深さの範囲を決定するように構成することができる。これは、パイプラインの二つのステージ間の最大遅延に関して周波数がパイプライン深さに対する厳しい制約を与えるからである。電源(Vdd)及びトランジスタ閾値電圧(Vb)も遅延を変更し、その意味では、これらもこの厳しい制約に影響を与える。これが上側の遅延制約であることは認識されるであろうが、更に小さい遅延(更に深いパイプラインに対応する)が許容され、これはソフトウェアから受信される性能インジケータにのみ依存する。
選択手段10は、パイプライン深さオンザフライ(on-the-fly;進行中)を決定するように構成することができる。換言すると、選択手段10は、ソフトウェアから受信される一つ又は複数の性能インジケータに応じてパイプライン深さを動的に決定するように構成することができる。あるいは、選択手段10は、ルックアップテーブルに記憶された予め計算された値に基づいてパイプライン深さを選択するように構成することができる。後者の場合、ルックアップテーブルは、周波数(f)、供給電圧(Vdd)及び/又はトランジスタ閾値電圧(Vb)の異なる組合せにおける特定のスループット又は待ち時間を与えるために必要とされるパイプライン深さのリストを含んでいる。
パイプラインを設定するステップは、パイプラインの深さを変更することを含んでいる。パイプラインの深さは、ディジタルシステムにおいてパイプラインステージを分離する一つ以上のレジスタバンクをスキップすることにより変更することができる。これにより、特定のアプリケーションに応じてデータスループット又はデータ待ち時間に関して性能を変化させることができる。当業者には認識されるように、パイプラインのスループットは、命令がどのくらいの頻度でパイプラインから出ていくのかについての指標、即ち、1秒間当たりに完了される命令の数の指標である。一方、パイプライン待ち時間は、パイプラインで一つの命令を実行するのにどのくらいの時間を要するのかに関連している。
パイプラインの深さを変更すること自体は知られているが、深さは、通常、周波数を減少させるために変更され、それにより、電力消費量が減少させられる。これは分離の利点を制限していた。本発明は、最初に例えば電力消費量を低減するために供給電圧(Vdd)、周波数(f)及び/又はトランジスタ閾値電圧(Vb)に関してシステムが調整されるが、パイプライン深さを調整するために更なる調整がなされるという点において異なっている。即ち、電力消費量を低減するための供給電圧(Vdd)、周波数(f)及び/又はトランジスタ閾値電圧(Vb)の調整が、システムの全体の性能を低下させるという副作用をもたらしても、これがパイプライン深さの調整によって補償されて性能が向上する。即ち、データスループット又はデータ待ち時間が最適化される。
図5は、本発明に係る装置の動作を記載した状態図を示している。初期状態は状態50であり、この状態は、コントローラが始動されるとき又はコントローラが新たな性能インジケータを受信するときのいずれかである。この時点で、コントローラは状態51に移行し、この状態では、コントローラは、ノイズ(雑音)が所定のマージンの範囲内にあるかどうかを決定するために雑音指数等の抽出されたパラメータをチェックする。ノイズが所定のマージンの範囲内にない場合、コントローラは、ノイズを許容レベルまで低下させるためのノイズループ56に入る。これは、供給電圧(Vdd)、トランジスタ閾値電圧(Vb)及び/又は供給周波数(f)の非常に細かい変化により達成される。
ノイズが最大レベルを下回る場合、コントローラは状態53へ移行する。この状態では、パイプラインチェックが行われる。ここで、性能インジケータは、電力を最小限に抑制し且つ達することが容易なトリプル(パイプライン深さ、周波数、供給電圧)へ変換される(新たなトリプルに達するのにどのくらいの時間を要するのかに対する設計制約、並びに、供給電圧及び周波数の変化における遅延により、局所性が決定される最小状態距離を伴う極大)。その後、トリプルは、遅延ループ(54)及び供給ループ(55)によってシステムに課される。パイプライン深さ、供給電圧及びクロック周波数が変更されるべき順序が存在するため、これらのループは独立していない。例えば、好ましくは、電力供給が増大されるまで周波数が増大されるべきではない。また、好ましくは、電力供給の減少の前に周波数の減少が行われなければならない。トランジスタ閾値電圧(Vb)の変化がパワー速度及びノイズ作用に隠され得ることは認識されるであろう。
コントローラは、性能インジケータを変化させなくてもそれが常に制約された極小を追跡するという事実に起因してトリプル(パイプライン深さ、周波数、供給電圧)を変更することができるようになっている。これは、例えば、温度等の環境条件の変化に起因して供給電圧(Vdd)、周波数(f)、トランジスタ閾値電圧(Vb)及びパイプライン深さ(Pd)の値が変更されるときに起こり得る。
好ましい実施の形態は、IPブロック又はSoCであるディジタルシステムに言及しているが、ディジタルシステムが別個の領域又は島に分けられる集積回路を含む任意の形態の集積回路であってもよいことは認識されるであろう。
また、性能インジケータは、ソフトウェアからハードウェアへ専用の命令の形態で通信されるものとして説明されているが、性能インジケータを他の方法により供給することができることは認識されるであろう。
尚、前述した実施の形態は例示であり、本発明を限定するものではなく、また、当業者であれば添付の請求項の範囲から逸脱することなく多くの他の実施の形態を想起することができる。用語「備える、含む(comprising )」は、請求項に記載された要素又はステップ以外の要素又はステップの存在を排除せず、「一つの(a,an)」は複数を排除せず、また、一つのプロセッサ又は他のユニットが請求項に記載された複数のユニットの機能を果たしてもよい。請求項中の任意の参照符号は、請求項の範囲を限定するように解釈されてはならない。
Claims (16)
- ディジタルシステムの性能を調整する方法であって、
ディジタルシステムの性能に関連する一つ以上の性能インジケータを受信するステップと、
ディジタルシステムの周波数、供給電圧及び/又はトランジスタ閾値電圧を調整して所望の性能を得るステップと、
その後、ディジタルシステムの性能を微調整するためにディジタルシステムのパイプライン深さを調整するステップと、
を含むことを特徴とする方法。 - パイプライン深さを調整する前記ステップの前に、所定の周波数にとって最適なパイプライン深さを決定するステップがあることを特徴とする請求項1に記載の方法。
- 最適なパイプライン深さを決定する前記ステップは、ディジタルシステムにおいて最大スループットを達成することに基づいていることを特徴とする請求項2に記載の方法。
- 最適なパイプライン深さを決定する前記ステップは、ディジタルシステムにおいて最小待ち時間を達成することに基づいていることを特徴とする請求項2に記載の方法。
- 最適なパイプライン深さを決定する前記ステップは、ディジタルシステムにおけるスループットと待ち時間との間の折衷を達成することに基づいていることを特徴とする請求項2に記載の方法。
- パイプライン深さを調整する前記ステップは、ディジタルシステムにおいて異なるパイプラインステージを分離する一つ以上のレジスタバンクをスキップするステップを含んでいることを特徴とする請求項1乃至5のいずれか一項に記載の方法。
- ディジタルシステムの異なる部分が異なる性能インジケータに従って調整されることを特徴とする請求項1乃至6のいずれか一項に記載の方法。
- ディジタルシステムが、IPブロック又はSoCであることを特徴とする請求項1乃至7のいずれか一項に記載の方法。
- ディジタルシステムの性能を調整するための装置であって、
ディジタルシステムの性能に関連する一つ以上の性能インジケータを受信するための手段と、
所望の性能を得るためにディジタルシステムの周波数、供給電圧及び/又はトランジスタ閾値電圧を調整するための調整手段と、
前記調整手段がディジタルシステムを調整した後にディジタルシステムのパイプライン深さを調整することによりディジタルシステムの性能を微調整するためのパイプライン設定手段と、
を備えることを特徴とする装置。 - 所望の性能を得るために最適なパイプライン深さを選択するための選択手段を更に備えることを特徴とする請求項9に記載の装置。
- 前記選択手段は、ディジタルシステムにおいて最大スループットを達成するのに最適なパイプライン深さを選択するように構成されていることを特徴とする請求項10に記載の装置。
- 前記選択手段は、ディジタルシステムにおいて最小待ち時間を達成するのに最適なパイプライン深さを選択するように構成されていることを特徴とする請求項10に記載の装置。
- 前記選択手段は、ディジタルシステムにおけるスループットと待ち時間との間の折衷を達成するのに最適なパイプライン深さを選択するように構成されていることを特徴とする請求項10に記載の装置。
- パイプライン深さを調整するための前記パイプライン設定手段は、ディジタルシステムにおいて異なるパイプラインステージを分離する一つ以上のレジスタバンクをスキップするための手段を備えていることを特徴とする請求項9乃至13のいずれか一項に記載の装置。
- ディジタルシステムの異なる部分は異なる性能インジケータに従って調整されるように構成されていることを特徴とする請求項9乃至14のいずれか一項に記載の装置。
- ディジタルシステムがIPブロック又はSoCであることを特徴とする請求項9乃至15のいずれか一項に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05100153 | 2005-01-12 | ||
PCT/IB2006/050083 WO2006075287A2 (en) | 2005-01-12 | 2006-01-10 | Method and apparatus for tuning a digital system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008527560A true JP2008527560A (ja) | 2008-07-24 |
Family
ID=34938508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007550897A Pending JP2008527560A (ja) | 2005-01-12 | 2006-01-10 | ディジタルシステムを調整するための方法及び装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20100281245A1 (ja) |
EP (1) | EP1839104A2 (ja) |
JP (1) | JP2008527560A (ja) |
CN (1) | CN101156127A (ja) |
WO (1) | WO2006075287A2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9542518B2 (en) * | 2014-11-17 | 2017-01-10 | Qualcomm Incorporated | User experience based management technique for mobile system-on-chips |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004259143A (ja) * | 2003-02-27 | 2004-09-16 | Nec Electronics Corp | プロセッサ、システムlsi、システムlsiの設計方法、及び、それを記録した記録媒体 |
JP2005004736A (ja) * | 2003-06-12 | 2005-01-06 | Arm Ltd | データ処理装置用バス相互接続ブロックの設計に関するフレキシビリティの改善 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW382670B (en) * | 1996-11-21 | 2000-02-21 | Hitachi Ltd | Low power processor |
US6484265B2 (en) * | 1998-12-30 | 2002-11-19 | Intel Corporation | Software control of transistor body bias in controlling chip parameters |
US6804632B2 (en) * | 2001-12-06 | 2004-10-12 | Intel Corporation | Distribution of processing activity across processing hardware based on power consumption considerations |
US7376849B2 (en) * | 2004-06-30 | 2008-05-20 | Intel Corporation | Method, apparatus and system of adjusting one or more performance-related parameters of a processor |
US7437581B2 (en) * | 2004-09-28 | 2008-10-14 | Intel Corporation | Method and apparatus for varying energy per instruction according to the amount of available parallelism |
-
2006
- 2006-01-10 US US11/813,863 patent/US20100281245A1/en not_active Abandoned
- 2006-01-10 JP JP2007550897A patent/JP2008527560A/ja active Pending
- 2006-01-10 CN CNA2006800020297A patent/CN101156127A/zh active Pending
- 2006-01-10 WO PCT/IB2006/050083 patent/WO2006075287A2/en active Application Filing
- 2006-01-10 EP EP06710653A patent/EP1839104A2/en not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004259143A (ja) * | 2003-02-27 | 2004-09-16 | Nec Electronics Corp | プロセッサ、システムlsi、システムlsiの設計方法、及び、それを記録した記録媒体 |
JP2005004736A (ja) * | 2003-06-12 | 2005-01-06 | Arm Ltd | データ処理装置用バス相互接続ブロックの設計に関するフレキシビリティの改善 |
Also Published As
Publication number | Publication date |
---|---|
US20100281245A1 (en) | 2010-11-04 |
WO2006075287A3 (en) | 2007-04-05 |
CN101156127A (zh) | 2008-04-02 |
EP1839104A2 (en) | 2007-10-03 |
WO2006075287A2 (en) | 2006-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7237128B2 (en) | Method and apparatus to dynamically change an operating frequency and operating voltage of an electronic device | |
US7161854B2 (en) | Jitter and skew suppressing delay control apparatus | |
CN102790615B (zh) | 延迟锁相回路与延迟锁相方法 | |
JP2004153792A (ja) | 加速化モードを備えたレジスタ制御遅延固定ループ | |
US20120042176A1 (en) | Method and Apparatus for Optimizing Clock Speed and Power Dissipation in Multicore Architectures | |
US8766688B2 (en) | DLL circuit and delay-locked method using the same | |
JP2008515065A (ja) | 周波数および電圧のスケーリング・アーキテクチャ | |
US8390350B2 (en) | Clock signal delay circuit for a locked loop circuit | |
US9225316B2 (en) | Duty cycle correction circuit and operation method thereof | |
US6504790B1 (en) | Configurable DDR write-channel phase advance and delay capability | |
JP7199329B2 (ja) | 制御方法及び半導体集積回路 | |
US7007262B2 (en) | High level synthesis method and apparatus | |
US8570081B2 (en) | Fast measurement initialization for memory | |
JP4772733B2 (ja) | Dll回路 | |
JP2008527560A (ja) | ディジタルシステムを調整するための方法及び装置 | |
KR20140136203A (ko) | 반도체 집적회로 | |
KR100631952B1 (ko) | Dll 회로의 출력신호 구동장치 | |
JP5131370B2 (ja) | 電源電圧調整装置および電源電圧調整方法 | |
JP4732131B2 (ja) | 同期回路システム | |
JP2012182689A (ja) | 半導体集積回路 | |
JP2006093249A (ja) | 半導体集積回路 | |
JP2007209030A (ja) | ドライバ回路装置及びドライバ駆動方法 | |
JP2006005703A (ja) | 半導体装置 | |
US20120005641A1 (en) | Semiconductor designing apparatus | |
KR100807116B1 (ko) | 지연 고정 루프 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |