JP2008526022A - Ｃｕ配線を有するＣＭＯＳイメージャ及びそれから高反射性界面を除去する方法 - Google Patents

Ｃｕ配線を有するＣＭＯＳイメージャ及びそれから高反射性界面を除去する方法 Download PDF

Info

Publication number
JP2008526022A
JP2008526022A JP2007548302A JP2007548302A JP2008526022A JP 2008526022 A JP2008526022 A JP 2008526022A JP 2007548302 A JP2007548302 A JP 2007548302A JP 2007548302 A JP2007548302 A JP 2007548302A JP 2008526022 A JP2008526022 A JP 2008526022A
Authority
JP
Japan
Prior art keywords
layer
pixel
array
barrier material
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007548302A
Other languages
English (en)
Other versions
JP2008526022A5 (ja
Inventor
アドキッソン、ジェームズ、ダブリュー
ガンビーノ、ジェフリー、ピー
ジャッフェ、マーク、ディー
ライディ、ロバート、ケー
ラッセル、リチャード、ジェイ
スタンパー、アンソニー、ケー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008526022A publication Critical patent/JP2008526022A/ja
Publication of JP2008526022A5 publication Critical patent/JP2008526022A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】 Ｃｕ配線を有するＣＭＯＳイメージャ及びそれから高反射性界面を除去する方法を提供すること。
【解決手段】 ＣＭＯＳ画像センサ及び製作方法が提供され、ここでセンサは、より薄い層間誘電体積層体を組み込むことを可能にして増強された光感度を示すピクセル・アレイをもたらす銅（Ｃｕ）メタライゼーション・レベルを含む。ＣＭＯＳ画像センサは、センサ・アレイの各ピクセルの光路を横切る最小限の厚みのバリア層金属を有する構造体、或いは各ピクセルの光路からバリア層金属の部分が選択的に除去されて反射率を最小にした構造体を含む。即ち、種々のブロック又はシングル・マスク方法を実施することにより、アレイ中の各ピクセルに対する光路の位置においてバリア層金属の部分が完全に除去される。さらなる実施形態においては、バリア金属層は自己整合堆積によってＣｕメタライゼーションの上に形成することができる。
【選択図】 図２

Description

本発明は半導体光学画像センサに関し、特に、低い反射性と高い光感度を有する新規なＣＭＯＳ（相補型金属酸化膜半導体）画像センサ・アレイ構造体、並びにそのような画像センサ・アレイを製造するプロセスに関する。
ＣＭＯＳ画像センサは、デジタルカメラ、携帯電話、ＰＤＡ（携帯情報端末）、パーソナル・コンピュータ等のような撮像（ｉｍａｇｅ ｐｉｃｋ−ｕｐ）を必要とする用途のために、従来のＣＣＤセンサに置き換わり始めている。有利なことに、ＣＭＯＳ画像センサは、フォトダイオードのような半導体デバイスのための現在のＣＭＯＳ製造プロセスを利用して、低コストで製作される。さらに、ＣＭＯＳ画像センサは単一の電源で動作することができるので、その消費電力はＣＣＤセンサの消費電力よりも低く抑えることができ、さらに、ＣＭＯＳ論理回路及び類似の論理処理デバイスは容易にセンサ・チップに集積化できるので、ＣＭＯＳ画像センサを小型化することができる。
図１は、従来技術によるＣＭＯＳ画像センサのピクセル・アレイ１０を示す。図示されるように、このアレイは複数のマイクロレンズ１２を備え、その各々は半球状の形状を有し、平滑な平坦化層１７、例えば、スピン・オン・ポリマー（ｓｐｉｎ ｏｎ ｐｏｌｙｍｅｒ）上に配置されており、平坦化層１７はカラー・フィルタ・アレイ１５の上に形成され、マイクロレンズ・アレイの形成を可能にする。カラー・フィルタ・アレイ１５は、個別の赤、緑及び青のフィルタ素子２５（原色フィルタ）、または代りに、シアン、マゼンタ及び黄のフィルタ素子（補色フィルタ）を含む。マイクロレンズ・アレイ１２の各マイクロレンズ２２は、対応するカラー・フィルタ素子２５と位置合せして配列され、ピクセル２０の上部受光部を構成する。ピクセル２０は、メタライゼーション相互接続レベルＭ１、Ｍ２のアルミニウム（Ａｌ）配線層３５ａ、３５ｂが組み込まれた１つ又は複数の層間誘電体層３０ａ〜３０ｃを含んだ積層体を含む半導体基板１４の部分の上に作製されたセル部分を含む。層間誘電体材料は、例えば、ポリマー又はＳｉＯ２を含むことができる。Ａｌメタライゼーション相互接続層３５ａ、３５ｂはパッシベーションを必要としないので、各々のバリア層は図示されない。図１にさらに示されるように、Ａｌメタライゼーション３５ａ、３５ｂを有する各ピクセル・セル２０は、各ピクセル２０間でＭ１及びＭ２メタライゼーションへのワイヤ・ボンディングを可能にする最終アルミニウム金属レベル３６をさらに含み、そして最終パッシベーション層２８がワイヤ・ボンディング・レベル３６の上に形成される。この最終パッシベーション層２８は、ＳｉＮ、ＳｉＯ２、又はそれらの組み合わせを含むことができる。詳細には示されないが、各ピクセル２０は、光電変換を行うフォトダイオード１８のような感光素子を含む光電変換デバイスと、電荷増幅及びスイッチングを行うＣＭＯＳトランジスタ（図示せず）を含む。ピクセル２０の各々は、各ピクセルが受光した光の強度に対応する信号電荷を発生し、これは半導体基板１４上に形成された光電変換（フォトダイオード）素子１８によって信号電流に変換される。さらなるバリア又はキャッピング層、例えば、ＳｉＮのような窒化物の層３８が、Ｓｉ基板１４の表面に形成された非シリサイド拡散領域の上に形成される。
現在のＣＭＯＳ画像センサ内でアルミニウム金属レベル３５ａ、３５ｂを使用することは、Ａｌ金属の抵抗率が高いため、より丈高の誘電体積層体を必要とする。誘電体がより丈高であるということは、より厚い誘電体層３０ａ〜３０ｃを必要とすることを意味し、その結果、ピクセルの光電変換素子（フォトダイオード）に到達する光の強度が減少する。すなわちピクセル２０の感度が損なわれる。
半導体産業が０．１８μｍノードＣＭＯＳ画像センサ技術に関してＡｌＣｕにとどまっているので、より薄い層間誘電体積層体を必要とし、従ってより多くの光がフォトダイオードに到達するのでピクセル・アレイの感度を増大させる、銅（Ｃｕ）金属線をＭ１、Ｍ２レベルに有するＣＭＯＳ画像センサを提供することが非常に望ましい。しかし、銅は酸化及び汚染を受けやすいため、Ｃｕ金属上にパッシベーション・レベルが必要となるので、ＳｉＮ、ＳｉＣ，ＳｉＣＮ等のパッシベーション層が銅配線上に必要となる。しかし、パッシベーション層は屈折率のミスマッチを生じるため、その存在はピクセル・セルの光路中で光を反射させる傾向があり、そのためデバイスの感度を低下させる。
従って、センサが、メタライゼーションＭ１、Ｍ２レベルに、より薄い層間誘電体積層体を可能にする銅（Ｃｕ）金属線を含み、さらに、それぞれの超薄型バリア層部分をピクセル・セルの光路中に有する、あるいはそれらをピクセル・セルの光路中から除去してピクセル・セルの感度を増大させた、ＣＭＯＳ画像センサ及び製造方法を提供することが非常に望ましい。
従って、本発明の目的は、より薄い層間誘電体積層体を組み込んで増強された光感度を示すピクセル・アレイを生ずることを可能にする、銅（Ｃｕ）メタライゼーション・レベルを有するＣＭＯＳ画像センサを提供することである。改良された光感度は単純な幾何学によるものであり、高さが低減されるので、正しいピクセルに到達する光量が任意の角度に対して増大することによる。
本発明のさらなる目的は、追加の銅金属パッシベーション層を設けることによって生じる屈折率のミスマッチの問題を解決し、同時に、レンズの下の誘電体層の厚みを最適化することによって光学画像センサの感度を増強させることである。
本発明のさらなる目的は、より薄い層間誘電体積層体を組み込んで増強された光感度を示すピクセル・アレイを生ずることを可能にする、銅（Ｃｕ）メタライゼーション・レベルを有するＣＭＯＳ画像センサを製作する方法を提供することである。
センサ・アレイ中の各ピクセルの光路を横切る最小限の厚みのバリア層金属を有する構造体、或いは各ピクセルの光路からバリア金属層の部分を選択的に除去して反射率を最小にした構造体、を含む多くの実施形態が説明される。例えば、１つの実施形態において、アレイ中のＣｕ相互接続金属配線のためのバリア層金属は、２０ｎｍ又はそれ未満の厚みで形成される。或いは、種々のブロック又はシングル・マスク方法を実施して、アレイ中の各ピクセルの光路の位置でバリア層金属の部分が完全に除去される。さらなる実施形態においては、バリア金属層は自己整合無電解Ｃｕキャップ堆積、即ち、Ｃｕに対する自己整合によって、或いは同じマスクを用いてピクセル領域のバリアを選択的にパターン付け及び除去することによって、形成することができる。
本発明の１つの態様により、ピクセルのアレイを含む画像センサが提供され、この画像センサは、
入射光を受光するためにアレイ中の対応するピクセルの各位置に形成された感光素子を含む半導体基板と、
基板の上に形成された第１の層間誘電体層と、
第１の層間誘電体層の上に形成され、アレイ中の各感光素子間に形成されたＣｕ金属配線構造体を含む、少なくとも１つの金属相互接続層と、
アレイ中のＣｕ金属相互接続層と入射光を受光するための最上層との間に形成された第２の層間誘電体層とを備え、
ここでＣｕ金属相互接続層は、薄い第１及び第２の層間誘電体層が光路を短縮してアレイ中の各感光素子が受光する光量を増大させることを可能にする、画像センサである。
１つの実施形態においては、前記のＣｕ金属配線構造体の各々の上に前記のアレイの各ピクセルの光路を横切るバリア材料層が形成される。
さらなる実施形態においては、各アレイ・ピクセルの光路を横切る領域から金属相互接続層上に形成されたバリア材料の部分が選択的に除去される。この実施形態ではさらに、アレイの各ピクセルに対して、ピクセルの側壁上に形成された光反射性材料の層が隋意に設けられ、この光反射性材料層がピクセルの感光素子が受光する光量を増大させる。
本発明の別の態様によれば、ピクセルの画像センサ・アレイを製作する方法が提供され、この方法は、
各アレイ・ピクセルに対応し、各ピクセルに入射する光を受光するように適合される感光素子を半導体基板中に形成するステップと、
基板上に第１の層間誘電体層を形成するステップと、
第１の層間誘電体層の上に形成され、アレイ中の各感光素子間に形成されたＣｕ金属配線構造体を含む、少なくとも１つの金属相互接続層を形成するステップと、
アレイ中のＣｕ金属相互接続層上に第２の層間誘電体層を形成するステップと
を含み、
ここでＣｕ金属相互接続層は、光路を短縮してアレイ中の各感光素子が受光する光量を増大させる薄い第１及び第２の層間誘電体層の形成を可能にする、方法である。
１つの実施形態においては、バリア材料層が金属相互接続層の各Ｃｕ金属配線構造体の上に自己整合プロセスで形成される。
別の実施形態においては、薄いバリア材料層がＣｕ金属配線構造体の上及び第１の層間誘電体層の上にブランケット堆積させられ、そのためバリア材料層は各アレイ・ピクセルの光路を横切る。
さらなる実施形態においては、薄いバリア材料層は、１つ又は複数のマスク法の実行、或いは自己整合マスク・プロセスを包む種々の処理法によって、前記のアレイの各ピクセルの光路を横切る部分で選択的に除去される。これらの実施形態についてはさらに、アレイの各ピクセルに対して、ピクセルの側壁に形成される光反射性材料の層が隋意に設けられ、この光反射性材料層がピクセルの前記の感光素子が受光する光量を増大させる。
本発明の目的、特徴及び利点は、添付の図面と組み合わせて記載される以下の詳細な説明を考慮することで、当業者には明らかとなる。
図２は、本発明の第１の実施形態による後工程ＣＭＯＳ画像センサ・アレイ積層体１００を断面図で示す。ピクセル２０の上部受光部（マイクロレンズ及びカラー・フィルタ）は図１に示す従来技術と同様であるが、本発明は、基板１４上に層間誘電体層１３０ａ〜１３０ｃのより薄い積層体を形成することを可能にする、Ｃｕメタライゼーション相互接続Ｍ１、Ｍ２の形成を含む。基板１４は、例えば、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ及び他のＩＩＩ−Ｖ化合物半導体、ＩＩ−ＶＩ化合物半導体を含むバルク半導体、又はシリコン・オン・インシュレータ（ＳＯＩ）、ＳｉＣ・オン・インシュレータ（ＳｉＣＯＩ）又はシリコン・ゲルマニウム・オン・インシュレータ（ＳＧＯＩ）等の積層半導体とすることができる。好ましくは、層間誘電体材料は、スパッタリング、スピン・オン、又はＰＥＣＶＤのような多くの周知技術のいずれかで堆積することができる有機又は無機の層間誘電体（ＩＬＤ）材料を含むことができ、そして約４．２又はそれ未満の誘電率を有する、従来のスピン・オン有機誘電体、スピン・オン無機誘電体又はそれらの組み合わせを含むことができる。本発明で用いることができる適切な有機誘電体は、Ｃ、Ｏ、Ｆ及び／又はＨを含む誘電体を含む。本発明で用いることができる幾つかのタイプの有機誘電体の例としては、芳香族熱硬化性ポリマー樹脂、例えば、ＤＯＷ Ｃｈｅｍｉｃａｌ Ｃｏｍｐａｎｙから商品名ＳｉＬＫ（登録商標）として販売されている樹脂、Ｈｏｎｅｙｗｅｌｌから商品名Ｆｌａｒｅ（登録商標）として販売されている樹脂、及び他の供給者から販売されている同様の樹脂、並びに他の同様の有機誘電体が挙げられるが、これらに限定はされない。層間誘電体層として用いられる有機誘電体は多孔質であってもそうでなくてもよいが、ｋ値が低いので多孔質の有機誘電体層が非常に好ましい。層間誘電体として用いることができる適切な無機誘電体は、典型的には、Ｓｉ、Ｏ及びＨを含み、そして隋意にＣを含む、例えば、プラズマ化学気相成長（ＣＶＤ）法によって堆積されたＳｉＯ２、ＦＳＧ（フルオロシリケート・ガラス）、ＳｉＣＯＨ，ＳｉＯＣＨ、炭素ドープ酸化物（ＣＤＯ）、シリコンオキシカーバイド、有機シリケート・ガラス（ＯＳＧ）である。用いることができる無機誘電体の幾つかのタイプの実例として、シルセスキオキサンＨＯＳＰ（Ｈｏｎｅｙｗｅｌｌから販売）、メチルシルセスキオキサン（ＭＳＱ）、水素シルセスキオキサン（ＨＳＱ）、ＭＳＱ−ＨＳＱコポリマー、ケイ素源としてテトラエチルオルトシリケート（ＴＥＯＳ）又はＳｉＨ４を用い、酸化剤としてＯ２、Ｎ２Ｏ、ＮＯ等を用いて堆積させられたＳｉＯ２、有機シラン及び他の任意のＳｉ含有材料が挙げられるが、これらに限定はされない。議論の目的のために、無機誘電体材料はＳｉＯ２と仮定される。
図２を参照すると、Ｍ１層の形成のための方法は、まず、ＳｉＯ２誘電体層１３０ｃを例えば、約２ｋÅから２０ｋÅまでの範囲、好ましくは４ｋÅから５ｋÅまでの範囲の厚みで基板キャッピング層３８上に堆積するステップと、ＳｉＯ２層１３０ｃ中に既知のリソグラフィ及びＲＩＥ法を用いてトレンチをパターン付けするステップと、形成されたトレンチを１つ又は複数の高融点金属、例えば、Ｔａ、ＴａＮ、ＴｉＮ、ＴｉＳｉＮ、Ｗ、ＷＣＮ、Ｒｕ等の金属ライナーでライニングするステップとを含む。次に、ライニングされたトレンチを銅材料で充填してＣｕのＭ１層１３５ｂを形成し、次にこれを既知のＣＭＰ法を用いて研磨する。その後、バリア又はＣｕ拡散層１３２ｂ、例えばＳｉＮ、をＣｕのＭ１メタライゼーション上に、例えば約２０Åから２ｋÅまでの範囲、好ましくは１００Åから２００Åまでの範囲の厚みで堆積する。この実施形態では、Ｃｕ相互接続上の窒化物層１３２ｂの厚みを低減して反射率を最小にする。ＳｉＯＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯＮ、ＳｉＣＯ材料等を含むが、これらに限定されない他のバリア層材料を用いることもできることを理解されたい。このプロセスは次のＣｕＭ２メタライゼーションに関して繰り返されるが、ここで、薄いＭ２誘電体層１３０ｂ、例えばＳｉＯ２、をＣｕ拡散層１３２ｂの上に、約２ｋÅから２０ｋÅまでの範囲、好ましくは１ミクロンの厚みで堆積し、そして次にＭ２メタライゼーション層を、既知のリソグラフィ及びＲＩＥ法を用いてＳｉＯ２層１３０ｂ中にトレンチのパターン付けを行い、形成されたトレンチを高融点金属等の金属ライナーでライニングし、そしてライニングされたトレンチを銅材料で充填してＣｕＭ２の１３５ａ層を形成し、これを次に既知のＣＭＰ法を用いて研磨することによって形成する。その後、バリア又はＣｕ拡散層１３２ａ、例えばＳｉＮ、をＣｕＭ２層１３５ａ上に、例えば約２０Åから２ｋÅまでの範囲の厚みで堆積する。次のステップは、層間誘電体層１３０ａを拡散層１３２ａ上に形成すること、及び、既知の方法によって最終のＡｌメタライゼーションを形成することを含む。図２に示される実施形態においては、反射率を最小にするために、Ｍ１及びＭ２の拡散バリアの総厚は約２０ｎｍ又はそれ未満であることが好ましい。図２に示される実施形態ではさらに、反射率をさらに低減するために、ＳｉＮ（１．９８）とＳｉＯ２（１．４６）の屈折率の間の屈折率を有する材料、例えばＳｉＯＮ、の追加の層をＳｉＮ層１３２ａ、１３２ｂ上に同程度の厚み（例えば約２０Åから２ｋÅまで）で形成することができる。この第１の実施形態によれば、光路中にＣｕメタライゼーション及び対応する薄い層間誘電体層１３０ａ〜１３０ｃ、並びに最小限の拡散バリア層１３２ａ、１３２ｂを設けることで、光の反射率を最小にし、それにより、より多くの量の光１３がピクセル２０の光路を透過して、底部にあるフォトダイオード１８に達することが可能となる。図２にさらに示されるように、別の実施形態において、ピクセル・アレイ１００の各々は、感光素子、例えばフォトダイオード１８の上で基板内に形成された追加のＳＴＩ絶縁誘電体領域１３８を含むことができる。この別の実施形態においては、底部の窒化物キャッピング層３８はピクセルの光路から除去される。
本発明の第２の実施形態においては、屈折率のミスマッチの問題を回避するために、バリアＳｉＮ層１３２ａ、１３２ｂのピクセル・アレイの光路中に形成された部分の選択的な除去を行う。図３に示されるＣＭＯＳ画像センサ・アレイ１００ａのこの第２の実施形態においては、追加のマスク（レジスト・マスク又はハードマスク）を、各ピクセルの光路位置においてＳｉＮバリア層１３２ａ、１３２ｂ内に開口５０を設ける加工処理の各段階で用いる。即ち、各バリア層１３２ａ、１３２ｂのそれぞれを形成した後、追加のリソグラフィ・パターン付け及びエッチング・ステップ（ウェット又はドライ・エッチング）を実行して、選択した位置でＳｉＮを開口する。しかし、ＳｉＮ層１３２ａ、１３２ｂの選択した部分を除去するために、例えばクラスター・イオン・ビーム・エッチングを用いて、マスクレス・プロセスを実行することもできることを理解されたい。好ましくは、フッ素ベースのドライ・エッチング（例えば、ＣＦ４＋酸素プラズマ）であるが、エッチング後の表面の損傷又は粗さ（これらは光の反射又は散乱を引き起こし得る）を最小にするためにはウェット・エッチングが望ましい。ウェット・エッチングは、ＳｉＮのＲＩＥの後の希釈ＨＦによる「平滑化」エッチングを含むことができ、或いはＳｉＯ２をハードマスクとして用いてＳｉＮを除去するＨ３ＰＯ４エッチングとすることが可能である。従って、この実施形態においては、層間誘電体層１３０ｂ、ＣｕのＭ１メタライゼーション層１３５ｂ、及び対応するＳｉＮバリア層堆積１３２ｂを形成するプロセス・ステップを実行し、そしてピクセル・アレイ中のバリアＳｉＮ層１３２ｂの選択的除去を実施する。次いで、これらのプロセス・ステップを、次のＭ２誘電体１３０ｂ、金属層Ｍ２及びバリア層１３２ａに対して繰り返す。しかしながら、Ｍ１のＳｉＮバリア層１３２ｂをエッチングした後、この層の表面が完全には平坦でない可能性があり、このことは、次に形成されるＭ２誘電体を損なう可能性があり、次のＭ２レベル１３５ａのための次のＣｕのリソグラフィ又は研磨に潜在的に影響する可能性がある。従って、Ｍ２のＳｉＯ２層１３０ｂをパターン付け及び堆積した後、Ｍ２メタライゼーション１３５ａのパターン付けの前に、追加の研磨ステップをＳｉＯ２誘電体１３０ｂレベルの表面で実行する。図３に示される実施形態においては、さらに、フォトダイオード素子１８が、基板１４内でフォトダイオード１８の上部に形成される誘電体の絶縁体層１３８、例えばＳＴＩ絶縁、を設けることなくシリコン基板中の活性領域に直接配置されていると仮定して、薄い最上部の窒化物層２８及び基板１４の上に示されるキャッピング層３８（各々、約２０Åから２ｋÅまでの範囲の厚み）がピクセル・アレイの感度に影響を与えることなく残っていることが示されている。
従って、感光素子、例えばフォトダイオード１８、の上に形成されたＳＴＩ絶縁誘電体領域１３８を含んだ実施形態に関する、図４に示されるピクセル・アレイ１００ｂの別の第２の実施形態においては、光路中のＭ１及びＭ２レベルの誘電体１３２ａ、１３２ｂに加えて画像センサ・アレイ１００ａの基板１４の上の光路中の基板キャッピング層３８を除去することが有利である。従って、本明細書中で図３に関して記載した方式において、追加のマスクが必要となり、追加のリソグラフィ・パターン付け及びエッチング・ステップ（ウェット又はドライ・エッチング）を実行して、ピクセルの光路の位置でＳｉＮキャッピング層３８中に追加の開口５０ａが設けられる。
図５は本発明の第３の実施態様によるＣＭＯＳ画像センサ・アレイ１００ｃを断面図で説明するが、これは図３に示される画像センサの、基板１４内のピクセルの感光素子（フォトダイオード）１８の上のＳＴＩ領域１３８がない実施形態に対応する。この実施形態によれば、基板キャッピング層３８、層間誘電体層１３０ｃ、層間メタライゼーション１３５ｂ（Ｍ１）及び対応するバリア層１３２ｂ、例えばＳｉＮ、はＭ１バリア・エッチングを行わずに形成される。次に、Ｍ２誘電体層１３０ｂ、メタライゼーションＭ２の１３５ａ及び対応するバリア層１３２ａ、例えばＳｉＮ、が形成される。次にマスクをパターン付けし、そしてエッチングを行って開口５１を設け、ピクセルの光路からＭ２層に対する窒化物バリア１３２ａの部分を除去する。しかしながら、同じエッチング・プロセス・ステップで、Ｍ２誘電体層１３０ｂ及びＭ１バリア開口５１ａが設けられるので、光路中のメタライゼーション・バリア層１３２ａ、１３２ｂの両方を除去するのに１つのマスクだけか必要となる。このエッチングの後、層間誘電体（例えば酸化物）をエッチングされた径路中に、例えばスピン・オンＳｉＯ２再充填プロセスで、再堆積し、そして平坦化ステップを実施する。充填のための誘電体は代わりにポリマー誘電体（ポリイミド、Ｄｏｗ ＣｈｅｍｉｃａｌのＳｉＬＫ（登録商標）等）を含むことができること、そして層間誘電体（酸化物、ＳｉＯ２、炭素ベースの酸化物等）を堆積するために、優れたギャップ充填機能を有する他の方法、例えばＣＶＤ又は（プラズマ助長）ＰＥ−ＣＶＤ法を使用できることを理解されたい。
図６に示す別の第３の実施形態においては、画像センサ・アレイ１００ｄは感光素子、例えばフォトダイオード１８、の上に形成されたＳＴＩ絶縁誘電体領域１３８を含むが、Ｍ１及びＭ２レベルの誘電体１３２ａ、１３２ｂに加えて基板１４の上部に示される底部窒化物層３８を除去することが有利である。従って、本明細書中で図５に関して記載した方式で、Ｍ２バリア・レベル１３２ａを形成した後、シングル・マスクのリソグラフィ・パターン付けを行い、エッチングを実行して、ピクセルの光路中の各々のバリア・レベル内に開口５１、５１ａ及び５１ｂを設ける。即ち、本明細書中に記載の好ましいドライ・エッチング法（例えば、ＣＦ４及びＯ２プラズマ）を用いてエッチングを実行し、Ｍ２窒化物バリアと同時にＭ２誘電体層１３０ｂ、Ｍ１バリア、Ｍ１誘電体層１３０ｃ、及び追加の底部窒化物層を除去する。バリア層材料を除去するために、随意にウェット・エッチングを実施できることを理解されたい。その後、エッチングされた経路を層間誘電体、例えばスピン・オンＳｉＯ２又はポリマー誘電体（ポリイミド、Ｄｏｗ ＣｈｅｍｉｃａｌのＳｉｌＫ（登録商標）等）再充填プロセスにより再充填し、平坦化ステップを実施する。層間誘電体（酸化物、ＳｉＯ２、炭素ベースの酸化物等）を堆積するために、優れたギャップ充填機能を有する他の方法、例えばＣＶＤ又は（プラズマ助長）ＰＥ−ＣＶＤ法を使用できることを理解されたい。
図７は、本発明の第４の実施形態によるＣＭＯＳ画像センサ・アレイ１００ｅを断面図によって示すが、これは図４に示される画像センサの、基板１４内でピクセルの感光素子（フォトダイオード）１８の上に形成される誘電体（例えばＳＴＩ）領域１３８がない実施形態に対応する。この実施形態によれば、基板キャッピング層３８、層間誘電体層１３０ａ〜１３０ｃ、層間メタライゼーション１３５ａ、１３５ｂ（Ｍ２及びＭ１）及び対応するバリア層１３２ａ、１３２ｂ、例えばＳｉＮ、が形成される。しかしながら、上部の層間誘電体層１３０ａの形成後、リソグラフィ・パターン付け及びシングル・マスクの適用を実施してエッチングを行い、ピクセルの光路中のＭ２及びＭ１バリア・レベルの各々に開口５２及び５２ａを設ける。即ち、単一のエッチング・ステップで、メタライゼーションの各々のバリア層１３２ａ、１３２ｂの各々が、層間誘電体層１３０ａ〜１３０ｃの各々に加えて除去される（単一のマスクを用いて）。さらに、この実施形態においては、光路中に孔を開口した後、その孔を層間誘電体（例えば酸化物）で充填する前に、エッチングされた孔の側壁及び底部に適合する薄い窒化物ライナー１４０を堆積する。好ましくは、ＳｉＮ材料又は光反射特性を有する薄いライナー材料を、ＰＥ−ＣＶＤのような既知の堆積法を用いて堆積し、エッチングされた開口の底部及び側壁をライニングすることができる。例えば、光反射特性を有する他のライナー材料としては、ＳｉＣ、特定の金属、例えば、Ａｌ，ＴｉＮ、タングステン、Ｒｕ、ポリＳｉ、ポリＧｅ等、が挙げられるがこれらに限定はされない。この薄いライナー１４０は５０Åから２ｋÅまでの間の範囲の厚みで堆積させることができて、移動するイオンの進入を防ぐように有効に機能し、さらに、散乱光を反射する鏡面として作用して、そのためある角度でレンズに入射した光の全てがフォトダイオードに到達するようになる。薄い窒化物ライナーを堆積した後、次のステップにおいて、ライニングされた孔中に例えばスピン・オンＳｉＯ２再充填プロセスを用いて層間誘電体材料を再堆積し、そして最終の平坦化ステップを実施する。
図８に示す別の第４の実施形態においては、画像センサ・アレイ１００ｆは感光素子、例えばフォトダイオード１８、の上に形成されたＳＴＩ絶縁誘電体領域１３８を含むが、Ｍ１及びＭ２レベルのバリア１３２ａ、１３２ｂに加えて、ピクセルの光路中の基板１４の上に示される底部窒化物層３８の該当部分を除去することが有利である。従って、本明細書中で図７に関して記載した方式で、リソグラフィによるパターン付け及びシングル・マスクの適用の後、単一エッチングを実行して、ピクセルの光路中の各バリア・レベルに開口５２、５２ａ及び５２ｂを設ける。即ち、本明細書中に記載の好ましいドライ・エッチング法（例えば、ＣＦ４及びＯ２プラズマ）を用いて、単一エッチング・プロセスを実行し、Ｍ２窒化物バリアと同時にＭ２誘電体層１３０ｂ、Ｍ１バリア、Ｍ１誘電体層１３０ｃ、及び追加の底部窒化物層３８を除去する。バリア層材料を除去するために、ウェット・エッチングを実施できることを理解されたい。次に、光路中に孔を開口した後、その孔を層間誘電体で充填する前に、エッチングされた孔の側壁及び底部に適合する薄い窒化物スペーサ１４１を堆積する。好ましくは、ＳｉＮ材料又は光反射特性を有する薄いライナー材料を、既知の堆積法を用いて堆積し、孔をライニングすることができる。その後、孔の底部に適合した反射性ライナー材料をスペーサ・エッチング、即ち、エッチングされた開口の側壁に沿ったＳｉＮスペーサを形成するために用いられる任意の異方性（ｄｉｒｅｃｔｉｏｎａｌ）エッチングで除去する。例えば、Ｆベースの異方性エッチングを用いてＳｉＮスペーサを形成する。薄い窒化物の堆積及びスペーサ１４１を形成するエッチングの後、次のステップにおいて、ライニングされた孔中に、例えばスピン・オンＳｉＯ２再充填プロセスを用いて層間誘電体材料を再堆積し、そして最終の平坦化ステップを実施する。
図９は、本発明の第５の実施形態によるＣＭＯＳ画像センサ・アレイ１００ｇを断面図によって示すが、これは図３に示される画像センサの、基板１４内でピクセルの感光素子（フォトダイオード）１８の上に形成されるＳＴＩ領域がない実施形態に対応する。この実施形態によれば、基板キャッピング層３８、層間誘電体層１３０ａ〜１３０ｃ、層間Ｃｕメタライゼーション１３５ａ、１３５ｂ（Ｍ２及びＭ１）及び対応するバリア層１３２ａ、１３２ｂ、例えばＳｉＮ、が形成される。さらに、図９に示されるように、各ピクセル間にパターン付けされた上部金属導電体（即ち、アルミニウム）層３６が形成される。しかしながら、上部アルミニウム層３６をパターン付けした後、単一エッチング・プロセスを実行して、ピクセルの光路中のＭ２及びＭ１バリア・レベルの各々に開口５３及び５３ａを設ける。即ち、単一エッチング・ステップで、自己整合マスクとして機能するパターン付けされたＡｌ層３６を用いて、各メタライゼーション・レベルの各バリア層１３２ａ、１３２ｂを、層間誘電体層１３０ａ〜１３０ｃの各々に加えて除去する。その後、次のステップにおいて、エッチングされた孔中に、例えばスピン・オンＳｉＯ２再充填プロセスを用いて、層間誘電体材料を再堆積し、そして最終の平坦化ステップを実施する。
図１０に示す別の第５の実施形態においては、画像センサ・アレイ１００ｈは感光素子、例えばフォトダイオード１８、の上に形成されたＳＴＩ絶縁誘電体領域１３８を含むが、Ｍ１及びＭ２レベルのバリア１３２ａ、１３２ｂに加えて、ピクセルの光路中の基板１４の上に示される底部窒化物層３８の該当部分を除去することが有利である。従って、本明細書中で図９に関して記載した方式で、単一の自己整合マスクとしても機能するＡｌ層をリソグラフィによりパターン付けした後、単一（ウェット又はドライ）エッチングを実行して、ピクセルの光路中の各バリア・レベルに開口５３、５３ａ及び５３ｂを設ける。即ち、本明細書中に記載の好ましいドライ・エッチング法（例えば、ＣＦ４及びＯ２プラズマ）を用いてエッチングを実行し、Ｍ２窒化物バリアと同時にＭ２誘電体層１３０ｂ、Ｍ１バリア、Ｍ１誘電体層１３０ｃ、及び追加の底部窒化物層３８を除去する。バリア層１３２ａ、１３２ｂ、及びキャッピング層３８を除去するために、ウェット・エッチング・プロセスを実施できることを理解されたい。
図１１は、本発明の第６の実施形態によるＣＭＯＳ画像センサ・アレイ１００ｉを断面図によって示すが、これは図３に示される画像センサの、基板１４内でピクセルの感光素子（フォトダイオード）１８の上のＳＴＩ領域がない実施形態に対応する。この実施形態によれば、基板キャッピング層３８、層間誘電体層１３０ａ〜１３０ｃ、層間メタライゼーション１３５ａ、１３５ｂ（Ｍ２及びＭ１）及び対応するバリア層１３２ａ、１３２ｂ、例えばＳｉＮ、が形成される。さらに、図１１に示すように、各ピクセル間にパターン付けされた上部金属導電体（即ち、アルミニウム）層３６が形成される。しかしながら、上部アルミニウム層３６をパターン付けした後、単一エッチング・プロセスを実施して、ピクセルの光路中のＭ２及びＭ１バリア・レベルの各々に開口５４及び５４ａを設ける。即ち、単一エッチング・ステップで、自己整合マスクとして機能するパターン付けされたＡｌ層３６を用いて、各メタライゼーション・レベルの各バリア層１３２ａ、１３２ｂを、層間誘電体層１３０ａ〜１３０ｃの各々に加えて除去する。さらに、この実施形態においては、光路中に孔を開口した後、その孔を層間誘電体（例えば酸化物）で充填する前に、エッチングされた孔の側壁及び底部に適合する薄い窒化物ライナー１４０を堆積する。好ましくは、ＳｉＮ材料又は光反射特性を有する薄いライナー材料を、記載されたＰＥ−ＣＶＤのような既知の堆積法を用いて堆積し、孔をライニングすることができる。この薄い反射性ライナー１４０は５０Åから２ｋÅまでの間の範囲の厚みで堆積させることができて、散乱光を反射する鏡面として有効に作用し、ある角度でピクセル・レンズに入射する光の全てがフォトダイオードに到達するようになる。薄い窒化物ライナーを堆積した後、次のステップにおいて、ライニングされた孔中に、例えばスピン・オンＳｉＯ２再充填プロセスを用いて層間誘電体材料を再堆積し、そして最終の平坦化ステップを実施する。
図１２に示す別の第６の実施形態においては、画像センサ・アレイ１００ｊは感光素子、例えばフォトダイオード１８、の上に形成されたＳＴＩ絶縁誘電体領域１３８を含むが、Ｍ１及びＭ２レベルの誘電体１３２に加えて、ピクセルの光路中の基板１４の上に示される底部窒化物層３８の該当部分を除去することが有利である。従って、本明細書中で記載した方式で、単一の自己整合マスクとしても機能するＡｌ層３６をリソグラフィによりパターン付けした後、単一（ウェット又はドライ）エッチングを実行して、ピクセルの光路中の各バリア・レベルに開口５４、５４ａ及び５４ｂを設ける。即ち、本明細書中に記載の好ましいドライ・エッチング法（例えば、ＣＦ４及びＯ２プラズマ）を用いてエッチングを実行し、Ｍ２窒化物バリアと同時にＭ２誘電体層１３０ｂ、Ｍ１バリア、Ｍ１誘電体層１３０ｃ、及び追加の底部窒化物層３８を除去する。バリア層１３２ａ、１３２ｂ、及びキャッピング層３８を除去するために、ウェット・エッチング・プロセスを実施できることを理解されたい。さらに、この実施形態においては、光路中に孔を開口した後、その孔を層間誘電体（例えば酸化物）で充填する前に、エッチングされた孔の側壁に適合する薄い窒化物スペーサ１４１を堆積する。好ましくは、ＳｉＮ材料又は光反射特性を有する薄いライナー材料を、記載されたＰＥ−ＣＶＤのような既知の堆積技術を用いて堆積し、孔をライニングすることができる。この薄いスペーサ１４１は５０Åから２ｋÅまでの間の範囲の厚さに堆積させることができて、散乱光を反射する鏡面として有効に作用し、ある角度でレンズに入射した光の全てがフォトダイオードに到達するようになる。薄い窒化物スペーサを堆積した後、次のステップにおいて、ライニングされた孔中に、例えばスピン・オンＳｉＯ２再充填プロセスを用いて、層間誘電体材料を再堆積し、そして最終の平坦化ステップを実施する。
図３〜図１２に関して本明細書中に記載された実施形態の各々において、自己整合Ｃｕ金属キャップ、例えばＣｏＷＰは、記載されたようにブランケットＳｉＮキャップを形成し、光路中のバリア・レベル１３２ａ、１３２ｂの選択された部分を除去するのではなく、例えば無電解めっきによって形成することができる。従って、図１３に示すように、各Ｃｕメタライゼーション層のパターン形成及び研磨の後に、無電解めっきを自己整合プロセスで実行し、Ｃｕを酸化から保護するバリア材料１４２、例えば、ＮｉＷＰ，ＣｏＷＰ、ＣｏＷＢ等の化合物、を直接Ｃｕ上に選択的に堆積させる。或いは、Ｗを含むがそれに限定はされない高融点金属などのバリア層材料を選択的に堆積するために、例えばＣＶＤなどの堆積プロセスを実施することができる。或いは、各ＣｕのＣＭＰステップの後、Ｃｕをウェット・エッチング、電解研磨、又はドライ・エッチングによって凹ませる。次に、ブランケット・キャッピング層（Ｔａ、ＴａＮ、Ｗ、ＳｉＮ、ＳｉＣ）を堆積し、研磨ステップを実施して、金属ライン間の領域に形成されたキャッピング層部分を除去する。
ここでは本発明の好適な実施形態であると考えられるものを示し、説明したが、もちろん、形状及び細部における種々の改変及び変更を本発明の精神から逸脱することなく容易に施せることが理解される。従って、本発明は、説明し、図示した通りの形態に限定されるものではなく、添付の特許請求の範囲内に入り得る全ての改変を含むように構成されるべきであることが意図されている。
従来技術によるＣＭＯＳ画像センサ・ピクセル・アレイ１０を示す。 本発明の第１の実施形態によるＣＭＯＳ画像センサ・アレイ１００を断面図で示す。 本発明の第２の実施形態による方法で形成されるＣＭＯＳ画像センサ・アレイ１００ａを断面図で示す。 図３のＣＭＯＳ画像センサ・アレイの別の第２の実施形態１００ｂを断面図で示す。 本発明の第３の実施形態による方法で形成されるＣＭＯＳ画像センサ・アレイ１００ｃを断面図で示す。 図５のＣＭＯＳ画像センサ・アレイの別の第３の実施形態１００ｄを断面図で示す。 本発明の第４の実施形態による方法で形成されるＣＭＯＳ画像センサ・アレイ１００ｅを断面図で示す。 図７のＣＭＯＳ画像センサ・アレイの別の第４の実施形態１００ｆを断面図で示す。 本発明の第５の実施形態による方法で形成されるＣＭＯＳ画像センサ・アレイ１００ｇを断面図で示す。 図９のＣＭＯＳ画像センサ・アレイの別の第５の実施形態１００ｈを断面図で示す。 本発明の第６の実施形態による方法で形成されるＣＭＯＳ画像センサ・アレイ１００ｉを断面図で示す。 図１１のＣＭＯＳ画像センサ・アレイの別の第６の実施形態１００ｊを断面図で示す。 Ｃｕメタライゼーション上に選択的にバリア材料を堆積する自己整合マスク・プロセスを取り入れた本発明のＣＭＯＳ画像センサ・アレイの別の実施形態を断面図で示す。
符号の説明
１０、１００、１００ａ、１００ｂ、１００ｃ、１００ｄ，１００ｅ、１００ｆ、１００ｇ、１００ｈ，１００ｉ、１００ｊ、：ピクセル・アレイ（ＣＭＯＳ画像センサ・ピクセル・アレイ）
１２：マイクロレンズ・アレイ
１４：半導体基板
１５：カラー・フィルタ・アレイ
１７：平坦化層
１８：感光素子（フォトダイオード）
２０：ピクセル
２２：マイクロレンズ
２５：カラー・フィルタ素子
２８：最終パッシベーション層
３０ａ、３０ｂ、３０ｃ，１３０ａ、１３０ｂ、１３０ｃ：層間誘電体層
３５ａ、３５ｂ：アルミニウム・メタライゼーション相互接続層
３６：最終アルミニウム金属レベル（Ａｌ層）
３８：窒化物層（キャッピング層）
５０、５０ａ，５１，５１ａ、５１ｂ，５２，５２ａ、５２ｂ、５３、５３ａ、５３ｂ，５４，５４ａ、５４ｂ：開口
１３２ａ、１３２ｂ：ＳｉＮバリア層（Ｃｕ拡散層）
１３５ａ：Ｃｕ Ｍ２層（層間Ｃｕメタライゼーション）
１３５ｂ：Ｃｕ Ｍ１層（層間Ｃｕメタライゼーション）
１３８：誘電体絶縁体層
１４０：薄い窒化物ライナー
１４１：薄い窒化物スペーサ
１４２：バリア材料

Claims (49)

  1. ピクセルのアレイを含む画像センサであって、
    入射光を受光するために、前記アレイ中の対応するピクセルの各位置に形成された感光素子を含む半導体基板と、
    前記基板の上に形成された第１の層間誘電体層と、
    前記第１の層間誘電体層の上に形成された少なくとも１つの金属相互接続層であって、前記アレイ中の各感光素子の間に形成されたＣｕ金属配線構造体を含む、金属相互接続層と、
    前記アレイ中の前記Ｃｕ金属相互接続層と入射光を受光する最上層との間に形成された第２の層間誘電体層とを備え、
    前記Ｃｕ金属相互接続層は、薄い第１及び第２の層間誘電体層が光路を短縮して前記アレイ中の各感光素子が受光する光量を増大させることを可能にする、画像センサ。
  2. 前記第１及び第２の層間誘電体層の各々は、２ｋÅから２０ｋÅまでの間の範囲の厚みを有する、請求項１に記載の画像センサ。
  3. 前記Ｃｕ金属配線構造体の各々の上に形成されたバリア材料層をさらに備え、前記バリア材料層は前記アレイの各ピクセルの前記光路を横切る、請求項１に記載の画像センサ。
  4. 前記基板と前記第１の層間誘電体層との間に形成されたバリア材料層をさらに含む、請求項１に記載の画像センサ。
  5. 前記金属相互接続層中に形成された前記Ｃｕ配線上に形成された前記バリア材料は、ＳｉＮ、ＳｉＯＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯＮ又はＳｉＣＯの内から選択される材料を含む、請求項３に記載の画像センサ。
  6. 前記金属相互接続層中に形成された前記Ｃｕ配線上に形成された前記バリア材料は、２０Åから２ｋÅまでの間の範囲の厚みを有する、請求項３に記載の画像センサ。
  7. 前記形成された金属相互接続層上に形成された前記バリア材料の部分は、前記アレイの各ピクセルの光路に沿った領域から選択的に除去される、請求項３に記載の画像センサ。
  8. 各ピクセルの前記感光素子の上方で前記基板中に形成された絶縁体材料の構造体をさらに含む、請求項７に記載の画像センサ。
  9. 前記基板と前記第１の層間誘電体層との間に形成され、各ピクセルの前記感光素子の上方に形成された対応する絶縁体材料構造体の上方で部分が選択的に除去されたバリア材料層をさらに含む、請求項８に記載の画像センサ。
  10. 前記アレイの各ピクセルに対して、光反射性材料の層がピクセル側壁上に形成され、前記光反射性材料層は前記感光素子が受光する光量を増大させることを可能にする、請求項７に記載の画像センサ。
  11. 前記アレイの各ピクセルに対して、前記反射性材料の層が前記ピクセル中の前記感光素子の上方の前記半導体基板の表面上にさらに形成される、請求項１０に記載の画像センサ。
  12. 各ピクセルの側壁をライニングする前記反射性材料層は、ＳｉＮ、ＳｉＣ、Ａｌ、ＴｉＮ、又はタングステン、Ｒｕ、ポリＳｉ、ポリＧｅを含む、請求項１０に記載の画像センサ。
  13. 各ピクセルの側壁をライニングする前記反射性材料層は、５０Åから２ｋÅまでの間の範囲の厚みに堆積させられる、請求項１１に記載の画像センサ。
  14. 前記第１及び第２の層間誘電体層材料は低ｋ有機材料を含む、請求項１に記載の画像センサ。
  15. 前記第１及び第２の層間誘電体層材料は低ｋ無機材料を含む、請求項１に記載の画像センサ。
  16. フィルタ素子のアレイを含む最上層をさらに備え、各フィルタ素子はアレイ・ピクセルに対応する、請求項１に記載の画像センサ。
  17. 前記フィルタ素子のアレイと同じ光軸上で前記最上層の上に形成されたピクセル・マイクロレンズのアレイをさらに備え、各マイクロレンズは１つのフィルタ素子に対応する、請求項１６に記載の画像センサ。
  18. ピクセルの画像センサ・アレイを製作する方法であって、
    各アレイ・ピクセルに対応する感光素子を半導体基板中に形成するステップであって、前記素子はそれぞれのピクセルに入射する光を受光するように適合される、ステップと、
    前記基板上に第１の層間誘電体層を形成するステップと、
    前記第１の層間誘電体層の上に少なくとも１つの金属相互接続層を形成するステップであって、前記形成された金属相互接続層は、前記アレイ中の各感光素子の間に形成されたＣｕ金属配線構造体を含む、ステップと、
    前記アレイ中の前記Ｃｕ金属相互接続層上に第２の層間誘電体層を形成するステップと
    を含み、
    前記Ｃｕ金属相互接続層は、光路を短縮して前記アレイ中の各感光素子が受光する光量を増大させる薄い第１及び第２の層間誘電体層の形成を可能にする、方法。
  19. 前記アレイ中の各感光素子の間の位置に形成されたＣｕ金属配線構造体を含む金属相互接続層を形成する前記ステップｃは、
    前記第１の層間誘電体層の上にマスクを適用するステップであって、前記マスクは前記第１の層間誘電体層中の各フォトダイオード間にトレンチを開けるようにパターン付けされている、ステップと、
    各フォトダイオード間の前記位置で前記トレンチを開けるためのエッチング・プロセスを実行するステップと、
    Ｃｕ金属を前記トレンチ内に堆積して前記金属配線構造体を形成するステップと
    を含む、請求項１８に記載の方法。
  20. 前記ステップｃは、前記金属配線構造体の化学機械研磨ステップを実行するステップをさらに含む、請求項１９に記載の方法。
  21. 前記金属相互接続層の前記Ｃｕ金属配線構造体の各々の上にバリア材料層を形成するステップをさらに含み、前記形成するステップは、前記金属相互接続層の前記Ｃｕ金属配線構造体の各々の上に前記バリア材料層を堆積する自己整合プロセスを実行するステップを含む、請求項２０に記載の方法。
  22. 自己整合プロセスでバリア材料を前記Ｃｕ金属配線構造体の各々の上に堆積する前記ステップは、無電解めっきプロセスを実行するステップをさらに含む、請求項２１に記載の方法。
  23. 前記無電解めっきプロセスで堆積される前記バリア材料はＮｉＷＰ、ＣｏＷＰ又はＣｏＷＢを含む、請求項２２に記載の方法。
  24. 前記Ｃｕ金属配線構造体の上及び前記第１の層間誘電体層の上にバリア材料を、各アレイ・ピクセルの光路を横切ってブランケット堆積することによって、前記金属相互接続層の前記Ｃｕ金属配線構造体の上にバリア材料層を形成するステップをさらに含む、請求項１８に記載の方法。
  25. 前記アレイの各ピクセルの光路に沿った領域で前記バリア材料層の部分を選択的に除去するステップをさらに含む、請求項２４に記載の方法。
  26. 光路に沿った領域で前記バリア材料層の部分を選択的に除去する前記ステップは、前記バリア材料層をブランケット堆積した後に、
    前記各ピクセルの光路を横切る位置で前記バリア材料層の領域を開けるようにリソグラフィによりパターン付けされたマスク構造体を適用するステップと、
    前記領域において前記バリア材料層を除去するエッチング・プロセスを実行するステップと
    を含む、請求項２５に記載の方法。
  27. 光路に沿った領域で前記バリア材料層の部分を選択的に除去する前記ステップは、前記アレイ中の前記Ｃｕ金属相互接続層の上に第２の層間誘電体層を形成した後に、
    前記各ピクセルの光路を横切る位置に孔を開けるようにリソグラフィによりパターン付けされたマスク構造体を適用するステップと、
    前記領域において前記第２の層間誘電体層の部分及びバリア材料層の部分を選択的に除去するエッチング・プロセスを実行するステップと、
    前記エッチングによって設けられた孔の中に層間誘電体材料を再充填するステップと
    を含む、請求項２５に記載の方法。
  28. 前記画像センサ・アレイは、カラー・フィルタ・アレイの下に形成され、前記アレイ中の各フォトダイオードの間に形成された金属ボンディング構造体を含む最上メタライゼーション層をさらに含み、光路に沿った領域で前記バリア材料層の部分を選択的に除去する前記ステップは、前記アレイ中に前記最上メタライゼーション層を形成した後に、
    前記最上メタライゼーション層の前記金属ボンディング構造体を自己整合マスクとして利用してエッチング・プロセスを実行し、前記各ピクセルの光路を横切る前記領域において前記第２の層間誘電体層の部分及びバリア材料層の部分を選択的に除去するステップと、
    前記エッチングによって設けられた孔の中に層間誘電体材料を再充填するステップと
    を含む、請求項２５に記載の方法。
  29. 前記各ピクセルの光路を横切る前記領域において前記第２の層間誘電体層の部分及びバリア材料層の部分を選択的に除去するエッチング・プロセスを実行する前記ステップは、前記領域において前記第１の層間誘電体層の部分を除去して前記ピクセル光路に対応する孔を開けるエッチング・ステップをさらに含み、前記再充填ステップに先立って、
    前記エッチングされた孔の前記側壁に適合する光反射性材料の薄いライナーを堆積するステップを含む、請求項２７に記載の方法。
  30. 前記各ピクセルの光路を横切る前記領域において前記第２の層間誘電体層の部分及びバリア材料層の部分を選択的に除去するエッチング・プロセスを実行する前記ステップは、前記領域において前記第１の層間誘電体層の部分を除去して前記ピクセル光路に対応する孔を開けるエッチング・ステップをさらに含み、前記再充填ステップに先立って、
    前記エッチングされた孔の前記側壁に適合する光反射性材料の薄いライナーを堆積するステップを含む、請求項２８に記載の方法。
  31. 前記基板と前記第１の層間誘電体層との間にバリア材料層を形成するステップをさらに含む、請求項１８に記載の方法。
  32. 請求項３１に記載の方法であって、
    ステップａは、各ピクセルの前記感光素子の上で前記基板内に絶縁体材料の構造体を形成するステップをさらに含み、前記方法は、各ピクセルの前記感光素子の上に形成された前記絶縁体材料構造体に対応する領域において、前記基板の上の前記バリア材料層の部分を選択的に除去するステップをさらに含む、請求項３１に記載の方法。
  33. フィルタ素子のアレイを含む最上層を形成するステップをさらに含み、各フィルタ素子はアレイ・ピクセルに対応する、請求項１８に記載の方法。
  34. 前記フィルタ素子のアレイと同じ光軸上で前記最上層の上にピクセル・マイクロレンズのアレイを形成するステップをさらに含み、各マイクロレンズは１つのフィルタ素子に対応する、請求項３３に記載の方法。
  35. ピクセルのアレイを含む画像センサであって、
    入射光を受光するために、前記アレイ中の対応するピクセルの各位置に形成された感光素子を含む半導体基板と、
    その中に形成された第１及び第２のレベルのＣｕメタライゼーションを有する層間誘電体層の積層体であって、前記積層体の第１の層間誘電体層は前記基板の上に形成され、前記メタライゼーション・レベルの各々は前記アレイ中の各感光素子の間に形成されたＣｕ金属配線構造体を含む、積層体と
    を備え、
    前記Ｃｕメタライゼーション・レベルは、層間誘電体層のより薄い積層体が光路を短縮して前記アレイ中の各感光素子が受光する光量を増大させることを可能にする、画像センサ。
  36. 前記Ｃｕ金属配線構造体の各々の上に形成されたバリア材料層をさらに備え、前記Ｃｕ金属配線構造体上に形成された前記バリア材料層は前記アレイの各ピクセルの前記光路を横切る部分を含む、請求項３５に記載の画像センサ。
  37. 前記基板と前記第１の層間誘電体層との間に形成されたバリア材料層をさらに含む、請求項３５に記載の画像センサ。
  38. 前記Ｃｕ金属配線構造体の上に形成された前記バリア材料の部分が、前記アレイの各ピクセルの光路に沿った領域から選択的に除去される、請求項３６に記載の画像センサ。
  39. 各ピクセルの前記感光素子の上方で前記基板内に形成された絶縁体材料の構造体をさらに含み、前記基板と前記第１の層間誘電体層との間に形成された前記バリア材料層の部分が各ピクセルの前記絶縁体材料構造体の上方の領域から選択的に除去されている、請求項３５に記載の画像センサ。
  40. ピクセルの画像センサ・アレイを製作する方法であって、
    各アレイ・ピクセルに対応する感光素子を半導体基板中に形成するステップであって、前記素子は入射光を受光するように適合されている、ステップと、
    前記基板の上に層間誘電体層の積層体を形成するステップと、前記積層体の隣接する層間誘電体層の形成ステップの間に、前記アレイの各感光素子の間に形成されるＣｕ金属配線構造体を含むＣｕメタライゼーション・レベルを形成するステップと
    を含み、
    前記Ｃｕメタライゼーション・レベルは、層間誘電体層のより薄い積層体が光路を短縮して前記アレイ中の各感光素子が受光する光量を増大させることを可能にする、方法。
  41. 各Ｃｕメタライゼーション・レベルのＣｕ金属配線構造体を形成する前記ステップｂ）は、
    下にある層間誘電体層の上にマスクを適用するステップであって、前記マスクは前記下にある誘電体層内の前記ピクセル位置の間にトレンチを開けるようにパターン付けされている、ステップと、
    前記位置で前記トレンチを開けるエッチング・プロセスを実行するステップと、
    Ｃｕ金属を前記トレンチ内に堆積して前記金属配線構造体を形成するステップと
    を含む、請求項４０に記載の方法。
  42. 前記トレンチ内にＣｕ金属を堆積する前記ステップは、前記トレンチをＣｕ拡散バリア材料でライニングするステップをさらに含む、請求項４１に記載の方法。
  43. 前記Ｃｕ金属配線構造体の各々の上にバリア材料層を形成するステップをさらに含み、前記形成するステップは、前記金属相互接続層の前記Ｃｕ金属配線構造体の各々の上に前記バリア材料層を堆積する自己整合プロセスを実行するステップを含む、請求項４１に記載の方法。
  44. 前記Ｃｕ金属配線構造体の各々の上にバリア材料を堆積する自己整合プロセスを実行する前記ステップは、無電解めっきプロセスを実行するステップをさらに含む、請求項４３に記載の方法。
  45. それぞれの下にある層間誘電体層を含む前記Ｃｕ金属配線構造体の上に薄いバリア材料層をブランケット堆積することによって、前記金属相互接続層の前記Ｃｕ金属配線構造体の上にバリア材料層を形成するステップをさらに含み、前記ブランケット堆積された薄いバリア材料層の部分が各アレイピクセルの光路を横切る、請求項４０に記載の方法。
  46. 前記アレイの各ピクセルの光路に沿った領域において前記薄いバリア材料層の部分を選択的に除去するステップをさらに含む、請求項４５に記載の方法。
  47. 光路に沿った領域で前記薄いバリア材料層の部分を選択的に除去する前記ステップは、前記薄いバリア材料層を各メタライゼーション・レベルにブランケット堆積した後に、
    前記各ピクセルの光路を横切る位置で前記バリア材料層の領域を開けるようにリソグラフィによりパターン付けされたマスク構造体を適用するステップと、
    前記領域において前記薄いバリア材料層を除去するエッチング・プロセスを実行するステップと
    を含む、請求項４６に記載の方法。
  48. 前記基板と前記積層体の第１の層間誘電体層との間にバリア材料層を形成するステップをさらに含む、請求項４０に記載の方法。
  49. ステップａ）は、各ピクセルの前記感光素子の上方で前記基板中に絶縁体材料の構造体を形成するステップをさらに含み、各ピクセルにおける前記形成された絶縁体材料構造体に対応する領域で、前記基板の上方の前記バリア材料層の部分を選択的に除去するステップをさらに含む、請求項４８に記載の方法。
JP2007548302A 2004-12-23 2005-12-14 Ｃｕ配線を有するＣＭＯＳイメージャ及びそれから高反射性界面を除去する方法 Pending JP2008526022A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/905,277 US7342268B2 (en) 2004-12-23 2004-12-23 CMOS imager with Cu wiring and method of eliminating high reflectivity interfaces therefrom
PCT/US2005/045328 WO2006071540A2 (en) 2004-12-23 2005-12-14 Cmos imager of eliminating high reflectivity interfaces

Publications (2)

Publication Number Publication Date
JP2008526022A true JP2008526022A (ja) 2008-07-17
JP2008526022A5 JP2008526022A5 (ja) 2008-11-27

Family

ID=36610397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007548302A Pending JP2008526022A (ja) 2004-12-23 2005-12-14 Ｃｕ配線を有するＣＭＯＳイメージャ及びそれから高反射性界面を除去する方法

Country Status (6)

Country Link
US (2) US7342268B2 (ja)
EP (1) EP1839338A4 (ja)
JP (1) JP2008526022A (ja)
KR (1) KR101020013B1 (ja)
CN (1) CN100552970C (ja)
WO (1) WO2006071540A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272597A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器
WO2014045633A1 (ja) * 2012-09-24 2014-03-27 オリンパス株式会社 撮像装置、該撮像装置を備える内視鏡
US8728852B2 (en) 2008-04-09 2014-05-20 Sony Corporation Solid-state imaging device, production method thereof, and electronic device

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
FR2862426B1 (fr) * 2003-11-17 2006-03-03 St Microelectronics Sa Capteur d'image
US8029186B2 (en) * 2004-11-05 2011-10-04 International Business Machines Corporation Method for thermal characterization under non-uniform heat load
KR100672994B1 (ko) * 2005-01-28 2007-01-24 삼성전자주식회사 이미지 센서 및 그 제조 방법
FR2885735B1 (fr) * 2005-05-10 2007-08-03 St Microelectronics Sa Circuit integre guide d'ondes
US7307327B2 (en) * 2005-08-04 2007-12-11 Micron Technology, Inc. Reduced crosstalk CMOS image sensors
KR100710204B1 (ko) * 2005-09-08 2007-04-20 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US7598581B2 (en) * 2005-09-12 2009-10-06 Crosstek Capital, LLC Image sensor with decreased optical interference between adjacent pixels
KR100720457B1 (ko) * 2005-11-10 2007-05-22 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조 방법
KR20070096115A (ko) * 2005-12-29 2007-10-02 동부일렉트로닉스 주식회사 씨모스 이미지 센서
US20070187787A1 (en) * 2006-02-16 2007-08-16 Ackerson Kristin M Pixel sensor structure including light pipe and method for fabrication thereof
US20070241418A1 (en) * 2006-04-13 2007-10-18 Ming-I Wang Image sensing device and fabrication method thereof
JP2007299929A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 光学デバイス装置とそれを用いた光学デバイスモジュール
KR100795922B1 (ko) * 2006-07-28 2008-01-21 삼성전자주식회사 이미지 픽업 소자 및 이미지 픽업 소자의 제조방법
FR2906079B1 (fr) * 2006-09-19 2009-02-20 E2V Semiconductors Soc Par Act Capteur d'image en couleur a colorimetrie amelioree
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
KR100840649B1 (ko) * 2006-12-29 2008-06-24 동부일렉트로닉스 주식회사 이미지 센서용 반도체 소자의 제조 방법
US7803647B2 (en) * 2007-02-08 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transmission improvement on multi-dielectric structure in advance CMOS imager
KR101152389B1 (ko) * 2007-09-13 2012-06-05 삼성전자주식회사 이미지 센서와 그 제조 방법
JP4693827B2 (ja) * 2007-09-20 2011-06-01 株式会社東芝 半導体装置とその製造方法
KR20090037004A (ko) * 2007-10-11 2009-04-15 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR100894387B1 (ko) * 2007-10-22 2009-04-22 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP4852016B2 (ja) * 2007-10-29 2012-01-11 株式会社東芝 半導体装置及びその製造方法
US8212327B2 (en) * 2008-03-06 2012-07-03 Sionyx, Inc. High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US8835831B2 (en) 2010-06-22 2014-09-16 Zena Technologies, Inc. Polarized light detecting device and fabrication methods of the same
US8269985B2 (en) * 2009-05-26 2012-09-18 Zena Technologies, Inc. Determination of optimal diameters for nanowires
US8890271B2 (en) 2010-06-30 2014-11-18 Zena Technologies, Inc. Silicon nitride light pipes for image sensors
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US20100304061A1 (en) * 2009-05-26 2010-12-02 Zena Technologies, Inc. Fabrication of high aspect ratio features in a glass layer by etching
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US8519379B2 (en) 2009-12-08 2013-08-27 Zena Technologies, Inc. Nanowire structured photodiode with a surrounding epitaxially grown P or N layer
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US8889455B2 (en) 2009-12-08 2014-11-18 Zena Technologies, Inc. Manufacturing nanowire photo-detector grown on a back-side illuminated image sensor
US20110115041A1 (en) * 2009-11-19 2011-05-19 Zena Technologies, Inc. Nanowire core-shell light pipes
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US8791470B2 (en) 2009-10-05 2014-07-29 Zena Technologies, Inc. Nano structured LEDs
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US8384007B2 (en) * 2009-10-07 2013-02-26 Zena Technologies, Inc. Nano wire based passive pixel image sensor
US7646943B1 (en) 2008-09-04 2010-01-12 Zena Technologies, Inc. Optical waveguides in image sensors
US8546742B2 (en) * 2009-06-04 2013-10-01 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US8507840B2 (en) 2010-12-21 2013-08-13 Zena Technologies, Inc. Vertically structured passive pixel arrays and methods for fabricating the same
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US8748799B2 (en) 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
US8229255B2 (en) * 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US8299472B2 (en) 2009-12-08 2012-10-30 Young-June Yu Active pixel sensor with nanowire structured photodetectors
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
KR20100057302A (ko) * 2008-11-21 2010-05-31 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US20100144084A1 (en) * 2008-12-05 2010-06-10 Doan Hung Q Optical waveguide structures for an image sensor
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US20100289065A1 (en) 2009-05-12 2010-11-18 Pixart Imaging Incorporation Mems integrated chip with cross-area interconnection
US20100320552A1 (en) * 2009-06-19 2010-12-23 Pixart Imaging Inc. CMOS Image Sensor
US8330840B2 (en) * 2009-08-06 2012-12-11 Aptina Imaging Corporation Image sensor with multilayer interference filters
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
US8476099B2 (en) 2010-07-22 2013-07-02 International Business Machines Corporation Methods for improved adhesion of protective layers of imager microlens structures by forming an interfacial region
US8753917B2 (en) 2010-12-14 2014-06-17 International Business Machines Corporation Method of fabricating photoconductor-on-active pixel device
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
WO2013010127A2 (en) 2011-07-13 2013-01-17 Sionyx, Inc. Biometric imaging devices and associated methods
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US9299638B2 (en) 2012-12-06 2016-03-29 Globalfoundries Inc. Patterning transition metals in integrated circuits
KR20150130303A (ko) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
FR3009629B1 (fr) 2013-08-08 2015-09-11 St Microelectronics Sa Procede de realisation d'un filtre optique multicouches epais au sein d'un circuit integre, et circuit integre comprenant un filtre optique multicouches epais
JP6167740B2 (ja) * 2013-08-08 2017-07-26 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、および電子機器
CN104576662A (zh) * 2013-10-23 2015-04-29 豪威科技(上海)有限公司 一种高量子转换效率的堆叠式cmos传感器及其制备方法
US9683890B2 (en) 2015-06-30 2017-06-20 Semiconductor Components Industries, Llc Image sensor pixels with conductive bias grids
TWI800487B (zh) * 2016-09-09 2023-05-01 日商索尼半導體解決方案公司 固體攝像元件及製造方法、以及電子機器
CN109685846B (zh) * 2018-12-19 2023-03-10 吉林大学 一种基于Dijkstra的X光照片中金属物定位方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252451A (ja) * 1999-03-01 2000-09-14 Matsushita Electronics Industry Corp 固体撮像装置およびその製造方法
JP2003303948A (ja) * 2002-04-10 2003-10-24 Sony Corp 固体撮像素子及びその製造方法
JP2003324189A (ja) * 2002-05-01 2003-11-14 Sony Corp 固体撮像素子及び固体撮像装置、並びにこれらの製造方法
US20040251395A1 (en) * 2003-06-11 2004-12-16 Sony Corporation Solid-state image pickup device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6040592A (en) * 1997-06-12 2000-03-21 Intel Corporation Well to substrate photodiode for use in a CMOS sensor on a salicide process
US5859450A (en) * 1997-09-30 1999-01-12 Intel Corporation Dark current reducing guard ring
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6407440B1 (en) * 2000-02-25 2002-06-18 Micron Technology Inc. Pixel cell with high storage capacitance for a CMOS imager
WO2002034119A2 (en) * 2000-10-27 2002-05-02 Immuno-Rx, Inc. Vaccine immunotherapy for immune suppressed patients
US6504195B2 (en) * 2000-12-29 2003-01-07 Eastman Kodak Company Alternate method for photodiode formation in CMOS image sensors
US6765276B2 (en) * 2001-08-23 2004-07-20 Agilent Technologies, Inc. Bottom antireflection coating color filter process for fabricating solid state image sensors
JP4204824B2 (ja) * 2001-09-20 2009-01-07 新明和工業株式会社 光学系
US6815787B1 (en) * 2002-01-08 2004-11-09 Taiwan Semiconductor Manufacturing Company Grid metal design for large density CMOS image sensor
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
US6744109B2 (en) * 2002-06-26 2004-06-01 Agilent Technologies, Inc. Glass attachment over micro-lens arrays
US6861686B2 (en) * 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
US7215361B2 (en) * 2003-09-17 2007-05-08 Micron Technology, Inc. Method for automated testing of the modulation transfer function in image sensors
KR100499174B1 (ko) * 2003-06-17 2005-07-01 삼성전자주식회사 이미지 소자
GB2403847B (en) * 2003-07-01 2005-11-16 Micron Technology Inc Optical channels for multi-level metal optical imagers and method for manufacturing same
US7193289B2 (en) * 2004-11-30 2007-03-20 International Business Machines Corporation Damascene copper wiring image sensor
KR20090025818A (ko) * 2007-09-07 2009-03-11 주식회사 동부하이텍 이미지 센서 및 그의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252451A (ja) * 1999-03-01 2000-09-14 Matsushita Electronics Industry Corp 固体撮像装置およびその製造方法
JP2003303948A (ja) * 2002-04-10 2003-10-24 Sony Corp 固体撮像素子及びその製造方法
JP2003324189A (ja) * 2002-05-01 2003-11-14 Sony Corp 固体撮像素子及び固体撮像装置、並びにこれらの製造方法
US20040251395A1 (en) * 2003-06-11 2004-12-16 Sony Corporation Solid-state image pickup device
JP2005005472A (ja) * 2003-06-11 2005-01-06 Sony Corp 固体撮像素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272597A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器
US8728852B2 (en) 2008-04-09 2014-05-20 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
WO2014045633A1 (ja) * 2012-09-24 2014-03-27 オリンパス株式会社 撮像装置、該撮像装置を備える内視鏡
JP2014067743A (ja) * 2012-09-24 2014-04-17 Olympus Corp 撮像装置、該撮像装置を備える内視鏡
US9820637B2 (en) 2012-09-24 2017-11-21 Olympus Corporation Image pickup apparatus and endoscope including image pickup apparatus

Also Published As

Publication number Publication date
WO2006071540A3 (en) 2007-04-12
US7772028B2 (en) 2010-08-10
US20060138480A1 (en) 2006-06-29
US20080108170A1 (en) 2008-05-08
US7342268B2 (en) 2008-03-11
KR101020013B1 (ko) 2011-03-09
KR20070086242A (ko) 2007-08-27
EP1839338A4 (en) 2011-11-09
WO2006071540A2 (en) 2006-07-06
CN101088165A (zh) 2007-12-12
CN100552970C (zh) 2009-10-21
EP1839338A2 (en) 2007-10-03

Similar Documents

Publication Publication Date Title
KR101020013B1 (ko) 구리 배선을 구비한 ｃｍｏｓ 이미저 및 그로부터 고반사율 계면을 제거하는 방법
KR100992031B1 (ko) 다마신 구리 배선 이미지 센서
JP5340950B2 (ja) 陥凹した誘電体を有するｃｍｏｓイメージャ・アレイ、およびその製造するための方法
US7524690B2 (en) Image sensor with a waveguide tube and a related fabrication method
US6861686B2 (en) Structure of a CMOS image sensor and method for fabricating the same
US8003425B2 (en) Methods for forming anti-reflection structures for CMOS image sensors
US7759755B2 (en) Anti-reflection structures for CMOS image sensors
US7462507B2 (en) Structure of a CMOS image sensor and method for fabricating the same
US7544602B2 (en) Method and structure for ultra narrow crack stop for multilevel semiconductor device
TW200810100A (en) Image sensor and the method for manufacturing the same
CN110890319A (zh) 制造半导体器件的互连线的方法
US20060063294A1 (en) Hollow dielectric for image sensor
KR100791011B1 (ko) 내부렌즈를 포함하는 이미지 소자 및 그 제조방법
US10056427B1 (en) Front side illuminated image sensor device structure and method for forming the same
US20090108390A1 (en) Image Sensor and Method for Manufacturing Thereof
CN107785383B (zh) 影像感测器及其制作方法
CN107958913B (zh) 影像感测器及其制作方法
KR20070035206A (ko) 이미지 센서 및 그 제조방법
KR20200061192A (ko) 웨이퍼 평탄화 방법 및 이에 의한 이미지 센서

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081007

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120827

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120907