JP2008523737A - 電流ミラー回路を有する電荷ポンプを用いた位相ロックループ回路 - Google Patents

Abstract

位相ロックループを行なうためのシステムおよび方法が開示される。このシステムは、位相周波数検出器回路と、第１の電流ミラー回路（３０５）および第２の電流ミラー回路（３１０）を有する電荷ポンプ回路（２２５）と、ループフィルタ回路と、電圧制御発振器回路とを含む。位相周波数検出器回路は、入力信号とフィードバック信号との位相差に基づいてアップ信号およびダウン信号を生成する。第１および第２の電流ミラー回路（３０５，３１０）は基準電流（３４０）を複製する。バイアス回路（３１５）は、第２の電流ミラー回路（３１０）への電圧バイアスに基づいた、第１の電流ミラー回路（３１０）のための電圧を、第１の電流ミラー回路のための電圧と回路の電圧とに基づいて生成するよう構成されており、基準電流（３４０）を低電力で正確に複製し、それにより、等しい大きさの電流パルスを低電流で供給する。

Description

関連出願
本願は、２００４年１２月１３日に出願された米国仮出願第６０／６３５，８４９号の利益を主張する、２００５年１０月３１日に出願された米国出願第（不明）号の継続出願である。上述の出願の教示全体がここに引用により援用される。

発明の背景
１．技術分野
この発明は一般に位相ロックループ回路に関し、より特定的には、電流ミラー回路を有する電荷ポンプを用いた位相ロックループ回路に関する。

２．関連技術の説明
位相ロックループ（ＰＬＬ）とは、入力信号の周波数と位相が整合する（ひいては同周波数をロックオンする）よう調節された、電圧または電流駆動の発振器を有する電子回路である。加えて、ＰＬＬは、信号の生成、信号の変調または復調、ノイズの少ない信号の再構成、および周波数の逓倍または分割に使用される。ＰＬＬは、信号が振幅変調（ＡＭ）、周波数変調（ＦＭ）、および位相変調（ＰＭ）を用いて搬送される場合にしばしば使用される。ＰＬＬはデジタルデータ送信によく使用されるが、アナログ情報用にも設計可能である。ＰＬＬの適用例は、デジタル同調無線受信機および送信機用の周波数合成器、ＰＬＬ無しではノイズロックインアンプで失われるような小さい信号の回復、遠隔制御および電気通信のための、ディスクドライブ、クロック乗算器、およびデュアルトーンマルチ周波数（ＤＴＭＭ）デコーダ、モデム、ならびに他のトーンデコーダからなどのデータストリームからのクロックタイミング情報の回復を含む。

図１は、先行技術に従った位相ロックループ（ＰＬＬ）回路１００を示す。位相−周波数検出器（ＰＦＤ）回路１１０は、入力信号１０５とフィードバック信号１６０との位相差を比較することによって「アップ」信号１１５および「ダウン」信号１２０を生成する。ＰＦＤ回路１１０は、フィードバック信号１６０の位相が入力信号１０５に比べて遅れているか（スピードアップする必要があるか）または先行している（スローダウンする必要があるか）に依存して、アップ信号１１５およびダウン信号１２０を出力する。電荷ポンプ回路１２５は、アップ信号１１５およびダウン信号１２０に基づいて、（たとえばループフィルタ回路１３５内のキャパシタを充電するために）電荷ポンプ出力信号１３０に電流パルスを生成する。電荷ポンプ回路１２５は、最小パルス幅を有する電流パルスを生成する。たとえば、入力信号１０５とフィードバック信号１６０とが等しい位相を有する場合、電荷ポンプ出力信号１３０の電流パルスは等しい幅を有する。位相が等しくない場合、位相を補正するために、電荷ポンプ出力信号１３０の電流パルスのうちの１つが長くなる。

ループフィルタ回路１３５は、電荷ポンプ出力信号１３０をフィルタリングし、フィルタリングされた制御信号１４０を生成する。電圧制御発振器（ＶＣＯ）回路１４５は、フィルタリングされた制御信号１４０の電圧によって周波数が決まる出力信号１５０を生成する。ＰＬＬ回路１００は、出力信号１５０をフィードバック信号１６０としてＰＤＦ回路１１０にループバックする。任意で、周波数分割器回路１５５がループのフィードバック経路に配置されて、フィードバック信号１６０を生成し、出力信号１５０が入力信号１０５の倍数となるようにする。

ＰＬＬ回路１００で生じる一問題は、ループフィルタ回路１３５を充電する電流パルス（たとえば電荷ポンプ出力信号１３０の電流パルス）の大きさがさまざまな電圧源に依存するということである。電流パルスが依存するいくつかの例は、電源電圧、およびフィルタリングされた制御信号１４０の電圧である。また、ＰＬＬ回路１００内の回路が、フィルタリングされた制御信号１４０の電圧から等距離にはない電圧に終端されている場合、電源ポンプ出力信号１３０のための電流パルスの大きさは等しくないかもしれない。電圧変動または終端不整合のいずれかによって電流パルスの大きさが等しくなくなるということは、ＰＬＬの出力における静的位相オフセットをもたらす。

個別の電流パルスの大きさはまた、所望のループ帯域幅を設定するよう調節されてもよい。ループ帯域幅は、ＰＬＬ回路１００が入力信号１０５にロックオンし、ジッタに対処する能力の目安である。大きいループ帯域幅は迅速なロック時間を提供し、入力信号１０５上のジッタを追跡して、ジッタを出力信号１５０へと通過させる。小さいループ帯域幅は入力信号１０５のジッタを除去するが、ＰＬＬ回路１００のロック時間を増加させる。通常、ループフィルタ１４０内の所与のキャパシタのために、電荷ポンプ出力信号１３０用のより小さい電流がより低いループ帯域幅を生成し、電荷ポンプ出力信号１３０用のより大きい電流がより高いループ帯域幅を生成する。

理想のループ帯域幅を決める際、ノイズ性能は重要な一考慮事項である。大抵のＰＬＬでは、存在する２つの主なノイズ源は、ＶＣＯ回路１４５からのノイズ（ＶＣＯノイズ）および基準ノイズである。各ノイズ源は、ノイズの影響を最小限に抑える対立するループ帯域幅要件を有する。ＶＣＯノイズは、ＶＣＯ回路１４５における熱ノイズおよびショットノイズに起因し、出力信号１５０に影響を与える。ＶＣＯノイズは通常、支配的であり、ループ帯域幅を増加させる（すなわち、電荷ポンプ回路１２５からの電流出力を増加させる）ことによって低減され、それにより、ＰＬＬ回路１００は低周波数ノイズ（すなわち、ループ帯域幅を下回るノイズ）を追跡して、出力信号１５０に対する低周波数ノイズの影響を補償できるようになる。通常、より高い周波数ではＶＣＯノイズは急速に衰え、そのため、ループ帯域幅を上回ったまま残っているノイズは一般に、出力信号１５０に対してほとんど影響を及ぼさない。

基準ノイズは、入力信号１０５上のジッタ、電荷ポンプ回路１２５における熱ノイズ、およびフィルタリングされた制御信号１４０の電圧に関連する供給ノイズといった多数の寄与要因を有する。入力信号１０５がきれいな（すなわちジッタがない）整数ＰＬＬでは、ループ帯域幅を増加させることは、電荷ポンプ回路１２５における熱ノイズの影響を低減させ、それは基準ノイズを低減させる。しかしながら、入力信号１０５にノイズがあれば、高いループ帯域幅は、より多くの基準ノイズを出力信号１５０へと通過させる。同様に、デルタ−シグマＰＬＬとして公知のある種のＰＬＬでは、フィードバック分割器回路１５５の値は動的に変化するかもしれず、それは、ノイズがある入力信号１０５上に基準ノイズに似たノイズを生成する。基準ノイズはＶＣＯノイズを支配でき、したがって、ループ帯域幅を増加させるよりもむしろ、最小可能ループ帯域幅が望まれる。

ループ帯域幅を最小限に抑える２つの例示的な方法は、ループフィルタ回路１３５で使用されるキャパシタのサイズを大きくすること、および電荷ポンプ出力信号１３０の電流の大きさを小さくすることである。多くの設計において面積は重要な懸念事項であり、大きいキャパシタは面積要件を増やすため、通常、電流の大きさを小さくすることが選択される。適度なサイズの集積キャパシタを用いて約１００ｋＨｚのループ帯域幅を達成するには、数十ナノアンペアに至るまでの範囲の大きさを有する電流が必要かもしれない。電流の大きさを小さくすることはノイズ（たとえば基準ノイズ）を低減させるかもしれない
が、特にディープサブミクロン技術において非常に低い電流を生成しようとする場合、多くの他の難題が生じる。

特に、デルタ−シグマＰＬＬで使用されるもののようなナノアンペア電流では、アーリー効果（すなわち、バイポーラトランジスタにおいて、ベース−コレクタ電圧の増加とともにベース−コレクタ接合の幅が広がることによって、ベースの幅が減少すること）に起因する電流不整合が、フィルタリングされた制御信号用の電圧値に依存して著しくなり得る。さらに、ディープサブミクロン技術におけるデバイスリークの大きさはしばしば、生成されつつある実際の信号よりも著しく大きい。デバイスリークによって生じるアップ信号１１５およびダウン信号１２０における電流間のいかなる不整合も、入力信号１０５と出力信号１６０との間に静的位相オフセットをもたらす。加えて、この不整合は一般に、アップ信号１１５およびダウン信号１２０のうちの一方が最小必要時間よりも長い間「オン」であることを必要とし、それにより、より多くのノイズがループに注入されるようになる。

発明の概要
この発明は、位相ロックループを行なうためのシステムおよび方法を提供することによって、上述の問題に対処する。このシステムは、位相周波数検出器回路と、第１の電流ミラー回路および第２の電流ミラー回路を有する電荷ポンプ回路と、ループフィルタ回路と、電圧制御発振器回路とを含む。位相周波数検出器回路は、入力信号とフィードバック信号との位相差に基づいてアップ信号およびダウン信号を生成する。電荷ポンプ回路は第１の電流ミラー回路および第２の電流ミラー回路を含み、アップ信号およびダウン信号に基づいて電荷ポンプ出力信号を生成する。ループフィルタ回路は、電荷ポンプ出力信号に基づいて、フィルタリングされた制御信号を生成する。電圧制御発振器回路は、フィルタリングされた制御信号に基づいて、反復波形を有するフィードバック信号を生成する。有利には、このシステムおよび方法は、静的位相オフセットを減少させるために正確な電流パルスを供給し、フィードバック信号において入力信号を追跡するための良好な解像度を提供する。別の利点は、このシステムおよび方法が、サブミクロン技術において入力信号を追跡するための良好な解像度を低電力で提供するということである。

正確な電流パルスを供給するために、電荷ポンプ回路の第２の電流ミラー回路は、第１の電流ミラー回路の基準電流をミラーしてもよい。加えて、電荷ポンプ回路は、実質的に等しい大きさの電流パルスを生成してもよい。さらに、このシステムは、第２の電流ミラー回路において電圧バイアスを生成するバイアス回路を含んでいてもよい。バイアス回路はオペアンプを含んでいてもよい。バイアス回路は、第１の電流ミラー回路のための電圧と電荷ポンプ出力信号のための電圧とに基づいて電圧バイアスを生成してもよい。電圧バイアスを生成することは、実質的に等しい大きさの電流パルスを低電流で供給することができる。

いくつかの実施例では、第１の電流ミラー回路および第２の電流ミラー回路の一方は、異なる大きさの複数の電流出力を有する電流ミラー出力回路をさらに備える。複数の電流出力は、１つ以上のループ帯域幅を提供してもよい。ループ帯域幅を決定するために、プログラマブルループ帯域幅回路が、複数の電流出力のうちの１つを選択してもよい。さらに、リーク補償回路が、電流ミラー出力回路から電荷ポンプ出力信号へのオフ状態リークを減少させてもよい。リーク補償回路はまた、オフ状態リークを受取り、オフ状態リークを電流ミラー出力回路に伝えるよう構成された第３の電流ミラー回路を含んでいてもよい。

さらに別の実施例では、電流パルス回路は、電荷ポンプ出力信号におけるアップ電流パ
ルスおよびダウン電流パルスを、第１の電流ミラー回路および第２の電流ミラー回路からそれぞれ生成する。パルスリーク分離回路が、パルス回路から電荷ポンプ出力信号へのオフ状態リークを減少させてもよい。一局面では、オフ状態リークを減少させることは、電荷ポンプ出力信号のための第２の電圧に実質的に等しい第１の電圧をパルス回路の両端に生成することを備える。加えて、電荷補償回路が、パルス回路から電荷ポンプ出力信号への電荷移動を減少させてもよい。

いくつかの実施例では、パワーオン回路が、フィルタリングされた制御信号のためのターンオン電圧を生成する。パワーオンリーク分離回路が、パワーオン回路からフィルタリングされた制御信号へのオフ状態リークを減少させてもよい。有利には、パワーオン回路は、通常動作中、リークがほとんどまたは全くない状態でシステムを始動させるのに十分な大きさである。

発明の詳細な説明
ここに説明する実施例は、この発明の一例を例示している。この発明のこれらの実施例は図を参照して説明されるので、説明される方法および／または特定の構造のさまざまな修正または適合が当業者に明らかとなるであろう。この発明の教示に依拠し、これらの教示が当該技術分野を進展させる手段となった、そのような修正、適合、または変更はすべて、この発明の範囲内にあると考えられる。このため、これらの説明および図は、限定的な意味で考えられるべきではない。なぜなら、この発明は図示された実施例のみに全く限定されない、ということが理解されるためである。

開示された原則の一回路実現化例は、ＰＭＯＳトランジスタのみ、ＮＭＯＳトランジスタのみ、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの並列の組合せ、または他のタイプのトランジスタを用いて実現されてもよい。いくつかの実施例では、並列の組合せは、電荷補償の改良をもたらすために好まれ得る。加えて、電流ミラー回路は、多数の可能なトランジスタ実現化例を有していてもよい。

図２は、この発明の例示的な一実現化例における、レプリカ電流電荷ポンプ回路２２５を有する位相ロックループ（ＰＬＬ）回路２００を示す。ＰＬＬ回路２００は、位相−周波数検出器（ＰＦＤ）回路２１０と、レプリカ電流電荷ポンプ回路２２５と、ループフィルタ回路２３５と、電圧制御発振器（ＶＣＯ）回路２４５と、周波数分割器回路２５５とを含む。ＰＦＤ回路２１０は、入力信号２０５およびフィードバック信号２６０を受取り、「アップ」信号２１５および「ダウン」信号２２０を生成する。レプリカ電流電荷ポンプ回路２２５は、アップ信号２１５およびダウン信号２２０を受取り、電荷ポンプ出力信号２３０を生成する。ループフィルタ回路２３５は、電荷ポンプ出力信号２３０を受取り、フィルタリングされた制御信号２４０を生成する。ＶＣＯ回路２４５は、フィルタリングされた制御信号２４０を受取り、出力信号２５０を生成する。周波数分割器回路２５５は、出力信号２５０を受取り、フィードバック信号２６０を生成する。

ＰＦＤ回路２１０は、入力信号２０５とフィードバック信号２６０との位相差に基づいてアップ信号２１５およびダウン信号２２０を生成するよう構成された任意のデバイス、構成部品、または回路を備える。レプリカ電流電荷ポンプ回路２２５は、第１の電流ミラー回路および第２の電流ミラー回路において基準電流を複製し、アップ信号２１５およびダウン信号２２０に基づいて電荷ポンプ出力信号２３０を生成するよう構成された任意のデバイス、構成部品、または回路を備える。レプリカ電流電荷ポンプ回路２２５の一例を、図３において後述する。

ループフィルタ回路２３５は、電荷ポンプ出力信号２３０をフィルタリングし、フィル
タリングされた制御信号２４０を生成するよう構成された任意のデバイス、構成部品、または回路を備える。ＶＣＯ回路２４５は、フィルタリングされた制御信号２４０の電圧に基づいて、反復波形を有する出力信号２５０を生成するよう構成された任意のデバイス、構成部品、または回路を備える。周波数分割器回路２５５は、出力信号２５０の周波数を逓倍および／または分割し、フィードバック信号２６０を生成するよう構成された任意のデバイス、構成部品、または回路を備える。

図３は、この発明の例示的な一実現化例におけるレプリカ電流電荷ポンプ回路２２５を示す。レプリカ電流電荷ポンプ回路２２５は、第１の電流ミラー回路３０５と、第２の電流ミラー回路３１０と、バイアス回路３１５と、レプリカスイッチ３２０と、レプリカスイッチ３２５と、アップ信号スイッチ３３０と、ダウン信号スイッチ３３５とを含む。

第１の電流ミラー回路３０５は基準電流３４０を受取り、レプリカスイッチ３２０に連結された第１の出力３４５を有する。第１の電流ミラー回路３０５はまた、アップ信号スイッチ３３０に連結された第２の出力３５０を有する。第２の電流ミラー回路３１０は入力３６０を介してバイアス回路３１５に連結されており、レプリカスイッチ３２５に連結された第１の出力３６５を有する。第２の電流ミラー回路３１０はまた、ダウン信号スイッチ３３５に連結された第２の出力３７０を有する。レプリカスイッチ３２０はレプリカスイッチ３２５に連結されている。アップ信号スイッチ３３０はダウン信号スイッチ３３５に連結されている。バイアス回路３１５はさらに、レプリカスイッチ３２０と３２５との間の接続に、およびライン３５５に連結されている。レプリカスイッチ３２０および３２５のゲートは、イネーブルになっている（すなわち、スイッチは常に閉じられている）。アップ信号２１５（図２）は、アップ信号スイッチ３３０のゲートに連結されている。ダウン信号２２０（図２）は、ダウン信号スイッチ３３５のゲートに連結されている。アップ信号スイッチ３３０およびダウン信号スイッチは、ライン３５５上に電荷ポンプ出力信号２３０（図２）を生成する。

第１の電流ミラー回路３０５は、１つ以上の電流ミラー出力上に基準電流を複製するよう構成された任意のデバイス、構成部品、または回路を備える。たとえば、第１の電流ミラー回路３０５は、出力３４５および出力３５０上に基準電流３４０を複製する。第２の電流ミラー回路３１０は、１つ以上の電流ミラー出力上に基準電流を複製するよう構成された任意のデバイス、構成部品、または回路を備える。たとえば、第２の電流ミラー３１０は、出力３６５および出力３７０上に、バイアス回路３１５から受取った電流を複製する。バイアス回路３１５は、電流ミラー回路に電圧バイアスを生成するよう構成された任意のデバイス、構成要素、または回路を備える。バイアス回路３１５の一例はオペアンプである。

動作中、バイアス回路３１５は、第２の電流ミラー回路３１０の第１の出力３６５および第２の出力３７０が、ライン３５５上の電荷ポンプ出力信号２３０と同じ電圧であることを強制する。バイアス回路３１５によって生成された電圧バイアスはまた、第１の電流ミラー回路３０５がライン３５５上の電荷ポンプ出力信号２３０と同一のおよび／または同様の電圧バイアス条件を有することをもたらす。アップ信号スイッチ３３０およびダウン信号スイッチ３３５上の負荷はごくわずかであるため、基準電流３４０からの電流はすべて、第２の電流ミラー回路３１０を通って流れる。第２の出力３７０は、ダウン信号スイッチ３３５によってイネーブルにされると、任意の所与の電圧について、第１の電流ミラー回路３０５の第２の出力３５０と同一の電流を有する。

したがって、レプリカ電流電荷ポンプ回路２２５は、アップ信号２１５およびダウン信号２２０によってイネーブルにされると、電荷ポンプ出力信号２３０のための等しい大きさの電流パルスを供給する。バイアス回路３１５によって供給される電圧バイアスは、第
１の電流ミラー回路３０５および第２の電流ミラー回路３１０が電流パルスを生成する精度に対する電荷ポンプ出力信号２３０の電圧の影響を取除く。バイアス回路３１５によって供給される電圧バイアスはさらに、第１の電流ミラー回路３０５および第２の電流ミラー回路３１０が低電力で基準電流３４０を正確に複製することを可能にし、それにより、等しい大きさの電流パルスを低電流で供給する。等しい大きさの電流パルスを正確に生成することは、ノイズがレプリカ電流電荷ポンプ回路２２５からループフィルタ２３５へ、最終的にはノイズが出力信号２５０においてオフセットを引起こすＶＣＯ２４５まで伝搬するのを防ぐ。加えて、等しい大きさを有する電流パルスを複製することは、不整合を減少させる。さらに、アップ信号２１５およびダウン信号２２０のための電流パルス間のいかなる不整合も、本質的に同一の電圧バイアス条件下での、第１の電流ミラー回路３０５と第２の電流ミラー回路３１０との基本的な不整合によって決まる。

いくつかの実施例では、基準電流３４０の大きさに対し、電荷ポンプ出力信号２３０における大きい電流が必要とされる。たとえば、フィードバック分割器回路２５５（図２）における分割器の大きい値は、比較的大きい電流を必要とする。比較的大きい電流を含む、異なる大きさの１つ以上の電流が、基準電流３４０から、第１の電流ミラー回路３０５および第２の電流ミラー回路３１０の一方に結合されたプログラマブル電流ミラーデジタル−アナログ変換器を通って供給されてもよい。

図４は、この発明の例示的な一実現化例におけるプログラマブル電流ミラーデジタル−アナログ変換器（ＰＣＭＤＡＣ）４００を示す。ＰＣＭＤＡＣ４００は、入力スイッチ４１０と、変換器出力４２０、４３０および４４０と、変換器セレクタ４５０、４６０および４７０とを含む。基準電流４８０は入力スイッチ４１０に連結されている。基準電流４８０はさらに、入力スイッチ４１０のゲートに連結されている。入力スイッチ４１０は変換器出力４２０、４３０および４４０に連結されている。基準電流４８０は、変換器出力４２０、４３０および４４０のゲートにも連結されている。変換器出力４２０は変換器セレクタ４５０に連結されている。変換器出力４３０は変換器セレクタ４６０に連結されている。変換器出力４４０は変換器セレクタ４７０に連結されている。変換器セレクタ４６０、４７０および４８０の各々は、変換器出力信号４９０を形成するために連結されている。

変換器出力４２０、４３０および４４０は、基準電流４８０から異なる大きさの電流を供給するよう構成された任意のデバイス、構成部品、または回路を備える。一例では、ＰＣＭＤＡＣ４００は、電流ミラー回路から（たとえば、第１の電流ミラー回路３０５の第２の出力３５０を介して）基準電流４８０を受取る。変換器セレクタ４６０、４７０および４８０へのデジタル入力はバイナリ値Ｍであり、ここで、Ｍ＝［変換器出力４３０の大きさ×２⁰］＋［変換器出力４４０の大きさ×２¹］＋［変換器出力４５０の大きさ×２²］である。変換器出力４２０、４３０および４４０は、変換器セレクタ４５０、４６０および４７０とそれぞれ直列の、基準電流４８０のバイナリ荷重された倍数である。したがって、変換器出力信号４９０は、Ｍ×基準電流４８０の倍数である。この原則は、同様のバイアス条件を有する個々の変換器出力と変換器セレクタとの整合によってＰＣＭＤＡＣ４００の精度が制限された状態で、多数のビットに拡張されてもよい。

ＰＣＭＤＡＣ４００内の入力スイッチ４１０は、変換器出力信号４９０がＭ×基準電流４８０に等しくなるよう、単一ユニット（Ｎ＝１）であってもよい。入力スイッチ４１０は、変換器出力信号４９０がＭ／Ｎ×基準電流４９０に等しくなるよう、より大きいユニットを提供してもよい。いくつかの実施例では、変換器出力信号４９０のために任意関数を発生させることが可能であり、この場合、変換器出力４２０、４３０および４４０はバイナリ荷重されていない。

レプリカ電流電荷ポンプ回路２２５（図２）において使用される場合、基準電流４８０は（たとえば図３の基準電流３４０を介して）電流バイアス基準発生回路から導き出されてもよい。ＰＣＭＤＡＣ４００に結合された、またはＰＣＭＤＡＣ４００として構成された第１の電流ミラー回路３０５（図３）は、変換器出力信号４９０のための電流を生成するために使用され、それはＰＬＬ回路２００のループ帯域幅を決定する。変換器出力信号４９０は、第２の電流ミラー３１０のための基準電流として使用される。第２の電流ミラー回路３１０も、ＰＣＭＤＡＣに結合され、またはＰＣＭＤＡＣとして構成されてもよく、たとえば、以下に述べるようなより大きいフィードバック分割器比率のためにより大きい電流を生成するようプログラムされていてもよい。

（フィルタリングされた制御信号２４０のための異なる電圧を有する）２つ以上のＶＣＯを有するＰＬＬ回路２００の代替的な実施例では、第３のＰＣＭＤＡＣ４００が使用されてもよい。第３のＰＣＭＤＡＣ４００の変換器出力４９０は、使用中のＶＣＯを選択している論理値によって制御される。その結果、第３のＰＣＭＤＡＣ４００は、個々のループパラメータ（たとえば、フィルタリングされた制御信号２３０の電圧）にかかわらず、一定のループ帯域幅を提供する。いくつかのＰＣＭＤＡＣ４００の縦続はさらに、ループ帯域幅がこのように個別にプログラミング可能であるプログラマブルＰＬＬ回路の構築を可能にする。プログラマブルＰＬＬ回路は、一定のループ帯域幅が望ましい他の回路における使用を容易にする。

さらに、プログラマブルＰＬＬ回路では、レプリカ電流電荷ポンプ回路２２５によって広範囲の電流が供給されることが必要とされ得るフィードバック分割器回路２２５（図２）のための広範囲の設定と組合せて、広範囲のループ帯域幅設定が望ましい。レプリカ電流電荷ポンプ回路２２５において広範囲の電流を供給するために多数のＰＣＭＤＡＣを実現する場合、ＰＣＭＤＡＣを追加するたびにノイズが通常蓄積する。ノイズの大きさは通常、電流の増加とともに減少する。したがって、電流ミラーの無歪限界および許容電力の制約内で最大可能電流が使用されてもよい。

ノイズおよび不整合の影響を最小限に抑えるため、ＰＣＭＤＡＣ４００は好ましくは、所望される最小動作供給電圧によって可能とされる最大トランジスタ駆動電圧で大きさを決められる。最大トランジスタ駆動電圧はしたがって、大きい出力電流がプログラミングされると、入力スイッチ４１０上に低電圧をもたらす。ＰＣＭＤＡＣ４００はまた、他のループ帯域幅、ＶＣＯ電圧設定、および周波数分割器設定のために電流がナノアンペア範囲へと低下した状態で機能し得る。いくつかの実施例では、変換器セレクタ４５０、４６０および４７０は、広範囲の電流にとって十分な電圧無歪限界を可能とするよう、非常に低い抵抗を供給する。

しかしながら、ディープサブミクロン技術では、低いオン抵抗は、オフ状態での高いリークに対応している。より大きい電流を有する変換器出力４２０、４３０および４４０のための変換器セレクタ４５０、４６０および４７０を通るリークは、変換器出力信号４９０のための所望の出力信号を上回るかもしれない（たとえば、７ビットのＤＡＣについては、リークは信号よりも１〜２桁大きいかもしれない）。リークはまた、ＰＣＭＤＡＣ４００においてビットが追加されるたびに（ひいては、より大きい変換器出力のたびに）増加するかもしれない。

図５は、この発明の例示的な一実現化例におけるリーク補償ＰＣＭＤＡＣ５００を示す。リーク補償ＰＣＭＤＡＣ５００は、ＰＣＭＤＡＣ４００（図４）と、電流ミラー回路５０５と、変換器出力５１０、５１５および５２０と、オフ状態スイッチ５２５、５３０および５３５と、変換器セレクタ５４０、５４５および５５５とを含む。変換器出力５１０、５１５および５２０は、ＰＣＭＤＡＣ４００の入力スイッチ４１０に連結されている。
基準電流４８０は、変換器出力５１０、５１５および５２０のゲートに連結されている。

変換器出力５１０は、オフ状態スイッチ５２５によって変換器セレクタ５４０に連結されている。変換器出力５１５は、オフ状態スイッチ５３０によって変換器セレクタ５４５に連結されている。変換器出力５２０は、オフ状態スイッチ５３５によって変換器セレクタ５５０に連結されている。変換器セレクタ５４０、５４５および５５０は、ライン５５５を介して電流ミラー回路５１０に連結されている。電流ミラー回路５１０は、変換器出力４９０でＰＣＭＤＡＣ４００に連結されている。

ＰＣＭＤＡＣ４００におけるリーク電流は、ＰＣＭＤＡＣ４００とほぼ同一であるリーク補償ＰＣＭＤＡＣ５００において複製される。しかしながら、リーク補償ＰＣＭＤＡＣ５００では、変換器出力５１０、５１５および５２０は常にオフ、またはディスエーブルとなっている。オフ状態スイッチ５２５、５３０および５３５（すなわち、「低リーク」スイッチであり得る）は、各変換器出力５１０、５１５および５２０と直列に配置される。変換器セレクタ５４０、５４５および５５０は、ＰＣＭＤＡＣ４００の対応する変換器セレクタ４５０、４６０および４７０がそれぞれディスエーブルとなっている場合にのみイネーブルとなる。たとえば、変換器出力４２０が変換器セレクタ４５０によってディスエーブルとなっている場合、変換器セレクタ５４０はイネーブルとなる。ＰＣＭＤＡＣ４００におけるすべての不活性分岐（変換器出力）はリーク補償ＰＣＭＤＡＣ５００の活性分岐と対応しており、同一のリーク電流が双方を通って流れる。

いくつかの実施例では、変換器セレクタ５４０、５４５および５５０を通る電流が非常に小さい（リークのみ）ために、抵抗が比較的高くても変換器セレクタ５４０、５４５および５５０の両端にかかる電圧降下がごくわずかであるため、変換器セレクタ５４０、５４５および５５０での高いオン抵抗が受入れ可能である。加えて、リーク補償電流をミラーするために使用される電流ミラー回路５０５は、低い供給電圧で動作可能である。リーク電流はミラーされ、次にＰＣＭＤＡＣ４００にフィードバックされることが可能であり、意図された信号のみを変換器出力４９０上に残す。リーク補償ＰＣＭＤＡＣ５００の一利点は、トポロジーにより、短絡した（低いオン抵抗の）スイッチデバイスの使用が可能になり、効率的なレイアウトと、リーク補償ＰＣＭＤＡＣ５００無しで可能なものよりも小さいシリコン面積とを可能にするということである。

レプリカ電流電荷ポンプ２２５（図２）でのリークを減少させる別の局面では、ＰＬＬ回路２００（図２）がパワーオンされる場合、フィルタリングされた制御電圧２４０はしばしば接地されている。接地電圧では、ＶＣＯ２４５は発振できない場合がある。パワーオン接地電圧は、ＰＬＬ回路２００がいつかロックされた状態に達することを潜在的に妨げ得る。

図６は、この発明の例示的な一実現化例におけるパワーオンリーク分離回路６００を示す。パワーオンリーク分離回路６００は、第１のスイッチ６１０と、第２のスイッチ６２０と、バイアス回路６３０とを含む。第１のスイッチ６１０および第２のスイッチ６２０のゲートは、ライン６４０を介して制御される。第１のスイッチ６１０はライン６５０を介してターンオン電圧を受取り、さらに第２のスイッチ６２０に連結されている。第２のスイッチ６２０は、ターンオン電圧をライン６６０を介してループフィルタ２３５（図２）に出力する。バイアス回路６３０は、第２のスイッチ６２０の出力（ライン６６０）に、および第１のスイッチ６１０と第２のスイッチ６２０との接続に連結されている。

バイアス回路６３０は、電圧フォロアとして構成された任意のデバイス、構成部品、または回路を備え、別のデバイス、構成部品、または回路の電位を減少させる。たとえば、バイアス回路６３０は第２のスイッチ６２０の両端にかかる電位を減少させる。バイアス
回路６３０の一例はオペアンプである。起動中、第１のスイッチ６１０および第２のスイッチ６２０は双方ともイネーブルにされる（たとえば閉じられる）。フィルタリングされた制御信号２４０の電圧が、ＶＣＯ２４５が稼働し始めるレベルに一旦達すると、第１のスイッチ６１０および第２のスイッチ６２０は双方ともターンオフ（たとえば開放）されてもよい。スイッチ６２０の両端にかかる電位はゼロであるため、第２のスイッチ６２０を通り、ライン６６０を介してループフィルタ２３５へと流れるリーク電流はない。

いくつかの実施例では、第２のスイッチ６２０を流れる電流が支配的であるためにバイアス回路６３０をターンオフする必要がない場合がある。他の実施例では、バイアス回路６３０は、通常動作ではオフである第２のスイッチ６２０を通してリークを供給するのに十分強力であればよい。弱いバッファを有するバイアス回路の使用に代わる一代替例は、第１のスイッチ６１０および第２のスイッチ６２０が閉じられている際にバイアス回路６３０をターンオフすることである。

図７は、この発明の例示的な一実現化例における電流パルスリーク分離回路７００を示す。電流パルスリーク分離回路７００は、バイアス回路７１０と、アップ信号スイッチ７２０と、反転アップ信号スイッチ７３０と、ダウン信号スイッチ７４０と、反転ダウン信号スイッチ７５０とを含む。アップ信号スイッチ７２０および７３０は、ライン３５０を介して電力ソース（たとえば、図３の第１の電流ミラー回路３０５の第２の出力３５０）に連結されている。反転アップ信号スイッチ７３０は、反転ダウン信号スイッチ７５０に連結されている。ダウン信号スイッチ７４０および７５０は、ライン３７０を介して電力ドレイン（たとえば、図３の第２の電流ミラー３１０の第２の出力３７０）に連結されている。バイアス回路７１０は、アップ信号スイッチ７２０とダウン信号スイッチ７４０との間の接続に連結され、さらに反転アップ信号スイッチ７３０と反転ダウン信号スイッチ７５０との間の接続に連結されている。アップ信号スイッチ７２０およびダウン信号スイッチ７４０は、アップ信号２１５（図２）およびダウン信号２２０（図２）に基づいて、電荷ポンプ出力信号２３０（図２）をライン７６０を介して生成する。

小さい供給電圧で動作するＰＬＬ回路２００のための最大の電流および電圧レベルが、アップ信号スイッチ７２０、７３０およびダウン信号スイッチ７４０、７５０のサイズを決定する。しかしながら、出力電流が小さい場合、アップ信号スイッチ７２０、７３０およびダウン信号スイッチ７４０、７５０を通るリークにより、リーク電流がアップ信号スイッチ７２０、７３０およびダウン信号スイッチ７４０、７５０を通って電荷ポンプ出力信号２３０に（およびループフィルタ２３５へと）流れるようになるかもしれない。リーク電流を減少させるために、バイアス回路７１０は、フィルタリングされた制御信号２４０の電圧（たとえば、ループフィルタ回路２３５の両端にかかる電圧）に等しい、または近い電圧バイアスを生成する。アップ信号スイッチ７２０、７３０およびダウン信号スイッチ７４０、７５０がオフの場合、リーク電流はバイアス回路７１０へと迂回される。バイアス回路７１０は、アップ信号スイッチ７２０、７３０およびダウン信号スイッチ７４０、７５０の両端にかかる電圧が小さいことを確実にする。小さい電圧は、アップスイッチ７２０、７３０およびダウンスイッチ７４０、７５０から電荷ポンプ出力信号２３０へのリーク電流を減少させる。

図８は、この発明の例示的な一実現化例における電荷補償電流パルスリーク分離回路８００を示す。電荷補償電流パルスリーク分離回路８００は、電流パルスリーク分離回路７００と、追加の反転アップ信号スイッチ８１０および反転ダウン信号スイッチ８２０とを含む。反転アップ信号スイッチ８１０は、アップ信号スイッチ７２０および反転ダウン信号スイッチ８３０に連結されている。反転ダウン信号スイッチ８３０はさらにダウン信号スイッチ７４０に連結されている。反転アップ信号スイッチ８１０のゲート−ソースおよびゲート−ドレインは、ライン８３０を介して連結されている。反転ダウン信号スイッチ
８３０のゲート−ソースおよびゲート−ドレインは、ライン８４０を介して連結されている。

電流パルスリーク分離回路７００（図７）の動作中、アップ信号スイッチ７２０、７３０およびダウン信号スイッチ７４０、７５０がスイッチングされると、アップ信号スイッチ７２０、７３０およびダウン信号スイッチ７４０、７５０のためのゲート−ソースおよびゲート−ドレインキャパシタンスにより、少量の電荷が、アップ信号スイッチ７２０、７３０およびダウン信号スイッチ７４０、７５０のための制御信号（たとえば、アップ信号２１５およびダウン信号２２０）からライン７８０上の電荷ポンプ出力信号２３０に移動するようになるかもしれない。電荷補償電流パルスリーク分離回路８００は、ライン７６０上の電荷ポンプ出力信号２３０の最も近くに配置された反転アップ信号スイッチ８１０および反転ダウン信号スイッチ８２０のゲート−ドレインおよびゲート−ソースを短絡させることにより、電荷移動を減少させる。いくつかの実施例では、反転アップ信号スイッチ８１０および反転ダウン信号スイッチ８２０は、ＶＣＯ２４５（図２）の動作電圧で電荷移動を補償するよう調節されたサイズを有する。

上記の説明は例示的であり、限定的ではない。この開示を検討すれば、この発明の多くの変形が当業者には明らかとなるであろう。したがって、この発明の範囲は、上記の説明を参照して決められるべきではなく、代わりに、添付された特許請求の範囲をそれらの均等物の全範囲とともに参照して決められるべきである。

先行技術に従った位相ロックループ回路を示す図である。 この発明の例示的な一実現化例における、電流レプリカ電荷ポンプ回路を有する位相ロックループ回路を示す図である。 この発明の例示的な一実現化例における電流レプリカ電荷ポンプ回路を示す図である。 この発明の例示的な一実現化例におけるプログラマブル電流ミラーデジタル−アナログ変換器（ＰＣＭＤＡＣ）を示す図である。 この発明の例示的な一実現化例におけるリーク補償ＰＣＭＤＡＣを示す図である。 この発明の例示的な一実現化例におけるパワーオンリーク分離回路を示す図である。 この発明の例示的な一実現化例における電流パルスリーク分離回路を示す図である。 この発明の例示的な一実現化例における電荷補償電流パルスリーク分離回路を示す図である。

Claims (23)

1. 位相ロックループを行なうためのシステムであって、
   入力信号とフィードバック信号との位相差に基づいてアップ信号およびダウン信号を生成するよう構成された位相周波数検出器回路と、
   第１の電流ミラー回路および第２の電流ミラー回路を含む電荷ポンプ回路とを備え、電荷ポンプ回路は、アップ信号およびダウン信号に基づいて電荷ポンプ出力信号を生成するよう構成されており、位相ロックループを行なうためのシステムはさらに、
   電荷ポンプ出力信号に基づいて、フィルタリングされた制御信号を生成するよう構成されたループフィルタ回路と、
   フィルタリングされた制御信号に基づいて、反復波形を有するフィードバック信号を生成するよう構成された電圧制御発振器回路とを備える、位相ロックループを行なうためのシステム。
2. 第２の電流ミラー回路は、第１の電流ミラー回路の基準電流をミラーするよう構成されている、請求項１に記載の位相ロックループを行なうためのシステム。
3. 電荷ポンプ出力信号は、実質的に等しい大きさの電流パルスを備える、請求項１に記載の位相ロックループを行なうためのシステム。
4. 第２の電流ミラー回路において電圧バイアスを生成するよう構成されたバイアス回路をさらに備える、請求項１に記載の位相ロックループを行なうためのシステム。
5. バイアス回路は、第１の電流ミラー回路のための電圧と電荷ポンプ出力信号のための電圧とに基づいて電圧バイアスを生成するよう構成されている、請求項４に記載の位相ロックループを行なうためのシステム。
6. 第１の電流ミラー回路および第２の電流ミラー回路の一方は、異なる大きさの複数の電流出力を有する出力回路をさらに備える、請求項１に記載の位相ロックループを行なうためのシステム。
7. 複数の電流出力は１つ以上のループ帯域幅を提供する、請求項６に記載の位相ロックループを行なうためのシステム。
8. 複数の電流出力のうちの１つを選択するよう構成されたプログラマブルループ帯域幅回路をさらに備える、請求項６に記載の位相ロックループを行なうためのシステム。
9. 電荷ポンプ出力信号へのオフ状態リークを減少させるよう構成されたリーク補償回路をさらに備える、請求項１に記載の位相ロックループを行なうためのシステム。
10. 電荷ポンプ回路への電荷移動を減少させるよう構成された電荷補償回路をさらに備える、請求項１に記載の位相ロックループを行なうためのシステム。
11. フィルタリングされた制御信号のためのターンオン電圧を生成するよう構成されたパワーオン回路をさらに備える、請求項１に記載の位相ロックループを行なうためのシステム。
12. 入力信号とフィードバック信号との位相差に基づいてアップ信号およびダウン信号を生成するステップと、
    第１の電流ミラー回路および第２の電流ミラー回路を含む電荷ポンプ回路において、ア
    ップ信号およびダウン信号に基づいて電荷ポンプ出力信号を生成するステップと、
    電荷ポンプ出力信号に基づいて、フィルタリングされた制御信号を生成するステップと、
    フィルタリングされた制御信号に基づいて、反復波形を有するフィードバック信号を生成するステップとを備える、位相ロックループを行なうための方法。
13. 第２の電流ミラー回路において、第１の電流ミラー回路の基準電流をミラーするステップをさらに備える、請求項１２に記載の位相ロックループを行なうための方法。
14. 電荷ポンプ出力信号は、実質的に等しい大きさの電流パルスを備える、請求項１２に記載の位相ロックループを行なうための方法。
15. 第２の電流ミラー回路において電圧バイアスを生成するステップをさらに備える、請求項１２に記載の位相ロックループを行なうための方法。
16. 電圧バイアスを生成するステップは、第１の電流ミラー回路のための電圧と電荷ポンプ出力信号のための電圧とに基づいている、請求項１５に記載の位相ロックループを行なうための方法。
17. 異なる大きさの複数の電流出力を生成するステップをさらに備える、請求項１２に記載の位相ロックループを行なうための方法。
18. 複数の電流出力に基づいて１つ以上のループ帯域幅を提供するステップをさらに備える、請求項１７に記載の位相ロックループを行なうための方法。
19. 複数の電流出力のうちの１つを選択するステップをさらに備える、請求項１７に記載の位相ロックループを行なうための方法。
20. 電荷ポンプ出力信号へのオフ状態リークを減少させるステップをさらに備える、請求項１２に記載の位相ロックループを行なうための方法。
21. オフ状態リークを減少させるステップは、電荷ポンプ出力信号のための第２の電圧に実質的に等しい第１の電圧を生成するステップを備える、請求項２０に記載の位相ロックループを行なうための方法。
22. 電荷ポンプ出力信号への電荷移動を減少させるステップをさらに備える、請求項１２に記載の位相ロックループを行なうための方法。
23. フィルタリングされた制御信号においてターンオン電圧を生成するステップをさらに備える、請求項１２に記載の位相ロックループを行なうための方法。

Images