JP2008523503A5 - - Google Patents

Claims (12)

1. データを記憶する第１のメモリと、
   前記第１のメモリに記憶された同じデータを記憶する第２のメモリ（５０）と、
   前記第１のメモリ（１０）に関するエラーデータであって、各々の値が前記第１のメモリ（１０）内の所定の位置に記憶された少なくとも二つのデータ値から計算されるエラーデータを記憶するエラーメモリ（３０，６０）と、
   前記第１のメモリ（１０）内の第１の所定の位置に記憶されたデータのエラー値を生成し、この生成されたエラー値と前記エラーメモリ（３０，６０）に記憶された対応するエラー値とを比較するように構成されたエラー検出ユニット（４０）と、
   前記生成されたエラー値が、前記エラーメモリ（３０，６０）に記憶された対応するエラー値とは異なることを前記エラー検出ユニットが決定した場合に、前記第１のメモリ（１０）の前記第１の所定の位置に記憶されたデータを前記第２のメモリ（５０）の前記第１の所定の位置に記憶されたデータで書き換えるように構成されたデータ制御ユニット（７０）と、を備える装置。
2. 前記第１のメモリ（１０）は複数の第１のメモリ（１０）バンクを備え、前記第２のメモリ（５０）は複数の第２のメモリ（５０）バンクを備えており、
   前記第１の所定の位置は、前記複数の第１のメモリ（１０）バンクの各々における同じ位置と前記複数の第２のメモリ（５０）バンクの各々における同じ位置とに対応する、請求項１に記載の装置。
3. 前記エラー値はパリティ値である、請求項１に記載の装置。
4. 前記エラーメモリ（３０，６０）は前記第２のメモリ（５０）に関するエラーデータを記憶し、前記第２のメモリ（５０）の前記エラーデータの各値は前記第２のメモリ（５０）内の所定の位置に記憶された少なくとも二つのデータ値から計算される、請求項１に記載の装置。
5. 前記エラー検出ユニットは更に、前記第２のメモリ（５０）内の第１の所定の位置に記憶されたデータのエラー値を生成して、前記生成された値と前記エラーメモリ（３０，６０）に記憶された前記第２のメモリ（５０）のエラーデータの対応するエラー値とを比較するように構成され、また
   前記データ制御ユニット（７０）は更に、前記生成されたエラー値が前記エラーメモリ（３０，６０）に記憶された前記第２のメモリ（５０）のエラーデータの対応するエラー値とは異なることを前記エラー検出ユニットが決定した場合に、前記第２のメモリ（５０）の前記第１の所定の位置に記憶されたデータを前記第１のメモリ（１０）の前記第１の所定の位置に記憶されたデータで書き換えるように構成される、請求項４に記載の装置。
6. 前記エラー検出ユニットは更に、前記第１のメモリ（１０）の前記第１の所定の位置に記憶されたデータを前記第２のメモリ（５０）の前記第１の所定の位置に記憶されたデータと比較するように構成され、
   前記データ制御ユニット（７０）は更に、前記第１のメモリ（１０）の前記第１の所定の位置に記憶されたデータと前記第２のメモリ（５０）の前記第１の所定の位置に記憶されたデータとが同じでない場合に前記装置を中断して再始動するように構成される、請求項１に記載の装置。
7. 第１のメモリ（１０）内の第１の所定の位置に記憶されたデータのエラー値を生成するステップと、
   前記生成されたエラー値と、エラーメモリ（３０，６０）内の各値が前記第１のメモリ（１０）内の所定の位置に記憶された少なくとも二つのデータ値から計算される、エラーメモリ（３０，６０）に記憶された対応するエラー値とを比較するステップと、
   前記生成されたエラー値が前記エラーメモリ（３０，６０）に記憶された対応するエラー値とは異なる場合に、前記第１のメモリ（１０）の前記第１の所定の位置に記憶されたデータを前記第１のメモリ（１０）に記憶されたデータと同じである、第２のメモリ（５０）の第１の所定の位置に記憶されたデータで書き換えるステップと、を備える、装置内のメモリにおけるエラーを検出して訂正するための方法。
8. 前記第１のメモリ（１０）は複数の第１のメモリ（１０）バンクを備え、前記第２のメモリ（５０）は複数の第２のメモリ（５０）バンクを備えており、また
   前記第１の所定の位置は、前記複数の第１のメモリ（１０）バンクの各々における同じ位置と前記複数の第２のメモリ（５０）バンクの各々における同じ位置とに対応する、請求項７に記載の方法。
9. 前記エラー値はパリティ値である、請求項７に記載の方法。
10. 前記エラーメモリ（３０，６０）は前記第２のメモリ（５０）に関するエラーデータを記憶し、前記第２のメモリ（５０）の前記エラーデータの各値は前記第２のメモリ（５０）内の所定の位置に記憶された少なくとも二つのデータ値から計算される、請求項７に記載の方法。
11. 前記方法は更に
    前記第２のメモリ（５０）内の第１の所定の位置に記憶されたデータのエラー値を生成するステップと、
    前記生成されたエラー値と、前記エラーメモリ（３０，６０）に記憶された前記第２のメモリ（５０）のエラーデータの対応するエラー値とを比較するステップと、
    前記生成されたエラー値が前記エラーメモリ（３０，６０）に記憶された前記第２のメモリ（５０）のエラーデータの対応するエラー値とは異なる場合に、前記第２のメモリ（５０）の前記第１の所定の位置に記憶されたデータを前記第１のメモリ（１０）の前記第１の所定の位置に記憶されたデータで書き換えるステップと、を備える、請求項１９に記載の方法。
12. 前記方法は更に
    前記第１のメモリ（１０）の前記第１の所定の位置に記憶されたデータを前記第２のメモリ（５０）の前記第１の所定の位置に記憶されたデータと比較するステップと、
    前記第１のメモリ（１０）の前記第１の所定の位置に記憶されたデータと前記第２のメモリ（５０）の前記第１の所定の位置に記憶されたデータとが同じでない場合に前記装置を中断して再始動するステップと、を備える、請求項７に記載の方法。