JP5096161B2 - メモリ周辺装置における改良されたエラー検出のためのシステムおよび方法 - Google Patents
メモリ周辺装置における改良されたエラー検出のためのシステムおよび方法 Download PDFInfo
- Publication number
- JP5096161B2 JP5096161B2 JP2007545557A JP2007545557A JP5096161B2 JP 5096161 B2 JP5096161 B2 JP 5096161B2 JP 2007545557 A JP2007545557 A JP 2007545557A JP 2007545557 A JP2007545557 A JP 2007545557A JP 5096161 B2 JP5096161 B2 JP 5096161B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- error
- data
- stored
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1032—Simple parity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Static Random-Access Memory (AREA)
- Detection And Correction Of Errors (AREA)
- Debugging And Monitoring (AREA)
Description
Claims (6)
- データを記憶する第1のメモリと、
前記第1のメモリに記憶された同じデータを記憶する第2のメモリ(50)と、
前記第1のメモリ(10)に関するエラーデータであって、各々の値が前記第1のメモリ(10)内の所定の位置に記憶された少なくとも二つのデータ値から計算されるエラーデータを記憶するエラーメモリ(30,60)と、
前記第1のメモリ(10)内の第1の所定の位置に記憶されたデータの第1のエラー値を生成し、この生成された第1のエラー値と前記エラーメモリ(30,60)に記憶された対応するエラー値とを比較するように構成されたエラー検出ユニット(40)と、
前記生成された第1のエラー値が、前記エラーメモリ(30,60)に記憶された対応するエラー値とは異なることを前記エラー検出ユニットが決定した場合に、前記第1のメモリ(10)の前記第1の所定の位置に記憶されたデータを前記第2のメモリ(50)の前記第1の所定の位置に記憶されたデータで書き換えるように構成されたデータ制御ユニット(70)と、
を備え、
前記エラーメモリ(30,60)は更に、前記第2のメモリ(50)に関するエラーデータを記憶し、前記第2のメモリ(50)の前記エラーデータの各値は前記第2のメモリ(50)内の所定の位置に記憶された少なくとも二つのデータ値から計算され、
前記エラー検出ユニットは更に、前記第2のメモリ(50)内の第1の所定の位置に記憶されたデータの第2のエラー値を生成して、前記生成された第2のエラー値と前記エラーメモリ(30,60)に記憶された前記第2のメモリ(50)のエラーデータの対応するエラー値とを比較するように構成され、
前記データ制御ユニット(70)は更に、前記生成された第2のエラー値が前記エラーメモリ(30,60)に記憶された前記第2のメモリ(50)のエラーデータの対応するエラー値とは異なることを前記エラー検出ユニットが決定した場合に、前記第2のメモリ(50)の前記第1の所定の位置に記憶されたデータを前記第1のメモリ(10)の前記第1の所定の位置に記憶されたデータで書き換えるように構成され、
前記エラー検出ユニットは更に、前記第1および第2のエラー値が前記エラーメモリ(30,60)に記憶された対応するエラー値と一致することを決定した場合に、前記第1のメモリ(10)の前記第1の所定の位置に記憶されたデータを前記第2のメモリ(50)の前記第1の所定の位置に記憶されたデータと比較するように構成され、
前記データ制御ユニット(70)は更に、前記第1のメモリ(10)の前記第1の所定の位置に記憶されたデータと前記第2のメモリ(50)の前記第1の所定の位置に記憶されたデータとが同じでない場合に装置を中断して再始動するように構成される、
装置。 - 前記第1のメモリ(10)は複数の第1のメモリ(10)バンクを備え、前記第2のメモリ(50)は複数の第2のメモリ(50)バンクを備えており、
前記第1の所定の位置は、前記複数の第1のメモリ(10)バンクの各々における同じ位置と前記複数の第2のメモリ(50)バンクの各々における同じ位置とに対応する、請求項1に記載の装置。 - 前記エラー値はパリティ値である、請求項1に記載の装置。
- 第1のメモリ(10)内の第1の所定の位置に記憶されたデータの第1のエラー値を生成するステップと、
前記生成された第1のエラー値と、エラーメモリ(30,60)内の各値が前記第1のメモリ(10)内の所定の位置に記憶された少なくとも二つのデータ値から計算される、エラーメモリ(30,60)に記憶された対応するエラー値とを比較するステップと、
前記生成された第1のエラー値が前記エラーメモリ(30,60)に記憶された対応するエラー値とは異なる場合に、前記第1のメモリ(10)の前記第1の所定の位置に記憶されたデータを前記第1のメモリ(10)に記憶されたデータと同じである、第2のメモリ(50)の第1の所定の位置に記憶されたデータで書き換えるステップと、
前記第2のメモリ(50)内の第1の所定の位置に記憶されたデータのエラー値を生成するステップと、
前記生成されたエラー値と、前記エラーメモリ(30,60)に記憶された前記第2のメモリ(50)のエラーデータの対応するエラー値とを比較するステップと、
前記生成されたエラー値が前記エラーメモリ(30,60)に記憶された前記第2のメモリ(50)のエラーデータの対応するエラー値とは異なる場合に、前記第2のメモリ(50)の前記第1の所定の位置に記憶されたデータを前記第1のメモリ(10)の前記第1の所定の位置に記憶されたデータで書き換えるステップと、
前記第1および第2のエラー値が前記エラーメモリ(30,60)に記憶された対応するエラー値と一致する場合に、前記第1のメモリ(10)の前記第1の所定の位置に記憶されたデータを前記第2のメモリ(50)の前記第1の所定の位置に記憶されたデータと比較するステップと、
前記第1のメモリ(10)の前記第1の所定の位置に記憶されたデータと前記第2のメモリ(50)の前記第1の所定の位置に記憶されたデータとが同じでない場合に装置を中断して再始動するステップと、
を備える、装置内のメモリにおけるエラーを検出して訂正するための方法。 - 前記第1のメモリ(10)は複数の第1のメモリ(10)バンクを備え、前記第2のメモリ(50)は複数の第2のメモリ(50)バンクを備えており、また
前記第1の所定の位置は、前記複数の第1のメモリ(10)バンクの各々における同じ位置と前記複数の第2のメモリ(50)バンクの各々における同じ位置とに対応する、請求項4に記載の方法。 - 前記エラー値はパリティ値である、請求項4に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US63443904P | 2004-12-08 | 2004-12-08 | |
US60/634,439 | 2004-12-08 | ||
PCT/US2005/044086 WO2006062959A2 (en) | 2004-12-08 | 2005-12-07 | System and method for enhanced error detection in memory peripherals |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008523503A JP2008523503A (ja) | 2008-07-03 |
JP2008523503A5 JP2008523503A5 (ja) | 2009-01-29 |
JP5096161B2 true JP5096161B2 (ja) | 2012-12-12 |
Family
ID=36578483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007545557A Expired - Fee Related JP5096161B2 (ja) | 2004-12-08 | 2005-12-07 | メモリ周辺装置における改良されたエラー検出のためのシステムおよび方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7865804B2 (ja) |
EP (1) | EP1825371B1 (ja) |
JP (1) | JP5096161B2 (ja) |
KR (1) | KR101205141B1 (ja) |
DE (1) | DE602005015482D1 (ja) |
IL (2) | IL183741A (ja) |
WO (1) | WO2006062959A2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4363471B2 (ja) * | 2007-08-03 | 2009-11-11 | 株式会社デンソー | 故障コード記憶管理装置、及び記憶管理装置 |
JP5059524B2 (ja) * | 2007-09-05 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | メモリ制御回路、半導体集積回路、不揮発性メモリのベリファイ方法 |
JP2010128392A (ja) * | 2008-11-28 | 2010-06-10 | Canon Inc | ハッシュ処理装置及びその方法 |
KR101062755B1 (ko) | 2009-07-29 | 2011-09-06 | 주식회사 하이닉스반도체 | Ecc 회로를 포함하는 반도체 메모리 시스템 및 그 제어 방법 |
WO2012051039A1 (en) * | 2010-10-12 | 2012-04-19 | Rambus Inc. | Facilitating error detection and recovery in a memory system |
WO2012119410A1 (zh) | 2011-08-23 | 2012-09-13 | 华为技术有限公司 | 一种检测数据可靠性的方法和装置 |
US9734921B2 (en) | 2012-11-06 | 2017-08-15 | Rambus Inc. | Memory repair using external tags |
US8966310B2 (en) | 2012-11-15 | 2015-02-24 | Elwha Llc | Redundancy for loss-tolerant data in non-volatile memory |
US8925098B2 (en) | 2012-11-15 | 2014-12-30 | Elwha Llc | Data security and access tracking in memory |
US9026719B2 (en) | 2012-11-15 | 2015-05-05 | Elwha, Llc | Intelligent monitoring for computation in memory |
US9582465B2 (en) | 2012-11-15 | 2017-02-28 | Elwha Llc | Flexible processors and flexible memory |
US8996951B2 (en) * | 2012-11-15 | 2015-03-31 | Elwha, Llc | Error correction with non-volatile memory on an integrated circuit |
US9442854B2 (en) | 2012-11-15 | 2016-09-13 | Elwha Llc | Memory circuitry including computational circuitry for performing supplemental functions |
US9323499B2 (en) | 2012-11-15 | 2016-04-26 | Elwha Llc | Random number generator functions in memory |
US9934085B2 (en) | 2013-05-29 | 2018-04-03 | Hewlett Packard Enterprise Development Lp | Invoking an error handler to handle an uncorrectable error |
US20150169406A1 (en) * | 2013-12-16 | 2015-06-18 | Sandisk Technologies Inc. | Decoding techniques for a data storage device |
US9553608B2 (en) | 2013-12-20 | 2017-01-24 | Sandisk Technologies Llc | Data storage device decoder and method of operation |
KR20230012063A (ko) * | 2021-03-24 | 2023-01-25 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 리던던트 뱅크를 사용하여 결함 있는 메인 뱅크를 복구하기 위한 메모리 디바이스 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53105138A (en) * | 1977-02-25 | 1978-09-13 | Hitachi Ltd | Memory unit |
US5177744A (en) * | 1990-09-04 | 1993-01-05 | International Business Machines Corporation | Method and apparatus for error recovery in arrays |
JPH04290144A (ja) * | 1991-03-19 | 1992-10-14 | Hitachi Ltd | メモリ拡張方式 |
JPH0644386A (ja) * | 1992-07-24 | 1994-02-18 | Yokogawa Electric Corp | データ処理装置及び物理量測定装置 |
US5619642A (en) * | 1994-12-23 | 1997-04-08 | Emc Corporation | Fault tolerant memory system which utilizes data from a shadow memory device upon the detection of erroneous data in a main memory device |
US5953351A (en) * | 1995-09-15 | 1999-09-14 | International Business Machines Corporation | Method and apparatus for indicating uncorrectable data errors |
SG76501A1 (en) * | 1996-02-28 | 2000-11-21 | Sun Microsystems Inc | Error detection and correction method and apparatus for computer memory |
US6223301B1 (en) * | 1997-09-30 | 2001-04-24 | Compaq Computer Corporation | Fault tolerant memory |
JP2001334057A (ja) * | 2000-05-29 | 2001-12-04 | Pfu Ltd | 遊技機の管理装置 |
US6904556B2 (en) * | 2001-08-09 | 2005-06-07 | Emc Corporation | Systems and methods which utilize parity sets |
-
2005
- 2005-12-07 JP JP2007545557A patent/JP5096161B2/ja not_active Expired - Fee Related
- 2005-12-07 KR KR1020077015466A patent/KR101205141B1/ko active IP Right Grant
- 2005-12-07 DE DE602005015482T patent/DE602005015482D1/de active Active
- 2005-12-07 US US11/295,721 patent/US7865804B2/en not_active Expired - Fee Related
- 2005-12-07 EP EP05853098A patent/EP1825371B1/en not_active Not-in-force
- 2005-12-07 WO PCT/US2005/044086 patent/WO2006062959A2/en active Application Filing
-
2007
- 2007-06-07 IL IL183741A patent/IL183741A/en not_active IP Right Cessation
- 2007-06-10 IL IL183800A patent/IL183800A0/en unknown
Also Published As
Publication number | Publication date |
---|---|
IL183800A0 (en) | 2007-09-20 |
US7865804B2 (en) | 2011-01-04 |
KR101205141B1 (ko) | 2012-11-26 |
IL183741A0 (en) | 2007-09-20 |
KR20070093090A (ko) | 2007-09-17 |
JP2008523503A (ja) | 2008-07-03 |
EP1825371B1 (en) | 2009-07-15 |
WO2006062959A3 (en) | 2007-03-15 |
EP1825371A2 (en) | 2007-08-29 |
DE602005015482D1 (de) | 2009-08-27 |
WO2006062959A2 (en) | 2006-06-15 |
IL183741A (en) | 2012-02-29 |
US20060259848A1 (en) | 2006-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5096161B2 (ja) | メモリ周辺装置における改良されたエラー検出のためのシステムおよび方法 | |
US6397357B1 (en) | Method of testing detection and correction capabilities of ECC memory controller | |
US7227797B2 (en) | Hierarchical memory correction system and method | |
EP3566138B1 (en) | Transaction identification synchronization | |
US5502732A (en) | Method for testing ECC logic | |
US7149945B2 (en) | Systems and methods for providing error correction code testing functionality | |
US7307902B2 (en) | Memory correction system and method | |
KR100632952B1 (ko) | 정전으로 인한 프로그램 페일의 유무를 판별할 수 있는방법 및 장치 | |
TWI529735B (zh) | 二次組態記憶體裝置之錯誤更正碼方法與裝置 | |
US9239753B2 (en) | DRAM address protection | |
JP2003507985A (ja) | 2ビット・エラーを検出し、構成要素の障害によるエラーを訂正するためのシステムおよび方法 | |
JPH03248251A (ja) | 情報処理装置 | |
US20230214295A1 (en) | Error rates for memory with built in error correction and detection | |
JP2009295252A (ja) | 半導体記憶装置及びそのエラー訂正方法 | |
CN109726030A (zh) | 包括用于误差校正电路的响应管理器的存储器架构 | |
US10642683B2 (en) | Inner and outer code generator for volatile memory | |
US11416332B2 (en) | Protection for ethernet physical layer | |
JP2005011386A (ja) | 誤り訂正装置 | |
CN115221081A (zh) | 信号校验及信号发送方法、系统、存储器 | |
JPH054265U (ja) | メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080403 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081208 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110117 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120210 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120920 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |