JP2008311927A - 電子回路 - Google Patents

Abstract

【課題】コンデンサ容量を大きくせずに集積回路のＥＭＣ特性を改善すること。
【解決手段】集積回路１と電気的に接続される周辺回路の電源配線上にローパスフィルタを有する電子回路において、ローパスフィルタは、一端が集積回路１の電源端子２と電気的に接続され、他端が周辺回路グランド端子１０と電気的に接続される第１キャパシタ４と、エミッタが電源端子２と電気的に接続され、コレクタが周辺回路電源端子９と電気的に接続されるＮＰＮバイポーラトランジスタ５と、一端がＮＰＮバイポーラトランジスタ５のベースと電気的に接続され、他端が周辺回路電源端子９と電気的に接続された抵抗器６と、一端が周辺回路電源端子９と電気的に接続され、他端がグランド１２と電気的に接続された第２キャパシタ７と、一端が周辺回路電源端子９と電気的に接続され、他端がグランド１２と電気的に接続された第３キャパシタ８と、を備える。
【選択図】図１

Description

本発明は、バイパスコンデンサを有する電子回路に関し、特に、集積回路のＥＭＣ（Electro Magnetic Compatibility）特性を改善する電子回路に関する。

昨今、装置の小型化は、集積回路（ＩＣ、ＬＳＩ）を多数用いることにより実現させている。また、装置の低消費電力化に伴い、集積回路の電源電圧を低くする傾向にあり、その結果、ノイズマージンが非常に少なくなり、誤動作の原因となっている。また、高速に動作させる集積回路も増えているため、集積回路自身が放射するノイズも問題となる事が多くなってきている。

このような背景の下、従来は、集積回路と電気的に接続される電子回路において、集積回路の電源端子にバイパスコンデンサ（パスコン）を接続することによって、集積回路に対する電源ノイズの影響を減らすと共に集積回路内で発生する電源急変に対する一時的な電化補給を行う事でノイズマージンを確保している。

例えば、図３を参照すると、対応する電源端子１０２ａ〜１０２ｄと電源ビア１０１ａ〜１０１ｄの間を接続する配線１０５ａ〜１０５ｄにはパスコン１０３ａ〜１０３ｄが接続されている（従来例１；特許文献１参照）。また、図４を参照すると、パスコン２０１ａ〜２０１ｄは、ＩＣ２０４の各電源端子２０２ａ〜２０２ｄに対してそれぞれ１つずつ配置されている（従来例２；特許文献２参照）。

また、図５を参照すると、ＩＣ３１０の内部に２つのコンデンサ素子（パスコン）とインダクタ素子でπ型フィルタを構成するエミッションノイズ除去回路が形成され、ＩＣ３１０上の内部回路３２０の電源端子Ａ（３２２）およびグランド端子Ａ（３２４）、電源端子Ｂ（３２６）およびグランド端子Ｂ（３２８）はπ型フィルタ回路３４０、３３０を介してそれぞれＩＣ外部の電源（３５０、３７０）およびグランド（３６０、３８０）に接続される外部ピン３５２、３６２、３７２、３８２に接続されている（従来例３；特許文献３参照）。

特許第３１０９４８３号公報 特開２００５−３３２２０７号公報 特開２００１−３４５４２３号公報

しかしながら、従来例１〜３では、集積回路（ＩＣ、電子部品）において発生するノイズに対し十分な抑止効果を得るためには、パスコンの容量を大きくする必要がある。また、ノイズ成分によっては、１種類の容量では有効ではない場合が生じてくる。さらに、インダクタ素子を用いると、インダクタンスパターンの構成上、基板面積が増大するおそれがある。

本発明の主な課題は、コンデンサ容量を大きくせずに集積回路のＥＭＣ特性を改善することである。

本発明の一視点においては、集積回路と電気的に接続される周辺回路の電源配線上にローパスフィルタを有する電子回路において、前記ローパスフィルタは、一端が前記集積回路の電源端子と電気的に接続され、他端がグランドと電気的に接続される第１キャパシタと、エミッタが前記電源端子と電気的に接続され、コレクタが周辺回路電源端子と電気的に接続されるＮＰＮバイポーラトランジスタと、一端が前記ＮＰＮバイポーラトランジスタのベースと電気的に接続され、他端が前記周辺回路電源端子と電気的に接続された抵抗器と、一端が前記周辺回路電源端子と電気的に接続され、他端が前記グランドと電気的に接続された第２キャパシタと、を備えること特徴とする。

本発明の前記電子回路において、一端が前記周辺回路電源端子と電気的に接続され、他端が前記グランドと電気的に接続される第３キャパシタを備えることが好ましい。

本発明の前記電子回路において、前記周辺回路と電気的に接続されるシステム電源回路の電源配線上に第２ローパスフィルタを有し、前記第２ローパスフィルタは、一端が前記周辺回路電源端子と電気的に接続され、他端が前記グランドと電気的に接続される第４キャパシタと、エミッタが前記周辺回路電源端子と電気的に接続され、コレクタが電源と電気的に接続される第２ＮＰＮバイポーラトランジスタと、一端が前記第２ＮＰＮバイポーラトランジスタのベースと電気的に接続され、他端が前記電源と電気的に接続される第２抵抗器と、一端が前記電源と電気的に接続され、他端が前記グランドと電気的に接続される第５キャパシタと、を備えることが好ましい。

本発明の前記電子回路において、一端が前記電源と電気的に接続され、他端が前記グランドと電気的に接続される第６キャパシタを備えることが好ましい。

本発明によれば、ノイズ発生により不足した電流を急速に補うことで、集積回路の電源に与える外来ノイズを低減させることができるとともに、集積回路が発生するノイズも低減させることができる。また、コンデンサの容量をむやみに大きくする必要がない。

（実施形態１）
本発明の実施形態１に係る電子回路について図面を用いて説明する。図１は、本発明の実施形態１に係る電子回路における周辺回路の構成を模式的に示した回路図である。図２は、本発明の実施形態１に係る電子回路におけるシステム電源回路の構成を模式的に示した回路図である。

集積回路１は、ＩＣ、ＬＳＩ等の集積回路装置であり、例えば、パッケージの四方に電源端子２、グランド端子３、信号端子（図示せず）が配置されたＱＦＰパッケージの集積回路装置とすることができる。集積回路１は、図１の周辺回路を有するプリント配線基板（図示せず）に搭載される。

電源端子２は、配線を介して第１キャパシタ４の一端、及びＮＰＮバイポーラトランジスタ５のエミッタと電気的に接続されている。なお、電源端子２と接続される配線は、集積回路１の他の電源端子（図示せず）とも電気的に接続され、同一面上にてリング状に構成してもよく、ビア等を用いて立体的に構成しても構わない。

グランド端子３は、配線を介して第１キャパシタ４の他端、及び周辺回路グランド端子１０と電気的に接続されている。なお、グランド端子３と接続される配線は、集積回路１の他のグランド端子（図示せず）とも接続され、同一面上にてリング状に構成してもよく、ビア等を用いて立体的に構成しても構わない。

第１キャパシタ４は、周辺回路（図１参照）において、電源端子２とグランド端子３の近傍で電源配線とグランド配線の間に接続されたバイパスコンデンサ（パスコン）である。第１キャパシタ４は、一端が配線を介して電源端子２、及びＮＰＮバイポーラトランジスタ５のエミッタと電気的に接続され、他端が配線を介してグランド端子３及び周辺回路グランド端子１０と電気的に接続されている。

ＮＰＮバイポーラトランジスタ５は、Ｎ型半導体−Ｐ型半導体−Ｎ型半導体の順に接合したトランジスタであり、定電流源として機能する。ＮＰＮバイポーラトランジスタ５は、エミッタが配線を介して電源端子２、及び第１キャパシタ４の一端と電気的に接続され、コレクタが配線を介して抵抗器６の他端、第２キャパシタ７の一端、第３キャパシタ８の一端、及び周辺回路電源端子９と電気的に接続され、ベースが配線を介して抵抗器６の一端と電気的に接続されている。

抵抗器６は、回路に電気抵抗を与えるために用いる器具・素子である。抵抗器６は、一端が配線を介してＮＰＮバイポーラトランジスタ５のベースと電気的に接続されており、他端が配線を介してＮＰＮバイポーラトランジスタ５のコレクタ、第２キャパシタ７の一端、第３キャパシタ８の一端、及び周辺回路電源端子９と電気的に接続されている。

第２キャパシタ７は、抵抗器６とグランド１２の間に配されたコンデンサである。第２キャパシタ７は、一端が配線を介してＮＰＮバイポーラトランジスタ５のコレクタ、抵抗器６の他端、第３キャパシタ８の一端、及び周辺回路電源端子９と電気的に接続されており、他端が配線を介してグランド１２と電気的に接続されている。なお、第２キャパシタ７は、電源−グランド間で第３キャパシタ８と並列に接続されるので、第３キャパシタ８の電気容量が大きければ省略することができる。

第３キャパシタ８は、周辺回路電源端子９の近傍にて電源−グランド間に配されたコンデンサである。第３キャパシタ８は、一端が配線を介してＮＰＮバイポーラトランジスタ５のコレクタ、抵抗器６の他端、第２キャパシタ７の一端、及び周辺回路電源端子９と電気的に接続されており、他端が配線を介してグランド１２と電気的に接続されている。なお、第３キャパシタ８は、電源−グランド間で第２キャパシタ７と並列に接続されるので、第２キャパシタ７の電気容量が大きければ省略することができる。

周辺回路電源端子９は、周辺回路において、配線を介してＮＰＮバイポーラトランジスタ５のコレクタ、抵抗器６の他端、第２キャパシタ７の一端、及び第３キャパシタ８の一端と電気的に接続されている。周辺回路電源端子９は、システム電源回路（図２参照）に通じており、配線を介して第４キャパシタ１３の一端、及びＮＰＮバイポーラトランジスタ１４のエミッタと電気的に接続されている。周辺回路電源端子９は、配線やビアであっても構わない。

周辺回路グランド端子１０は、周辺回路において、配線を介してグランド端子３、及び第１キャパシタ４の他端と電気的に接続されている。周辺回路グランド端子１０は、システム電源回路（図２参照）に通じており、配線を介して第４キャパシタ１３の他端、第５キャパシタ１６の他端、第６キャパシタ１７の他端、及びグランド１２と電気的に接続されている。周辺回路グランド端子１０は、配線やビアであっても構わない。

電源１１は、システム電源回路の外部の電源である。

グランド１２は、システム電源回路の外部のグランドである。

第４キャパシタ１３は、システム電源回路（図２参照）において、周辺回路電源端子９と周辺回路グランド端子１０の近傍で電源配線とグランド配線の間に接続されたバイパスコンデンサ（パスコン）である。第４キャパシタ１３は、一端が配線を介して周辺回路電源端子９、及びＮＰＮバイポーラトランジスタ１４のエミッタと電気的に接続され、他端が配線を介して周辺回路グランド端子１０、第５キャパシタ１６の他端、第６キャパシタ１７の他端、グランド１２と電気的に接続されている。

ＮＰＮバイポーラトランジスタ１４は、Ｎ型半導体−Ｐ型半導体−Ｎ型半導体の順に接合したトランジスタであり、定電流源として機能する。ＮＰＮバイポーラトランジスタ１４は、エミッタが配線を介して周辺回路電源端子９、及び第４キャパシタ１３の一端と電気的に接続され、コレクタが配線を介して抵抗器１５の他端、第５キャパシタ１６の一端、第６キャパシタ１７の一端、及び電源１１と電気的に接続され、ベースが配線を介して抵抗器１５の一端と電気的に接続されている。

抵抗器１５は、回路に電気抵抗を与えるために用いる器具・素子である。抵抗器１５は、一端が配線を介してＮＰＮバイポーラトランジスタ１４のベースと電気的に接続されており、他端が配線を介してＮＰＮバイポーラトランジスタ１４のコレクタ、第５キャパシタ１６の一端、第６キャパシタ１７の一端、及び電源１１と電気的に接続されている。

第５キャパシタ１６は、抵抗器１５とグランド１２の間に配されたコンデンサである。第５キャパシタ１６は、一端が配線を介してＮＰＮバイポーラトランジスタ１４のコレクタ、抵抗器１５の他端、第６キャパシタ１７の一端、及び電源１１と電気的に接続されており、他端が配線を介して周辺回路グランド端子１０、第４キャパシタ１３の他端、第６キャパシタ１７の他端、及びグランド１２と電気的に接続されている。なお、第５キャパシタ１６は、電源−グランド間で第６キャパシタ１７と並列に接続されるので、第６キャパシタ１７の電気容量が大きければ省略することができる。

第６キャパシタ１７は、外部の近傍にて電源−グランド間に配されたコンデンサである。第６キャパシタ１７は、一端が配線を介してＮＰＮバイポーラトランジスタ１４のコレクタ、抵抗器１５の他端、第５キャパシタ１６の一端、及び電源１１と電気的に接続されており、他端が配線を介して周辺回路グランド端子１０、第４キャパシタ１３の他端、第５キャパシタ１６の他端、及びグランド１２と電気的に接続されている。なお、第６キャパシタ１７は、電源−グランド間で第５キャパシタ１６と並列に接続されるので、第５キャパシタ１６の電気容量が大きければ省略することができる。

なお、電子回路は、ＮＰＮバイポーラトランジスタ５、１４のＰＮジャンクションによる電圧降下分を考慮して、キャパシタ４、７、８、１３、１６、１７、及び抵抗器６、１５を選択することになる。また、図１、図２のローパスフィルタを、図５のＬＣローパスフィルタと組み合わせてもよい。

次に、本発明の実施形態１に係る電子回路の動作について説明する。

パスコンとなる第１キャパシタ４にＮＰＮバイポーラトランジスタ５、抵抗器６、第２キャパシタ７、及び第３キャパシタ８を加えることにより、従来例３の内部回路（図５の３３０、３４０）におけるπ型のＬＣローパスフィルタが変形したローパスフィルタが構成される。周辺回路における周辺回路グランド端子１０と接続される配線は、グランド１２と同電位である。したがって、図１の周辺回路はローパスフィルタを構成している。図１の周辺回路に係るローパスフィルタの特性は、図５のＬＣローパスフィルタと比べ、高周波におけるエネルギー損失が少なくなり、ノイズ耐性があり、より効果的に周辺回路電源端子９側からのノイズを減衰させ、電源端子２、集積回路１にノイズを伝わらなくさせることができる。

また、集積回路１で発生したノイズも同様に、図１の周辺回路に係るローパスフィルタの特性により減衰させることができ、周辺回路電源端子９側にノイズを伝わらなくさせる効果がある。

また、パスコンの動作としては、第１キャパシタ４が有効に働き、その結果、集積回路１のノイズマージンの劣化を防ぎ、集積回路１が電源ラインに放出するノイズも少なくすることができる。

また、図２のシステム電源回路についても、パスコンとなる第４キャパシタ１３にＮＰＮバイポーラトランジスタ１４、抵抗器１５、第５キャパシタ１６、及び第６キャパシタ１７を加えることにより、π型のＬＣローパスフィルタが変形したローパスフィルタが構成される。周辺回路電源端子９には、電源１１が、図２のシステム電源回路に係るローパスフィルタを通した後に供給される。電源１１は通常、他の回路の影響でノイズが重畳されているので、このローパスフィルタでそのノイズを減衰させることができる。

また、集積回路１で発生したノイズは図１のローパスフィルタで低減させているものの、複数の電源端子２からの合成ノイズが残留成分として存在するため、残留成分が周辺回路電源端子９を介して図２のシステム電源回路に入力されるが、合成ノイズが、図２のローパスフィルタによって低減され、電源１１に戻らないようにすることができる。

実施形態１によれば、ノイズ発生により不足した電流を急速に補うことで、集積回路１の電源に与える外来ノイズを低減させることができるとともに、集積回路１が発生するノイズも低減させることができる。また、コンデンサの容量の大きさでノイズを落とす従来の考え方から、フィルタで落とす考え方ができるため、コンデンサの容量をむやみに大きくする必要がない。

本発明の実施形態１に係る電子回路における周辺回路の構成を模式的に示した回路図である。 本発明の実施形態１に係る電子回路におけるシステム電源回路の構成を模式的に示した回路図である。 従来例１に係る電子回路の構成を模式的に示した部分平面図である。 従来例２に係る電子回路の構成を模式的に示した部分平面図である。 従来例３に係る電子回路の構成を模式的に示した回路図である。

符号の説明

１ 集積回路
２ 電源端子
３ グランド端子
４ 第１キャパシタ（パスコン）
５ ＮＰＮバイポーラトランジスタ
６ 抵抗器
７ 第２キャパシタ
８ 第３キャパシタ
９ 周辺回路電源端子
１０ 周辺回路グランド端子
１１ 電源
１２ グランド
１３ 第４キャパシタ（パスコン）
１４ ＮＰＮバイポーラトランジスタ（第２ＮＰＮバイポーラトランジスタ）
１５ 抵抗器（第２抵抗器）
１６ 第５キャパシタ
１７ 第６キャパシタ
１００ 電子部品
１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ 電源ビア
１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ 電源端子
１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ パスコン
１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ グランド
１０５ａ、１０５ｂ、１０５ｃ、１０５ｄ 配線
２０１ａ、２０１ｂ、２０１ｃ、２０１ｄ パスコン
２０２ａ、２０２ｂ、２０２ｃ、２０２ｄ 電源端子
２０３ グランド端子
２０４ ＩＣ
２０５ 電源配線
２０６ グランド配線
３１０ ＩＣ
３２０ 内部回路
３２２ 電源端子Ａ
３２４ グランド端子Ａ
３２６ 電源端子Ｂ
３２８ グランド端子Ｂ
３３０、３４０ π型フィルタ回路
３３２、３３４、３４２、３４４ キャパシタ素子
３３６、３４６ インダクタ素子
３５０、３７０ 電源
３５２、３６２、３７２、３８２ 外部ピン
３６０、３８０ グランド

Claims (4)

1. 集積回路と電気的に接続される周辺回路の電源配線上にローパスフィルタを有する電子回路において、
   前記ローパスフィルタは、
   一端が前記集積回路の電源端子と電気的に接続され、他端がグランドと電気的に接続される第１キャパシタと、
   エミッタが前記電源端子と電気的に接続され、コレクタが周辺回路電源端子と電気的に接続されるＮＰＮバイポーラトランジスタと、
   一端が前記ＮＰＮバイポーラトランジスタのベースと電気的に接続され、他端が前記周辺回路電源端子と電気的に接続された抵抗器と、
   一端が前記周辺回路電源端子と電気的に接続され、他端が前記グランドと電気的に接続された第２キャパシタと、
   を備えること特徴とする電子回路。
2. 一端が前記周辺回路電源端子と電気的に接続され、他端が前記グランドと電気的に接続される第３キャパシタを備えることを特徴とする請求項１記載の電子回路。
3. 前記周辺回路と電気的に接続されるシステム電源回路の電源配線上に第２ローパスフィルタを有し、
   前記第２ローパスフィルタは、
   一端が前記周辺回路電源端子と電気的に接続され、他端が前記グランドと電気的に接続される第４キャパシタと、
   エミッタが前記周辺回路電源端子と電気的に接続され、コレクタが電源と電気的に接続される第２ＮＰＮバイポーラトランジスタと、
   一端が前記第２ＮＰＮバイポーラトランジスタのベースと電気的に接続され、他端が前記電源と電気的に接続される第２抵抗器と、
   一端が前記電源と電気的に接続され、他端が前記グランドと電気的に接続される第５キャパシタと、
   を備えることを特徴とする請求項１又は２記載の電子回路。
4. 一端が前記電源と電気的に接続され、他端が前記グランドと電気的に接続される第６キャパシタを備えることを特徴とする請求項３記載の電子回路。

Images