JP2008311636A - 半導体装置の作製方法、表示装置の作製方法、半導体装置、表示装置及び電子機器 - Google Patents

半導体装置の作製方法、表示装置の作製方法、半導体装置、表示装置及び電子機器 Download PDF

Info

Publication number
JP2008311636A
JP2008311636A JP2008126115A JP2008126115A JP2008311636A JP 2008311636 A JP2008311636 A JP 2008311636A JP 2008126115 A JP2008126115 A JP 2008126115A JP 2008126115 A JP2008126115 A JP 2008126115A JP 2008311636 A JP2008311636 A JP 2008311636A
Authority
JP
Japan
Prior art keywords
layer
crystal semiconductor
single crystal
insulating layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008126115A
Other languages
English (en)
Other versions
JP2008311636A5 (ja
JP5352122B2 (ja
Inventor
Tatsuya Honda
達也 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008126115A priority Critical patent/JP5352122B2/ja
Publication of JP2008311636A publication Critical patent/JP2008311636A/ja
Publication of JP2008311636A5 publication Critical patent/JP2008311636A5/ja
Application granted granted Critical
Publication of JP5352122B2 publication Critical patent/JP5352122B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Abstract

【課題】作製コストを低減しつつ、高速動作が可能な回路を設けた半導体装置の作製方法を提供することを課題とする。
【解決手段】単結晶半導体基板の表面から所定の深さにイオンドーピング層を形成し、単結晶半導体基板上に第１の絶縁層を形成し、絶縁性基板上の一部に第２の絶縁層を形成し、第２の絶縁層上に非単結晶半導体層を形成し、第１の絶縁層を介して、単結晶半導体基板を絶縁性基板の第２の絶縁層が形成されていない領域に接合させ、単結晶半導体基板を、イオンドーピング層において分離させることにより、絶縁性基板上に単結晶半導体層を形成する。
【選択図】図１

Description

本発明は、半導体装置の作製方法、表示装置の作製方法、半導体装置、表示装置及び電子機器に関する。
近年、液晶表示装置、エレクトロルミネッセンス（ＥＬ）表示装置などのフラットパネルディスプレイが注目を集めている。
フラットパネルディスプレイの駆動方式としては、パッシブマトリクス方式とアクティブマトリクス方式とがある。アクティブマトリクス方式は、パッシブマトリクス方式と比較して、低消費電力化、高精細化、基板の大型化等が可能になるというメリットを有する。
ここで、アクティブマトリクス方式の表示装置の構成例を、図１４を用いて簡単に説明する。図１４（Ａ）は、駆動回路をＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式を用いて設ける構成の一例を示している。
図１４（Ａ）では、絶縁表面を有する基板１４００上に、画素１４０２をマトリクス状に配列させた画素部１４０１が形成されている。画素１４０２は、走査線側入力端子１４０３から延在する走査線と、信号線側入力端子１４０４から延在する信号線とが交差することで、マトリクス状に形成される。画素部１４０１の画素それぞれには、スイッチング素子とそれに接続する画素電極層が備えられている。スイッチング素子の代表的な一例はＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）であり、ＴＦＴのゲート電極層側が走査線と、ソース若しくはドレイン側が信号線と接続される。また、駆動回路を構成するＩＣ１４５１は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１４５０と接続されている。
図１４（Ａ）のように、外部に駆動回路を設ける構成においては、駆動回路として、単結晶シリコンを用いたＩＣ（集積回路）を用いることが可能であるため、駆動回路の速度に起因した問題は生じない。しかしながら、このようにＩＣを設ける場合には、表示部とＩＣを別々に用意する必要があること、表示部とＩＣとの接続工程が必要であること等から、十分にコストを低減することができなかった。また、ＩＣの分だけ、表示装置のサイズ（特に厚み）が大きくなってしまうという問題があった。
そこで、上記問題点を解消するという観点から、画素部と駆動回路部を一体に形成する方法が用いられるようになった（例えば、特許文献１参照）。図１４（Ｂ）は、画素部と駆動回路部を一体に形成した場合の構成の一例である。
特開平８−６０５３号公報
図１４（Ｂ）に示す場合には、駆動回路１４６０の半導体層としては、画素部と同様に非晶質シリコンや微結晶シリコン、多結晶シリコンなどの非単結晶シリコンが用いられている。しかしながら、非晶質シリコンはもとより、微結晶シリコンや多結晶シリコンを用いる場合であっても、その特性は単結晶シリコンを用いる場合には遠く及ばないという問題が存在する。特に、従来の駆動回路一体型の表示装置に用いられる半導体層では、必要かつ十分な特性（移動度、Ｓ値等）を有するＴＦＴの作製が困難であり、駆動回路という高速動作が求められる半導体装置を作製するに当たって大きな問題となっている。
上記問題点に鑑み、本発明は、作製コストを低減しつつ、高速動作が可能な回路を設けた半導体装置の作製方法を提供することを課題の一とする。また、当該作製方法を用いた半導体装置、特に、表示装置を提供することを課題の一とする。
本発明では、駆動回路部と画素部を、異なる性質の半導体層で形成する。具体的には、駆動回路部は単結晶半導体層で形成し、画素部は非単結晶半導体層で形成する。これにより、作製のコストを低減しつつ、必要かつ十分な特性を有する駆動回路を作製することができる。
本発明の半導体装置の作製方法の一は、単結晶半導体基板の表面から所定の深さにイオンドーピング層を形成し、単結晶半導体基板上に第１の絶縁層を形成し、絶縁性基板上の一部に第２の絶縁層を形成し、第２の絶縁層上に非単結晶半導体層を形成し、第１の絶縁層を介して、単結晶半導体基板を絶縁性基板の第２の絶縁層が形成されていない領域に接合させ、単結晶半導体基板を、イオンドーピング層において分離させる（イオンドーピング層を剥離面（分離面、劈開面と呼んでも良い）として絶縁性基板から剥離させる）ことにより、絶縁性基板上に単結晶半導体層を形成することを特徴としている。
本発明の半導体装置の作製方法の他の一は、単結晶半導体基板の表面から所定の深さにイオンドーピング層を形成し、単結晶半導体基板上に第１の絶縁層を形成し、絶縁性基板上の一部に第２の絶縁層を形成し、第２の絶縁層上に非単結晶半導体層を形成し、第１の絶縁層を介して、単結晶半導体基板を絶縁性基板の第２の絶縁層が形成されていない領域に接合させ、単結晶半導体基板を、イオンドーピング層において分離させることにより、絶縁性基板上に単結晶半導体層を形成し、絶縁性基板上の単結晶半導体層を用いて高速動作が要求される回路を形成し、絶縁性基板上の非単結晶半導体層を用いて高速動作が要求されない回路を形成することを特徴としている。ここで高速動作が要求される回路とは、一定以上の周波数での駆動が求められる回路を言うものとする。一例としては、１ＭＨｚ以上の周波数での動作が求められ回路を言う。用いる半導体層を求められる周波数で規定するのは、回路に用いられるスイッチング素子の動作可能な周波数が半導体材料に大きく依存しているためである。キャリア移動度が大きい単結晶半導体材料（単結晶シリコンにおける電子の場合で５００ｃｍ２／Ｖ・ｓ程度）を用いたスイッチング素子は、信号の伝達速度が大きく高周波数動作に向いている。一方で、キャリア移動度の小さい非単結晶半導体材料（非晶質シリコンにおける電子の場合で０．６ｃｍ２／Ｖ・ｓ程度）を用いたスイッチング素子は、信号の伝達速度も小さく高周波数動作には向かない。なお、スイッチング素子の動作可能な周波数の上限は、材料以外のパラメータ（例えばチャネル長等）にも依存するため、一律に、ある周波数以上を高速動作と規定することは困難である。ここでは、表示装置における駆動回路に要求される性能を一応の基準として、周波数の基準を示した。
本発明の表示装置の作製方法の一は、単結晶半導体基板の表面から所定の深さにイオンドーピング層を形成し、単結晶半導体基板上に第１の絶縁層を形成し、絶縁性基板上の一部に第２の絶縁層を形成し、第２の絶縁層上に非単結晶半導体層を形成し、第１の絶縁層を介して、単結晶半導体基板を絶縁性基板の第２の絶縁層が形成されていない領域に接合させ、単結晶半導体基板を、イオンドーピング層において分離させることにより、絶縁性基板上に単結晶半導体層を形成し、絶縁性基板上の単結晶半導体層を用いて駆動回路を形成し、絶縁性基板上の非単結晶半導体層を用いて表示部（画素部）の回路を形成することを特徴としている。
上記において、第１の絶縁層又は第２の絶縁層は、二層以上の積層構造で形成されていても良い。また、第１の絶縁層の単結晶半導体層と接する部分と、第２の絶縁層の非単結晶半導体層と接する部分とは、同じ材料を用いて形成されるようにしても良い。特に、第１の絶縁層の単結晶半導体層と接する部分と、第２の絶縁層の非単結晶半導体層と接する部分とは、酸化窒化シリコン層及び窒化酸化シリコン層の積層構造にて形成されることが好ましい。ここで、単結晶半導体層及び非単結晶半導体層と接するのは酸化窒化シリコン層である。また、第１の絶縁層の絶縁性基板と接する部分は、酸化シリコン層にて形成されることが好ましい。中でも、有機シランを用いて化学気相成長法により酸化シリコン層を形成すると良い。
また、上記において、非単結晶半導体層の膜厚より、単結晶半導体層の膜厚を小さく形成することが好ましい。また、単結晶半導体層の膜厚と第１の絶縁層の膜厚との和が、非単結晶半導体層の膜厚と第２の絶縁層の膜厚との和に等しくなるように形成することが好ましい。ここで、等しいとは、厳密に等しいことに限らない。例えば、±５パーセント程度の相違であれば、等しいとみなすことができる。
また、上記において、絶縁性基板上に単結晶半導体層を形成した後にレーザー光を照射し、単結晶半導体層及び非単結晶半導体層の特性を向上させることが好ましい。なお、単結晶半導体層及び非単結晶半導体層は、絶縁性基板の一表面上に形成しても良いし、絶縁性基板の異なる表面に形成しても良い。なお、上記においては、イオンドーピング層を形成した後に絶縁層を形成する構成としているが、絶縁層を形成した後にイオンドーピング層を形成する構成としても良い。
本発明の半導体装置の一は、絶縁性基板上の第１の絶縁層及び第２の絶縁層と、第１の絶縁層上の単結晶半導体層と、第２の絶縁層上の非単結晶半導体層と、を有することを特徴としている。
本発明の半導体装置の他の一は、絶縁性基板上の第１の絶縁層及び第２の絶縁層と、第１の絶縁層上の単結晶半導体層と、第２の絶縁層上の非単結晶半導体層と、を有し、単結晶半導体層は高速動作が要求される回路を形成するために用いられ、非単結晶半導体層は、高速動作が要求されない回路を形成するために用いられたことを特徴としている。
本発明の表示装置の一は、絶縁性基板上の第１の絶縁層及び第２の絶縁層と、第１の絶縁層上の単結晶半導体層と、第２の絶縁層上の非単結晶半導体層と、を有し、単結晶半導体層は駆動回路を形成するために用いられ、非単結晶半導体層は、表示部（画素部）の回路を形成するために用いられたことを特徴としている。
上記において、第１の絶縁層又は第２の絶縁層は、二層以上の積層構造であっても良い。また、第１の絶縁層の単結晶半導体層と接する部分と、第２の絶縁層の非単結晶半導体層と接する部分とは、同じ材料であっても良い。特に、第１の絶縁層の単結晶半導体層と接する部分と、第２の絶縁層の非単結晶半導体層と接する部分とは、酸化窒化シリコン層及び窒化酸化シリコン層の積層構造であることが好ましい。ここで、単結晶半導体層及び非単結晶半導体層と接するのは酸化窒化シリコン層である。また、第１の絶縁層の、絶縁性基板と接する部分は、酸化シリコン層であることが好ましい。中でも、有機シランを用いて化学気相成長法により形成された酸化シリコンであると、なお良い。
また、上記において、非単結晶半導体層の膜厚より、単結晶半導体層の膜厚が小さい構成であると好ましい。また、単結晶半導体層の膜厚と第１の絶縁層の膜厚との和が、非単結晶半導体層の膜厚と第２の絶縁層の膜厚との和に等しい構成であると好ましい。ここで、等しいとは、厳密に等しいことに限らない。例えば、±５パーセント程度の相違であれば、等しいとみなすことができる。
さらに、上記の半導体装置及び表示装置を用いて様々な電子機器を提供することができる。
本発明の作製方法を用いることにより、必要かつ十分な特性を有する駆動回路を作製することができる。これにより、完全なモノリシック型の半導体装置を作製することができるため、作製コストを低減することができる。また、外部にＩＣを接続することに起因して生じる厚みを低減することができる。また、額縁部分の面積を低減した半導体装置を作製することができる。さらに、本発明を用いることにより、ガラス基板等の耐熱性が低い基板を用いて高性能な半導体装置を作製することができる。
なお、高精細の表示装置を作製する場合、画素の間隔が小さくなるため、画素部の容量が小さくなる。つまり、画素部のスイッチングトランジスタに要求される特性は軽減されることになる。また、大型の表示装置を作製する場合、画素ピッチが大きくなるため、トランジスタのサイズを大きくすることができる。この場合にも、画素部のスイッチングトランジスタに要求される特性は軽減される。したがって、画素部のスイッチングトランジスタを非晶質半導体若しくは非単結晶半導体で形成したとしても十分な性能を有する。
これに対して、大型・高精細の表示装置では、駆動回路と画素とを結ぶ配線が長くなるため、配線抵抗は増加する。つまり、駆動回路にかかる電流が増大し、負荷が大きくなる。また、画素数の増加に伴い、処理すべきデータ数が増加し、駆動回路の負荷が大きくなる。つまり、駆動回路部のトランジスタには高い性能が要求されることになる。
このように、非単結晶半導体層と単結晶半導体層を合わせて用いることにより要求される特性を完全に満たすことができるという点で、特に、大型・高精細の表示装置において、本発明の効果は大きい。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。
（実施の形態１）
本実施の形態では、本発明に用いる半導体基板の作製方法を、図１乃至図７を用いて以下に説明する。なお、本実施の形態に係る半導体基板は、その一部を、単結晶半導体基板から、異種基板（以下、「ベース基板」という）に転写して形成するものである。
図１に、本発明に用いる半導体基板の斜視図を示す。また、図２及び図３に、本発明に用いる半導体基板の断面図を示す。
図１（Ａ）、図２（Ａ）、及び図２（Ｂ）において、半導体基板１００は、ベース基板１１０の一表面上に、絶縁層１２０と単結晶半導体層１３０とが順次積層された積層体が複数設けられ、また、絶縁層１４０と非単結晶半導体層１５０とが順次積層して設けられた構成を有する。単結晶半導体層１３０及び非単結晶半導体層１５０は、絶縁層１２０及び絶縁層１４０を介してベース基板１１０上に設けられている。つまり、複数の単結晶半導体層１３０及び非単結晶半導体層１５０が１枚のベース基板１１０上に設けられることにより、１枚の半導体基板１００が形成されている。なお、図１乃至図３では、便宜上、１枚の半導体基板１００から一の表示装置を作製する場合の構成についてのみ示すが、本発明はこれに限定して解釈されるものではない。
単結晶半導体層１３０として、代表的には単結晶シリコンが適用される。その他、単結晶ゲルマニウムや、ガリウムヒ素、インジウムリンなどの化合物半導体（単結晶）を適用することもできる。
単結晶半導体層１３０の形状は特に限定されないが、矩形状（正方形を含む）とすると加工が容易になり、ベース基板１１０にも集積度良く貼り合わせることができ好ましい。
ベース基板１１０には絶縁表面を有する基板または絶縁基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイヤ基板等を用いることができる。好ましくはガラス基板を用いるのがよく、例えば第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）といわれる大面積のマザーガラス基板を用いることができる。大面積のマザーガラス基板をベース基板１１０として用いることで、半導体基板の大面積化が実現できる。本実施の形態においては、１枚のベース基板から一の表示装置を作製する場合について示すが、１枚のベース基板から複数の表示装置を作製する場合（多面取りの場合）には、単結晶半導体層１３０及び非単結晶半導体層１５０の大きさを適宜調節して作製すれば良い。
ベース基板１１０と単結晶半導体層１３０の間には、絶縁層１２０が設けられている。絶縁層１２０は単層構造としても積層構造としてもよいが、ベース基板１１０と接合する面（以下、「接合面」ともいう）は、平滑面を有し、親水性表面となるようにする。
図２（Ａ）は絶縁層１２０として接合層１２２を形成する例を示している。平滑面を有し親水性表面を形成できる接合層１２２としては、酸化シリコン層が適している。特に、有機シランを用いて化学気相成長法により作製される酸化シリコン層が好ましい。有機シランとしては、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（Ｓｉ（ＣＨ３）４）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
上記平滑面を有し親水性表面を形成する接合層１２２は、膜厚５ｎｍ乃至５００ｎｍの範囲で設けることが好ましい。接合層１２２の膜厚を上記範囲内とすることで、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合層１２２と接合する基板（図２（Ａ）ではベース基板１１０）との貼り合わせの不良を低減することができる。なお、ベース基板１１０にも、接合層１２２と同様の酸化シリコン層を設けてもよい。絶縁表面を有する基板若しくは絶縁基板であるベース基板１１０に単結晶半導体層１３０を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン層でなる接合層を設けることで強固な接合を形成することができる。
図２（Ｂ）には絶縁層１２０を積層構造とする例を示している。具体的には、絶縁層１２０として接合層１２２及び窒素含有絶縁層１２４の積層構造を形成する例を示している。なお、ベース基板１１０との接合面には接合層１２２が形成されるようにするため、単結晶半導体層１３０と接合層１２２との間に窒素含有絶縁層１２４が設けられた構成とする。窒素含有絶縁層１２４は、窒化シリコン層、窒化酸化シリコン層（ＳｉＮｘＯｙ：ｘ＞ｙ）又は酸化窒化シリコン層（ＳｉＯｘＮｙ：ｘ＞ｙ）などを用いて単層構造又は積層構造で形成する。例えば、単結晶半導体層１３０側から酸化窒化シリコン層、窒化酸化シリコン層を積層して窒素含有絶縁層１２４とすることができる。
ここで、単結晶半導体層１３０に接するように窒化酸化シリコン層を形成した場合、応力により単結晶半導体層の特性が低下してしまうという問題がある。また、可動イオンや水分等の拡散を防ぐという観点からは、窒化酸化シリコン層を設けることが好ましい。つまり、上記の例の如く、単結晶半導体層１３０側から酸化窒化シリコン層、窒化酸化シリコン層を積層して窒素含有絶縁層１２４とすることが好ましい。なお、窒素含有絶縁層１２４は、可動イオンや水分等の不純物が単結晶半導体層１３０に拡散することを防ぐために設けられており、接合層１２２はベース基板１１０と接合を形成するために設けられているという点で、その目的は異なっている。また、上記の構成はあくまでも一例であって、単結晶半導体層１３０と窒化酸化シリコン層とを接して設ける構成を排除するものではない。
なお、非単結晶半導体層１５０の下部に設けられた絶縁層１４０は、単結晶半導体層１３０の下部に設けられた絶縁層１２０と同じ構成とすることには限定されないが、図２（Ａ）及び図２（Ｂ）に示すように、少なくとも非単結晶半導体層１５０と接する材料と単結晶半導体層１３０と接する材料とを同じにすることが好ましい。接する材料を同じにすることで、後のパターニングの際の非単結晶半導体層１５０及び単結晶半導体層１３０のエッチング特性をそろえることができる。
なお、酸化窒化シリコン層とは、その組成として、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコン層とは、その組成として、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
図１（Ｂ）、図３（Ａ）、及び３（Ｂ）は、ベース基板１１０に接合層１６４を含む絶縁層１６０を形成する例を示している。絶縁層１６０は、単層構造でも積層構造でもよいが、単結晶半導体層１３０との接合面は平滑面を有し親水性表面を形成するようにする。なお、ベース基板１１０と接合層１６４との間には、ベース基板１１０として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属などの可動イオンの拡散を防ぐため、バリア層１６２が設けられていることが好ましい。
図３（Ａ）は、絶縁層１６０としてバリア層１６２、接合層１６４の積層構造を形成する例を示している。接合層１６４としては、前記接合層１２２と同様の酸化シリコン層を設ければよい。また、単結晶半導体層１３０に適宜接合層を設けてもよい。図３（Ａ）では、単結晶半導体層１３０にも接合層１２２を設ける例を示している。このような構成とすることで、ベース基板１１０及び単結晶半導体層１３０を接合させる際に接合層同士で接合を形成するため、より強固な接合を形成することができる。バリア層１６２は、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を用いて単層構造又は積層構造で形成する。好ましくは、窒素を含有する絶縁層を用いて形成する。
図３（Ｂ）は、ベース基板１１０に接合層１６４を設ける例を示している。具体的には、ベース基板１１０に絶縁層１６０としてバリア層１６２と接合層１６４の積層構造を設けている。また、単結晶半導体層１３０には酸化シリコン層１２６を設けている。ベース基板１１０に単結晶半導体層１３０を接合する際には、酸化シリコン層１２６が接合層１６４と接合を形成する。酸化シリコン層１２６は、熱酸化法により形成されたものが好ましい。また、酸化シリコン層１２６としてケミカルオキサイドを用いることもできる。ケミカルオキサイドは、例えば、オゾン含有水で単結晶半導体基板表面を処理することで形成することができる。ケミカルオキサイドは単結晶半導体基板の表面の良好な平坦性を反映して形成されるので好ましい。
なお、非単結晶半導体層１５０の下部に設けられた絶縁層１４０は、単結晶半導体層１３０の下部に設けられた接合層１２２や酸化シリコン層１２６と同じ構成とすることには限定されないが、図２（Ａ）及び図２（Ｂ）に示すように、少なくとも非単結晶半導体層１５０と接する材料と単結晶半導体層１３０と接する材料とを同じにすることが好ましい。接する材料を同じにすることで、後のパターニングの際の非単結晶半導体層１５０及び単結晶半導体層１３０のエッチング特性をそろえることができる。
次に、半導体基板の製造方法について説明する。ここでは、図２（Ｂ）に示す半導体基板の製造方法の例について、図４乃至図７を用いて説明する。なお、図２（Ａ）、図３（Ａ）、図３（Ｂ）等に示す半導体基板についても同様にして作製することができることはいうまでもない。
まず、図４（Ａ）に示すように、ベース基板４００上に絶縁層４０２を成膜する。ベース基板４００としては、上記のような基板を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。
絶縁層４０２はベース基板４００中に含まれるアルカリ金属やアルカリ土類金属が、半導体層中に拡散し、半導体素子の特性に悪影響を与えることを防止するために設ける。よってアルカリ金属やアルカリ土類金属の半導体層への拡散を抑制することができる窒化珪素や、窒素を含む酸化珪素といった絶縁性材料を用いて形成することが好ましい。本実施の形態では、プラズマＣＶＤ法を用いて窒素を含む酸化珪素膜を１０ｎｍ以上４００ｎｍ以下（好ましくは５０ｎｍ以上３００ｎｍ以下）の膜厚になるように形成する。
次に、絶縁層４０２上に半導体層４０４を形成する。半導体層４０４の膜厚は２５ｎｍ以上１００ｎｍ以下（好ましくは３０ｎｍ以上６０ｎｍ以下）とする。なお半導体層４０４は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体としては、シリコン（Ｓｉ）だけではなくシリコンゲルマニウム（ＳｉＧｅ）等を用いることもできる。
次に、図４（Ｂ）に示すように、半導体層４０４にレーザー光４０８を照射し、結晶化を行なう。本実施の形態のようなレーザー結晶化を行なう場合には、レーザー光に対する半導体層４０４の耐性を高めるために、５００℃、１時間程度の加熱処理工程をレーザー結晶化の工程の前に加えてもよい。
レーザー結晶化の工程には、例えば、連続発振のレーザー（ＣＷレーザー）や、擬似的なＣＷレーザー（発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザー）等を用いることができる。
具体的には、連続発振のレーザーとして、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等を挙げることができる。
また、擬似的なＣＷレーザーとして、Ａｒレーザー、Ｋｒレーザー、エキシマレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのようなパルス発振レーザー等を挙げることができる。
このようなパルス発振レーザーは、発振周波数を増加させると、連続発振レーザーと同等の効果を示すようになる。
例えば連続発振が可能な固体レーザーを用いる場合、基本波の第２高調波乃至第４高調波を照射することで、大粒径の結晶を得ることができる。代表的には、ＹＡＧレーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。パワー密度は０．０１ＭＷ／ｃｍ２以上１００ＭＷ／ｃｍ２以下程度（好ましくは０．１ＭＷ／ｃｍ２以上１０ＭＷ／ｃｍ２以下）とすれば良い。
上記の如き半導体層４０４へのレーザー光の照射により、結晶性がより高められた結晶性半導体層４１０（又は非単結晶半導体層）が形成される。
なお、本実施の形態においてはレーザー光の照射により結晶性半導体層４１０を形成する例を示したが、本発明はこれに限定して解釈されない。工程の簡略化のために、結晶化工程を経ない半導体層４０４を用いても良い。
次に、図４（Ｃ）に示すように結晶性半導体層４１０を選択的にエッチングし、さらに絶縁層４０２をエッチングしてベース基板表面の一部を露出させる。結晶性半導体層４１０のエッチングの際に、後の画素ＴＦＴを構成する島状半導体層を形成してもよい。以上の工程により、ベース基板４００上に結晶性半導体層４１０（又は非単結晶半導体層）が形成された。
次に、単結晶半導体層を形成する。まず、単結晶半導体基板５００を準備する（図５（Ａ）、図６（Ａ）参照）。単結晶半導体基板５００としては、例えばシリコン基板やゲルマニウム基板、ガリウムヒ素やインジウムリンなどの化合物半導体基板を用いることができる。シリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズのものが代表的であり、その形状は円形のものが多いが、これを矩形状に加工したものを用いても良い。また、厚さは１．５ｍｍ程度まで適宜選択できる。
次に、単結晶半導体基板５００の表面から、電界で加速されたイオン５０２を所定の深さに打ち込み、イオンドーピング層５０４（単に損傷領域と呼ぶこともできる）を形成する（図５（Ａ）、図６（Ａ）参照）。ここで、イオンの打ち込みとは、イオンを電界で加速させて対象物に照射することをいう。これにより、対象物の表面から所定の深さの領域に、対象物の組成、原子配列等が変化した領域（損傷領域）を形成することができる。なお、本実施の形態においては、イオンドーピング装置を用いてイオンを打ち込んでいるため、上記損傷領域を、特に、イオンドーピング層と呼んでいる。しかしながら、ここでいう「イオンドーピング装置を用いたイオン打ち込み」は、Ｈ３ ＋イオンの割合を高めて打ち込むことを特徴とするものであるから、このような特徴を備える他の方法を用いても良い。すなわち、「イオンドーピング層」がイオンドーピング装置を用いて作製されたものに限定して解釈されるものではない。なお、質量分離を行うイオンの打ち込み方法としては、イオン注入装置を用いる方法があるが、イオンドーピング装置を用いるイオン打ち込みはイオン注入装置を用いる場合と比較してイオンの打ち込み効率を高めることができるため、イオンドーピング装置を用いてイオンを打ち込むことが好ましいと言える。
単結晶半導体基板５００へのイオン５０２の打ち込みは、後にベース基板４００に形成される単結晶半導体層５１２の膜厚を考慮して行われる（図７（Ｂ）参照）。好ましくは、単結晶半導体層５１２の膜厚が５ｎｍ乃至５００ｎｍ、より好ましくは１０ｎｍ乃至２００ｎｍの厚さとなるようにする。なお、単結晶半導体層５１２の特性をより向上するため、単結晶半導体層の膜厚が小さくなるようにイオンドーピング層５０４を形成することが好ましい。具体的には、結晶性半導体層４１０（又は非単結晶半導体層）より単結晶半導体層５１２の膜厚が小さくなるように形成する。膜厚を小さくすることにより、高速化に伴う短チャネル効果を抑制することができる。また、寄生容量を低減することができる。なお、結晶性半導体層４１０（または非単結晶半導体層）については、単結晶半導体層５１２ほどの特性を要求されるわけではないから、歩留まりの良い膜厚にて形成してやれば良い。
イオン５０２としては、水素、ヘリウム、又はハロゲン元素から選ばれたソースガスをプラズマ励起して生成されたイオン種を用いることが好ましい。水素イオンを打ち込む場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを生成する際に、Ｈ３ ＋イオンの割合を高めておくとイオンの打ち込み効率を高めることができ、打ち込み時間を短縮することができるため好ましい。また、このような構成とすることで、単結晶半導体層５１２の剥離を容易に行うことができる。
なお、所定の深さにイオンドーピング層５０４を形成するために、イオン５０２を高ドーズ条件で打ち込む場合がある。このとき、条件によっては単結晶半導体基板５００の表面が粗くなってしまう。そのため、単結晶半導体基板５００の表面に、保護層として窒化シリコン層又は窒化酸化シリコン層などを膜厚５０ｎｍ以上２００ｎｍ以下程度の範囲で設けておいてもよい。
次に、単結晶半導体基板５００に絶縁層５０６を形成した後、接合層５０８を形成する（図５（Ｂ）、図６（Ｂ）参照）。絶縁層５０６は絶縁層４０２と同じ材料で形成することが好ましいが、これに限定されるものではない。なお、絶縁層５０６と絶縁層４０２を同じ材料にて形成することで、エッチングの選択比を十分に確保することができる。つまり、後に形成される単結晶半導体層５１２と結晶性半導体層４１０（又は非単結晶半導体層）との膜厚が異なる場合であっても、同時にエッチングを行ってパターニングすることが可能となる。絶縁層５０６及び絶縁層４０２の一例として、酸化窒化シリコン層と窒化酸化シリコン層との積層構造を用いても良い。単結晶半導体層５１２と結晶性半導体層４１０（又は非単結晶半導体層）に接して酸化窒化シリコン層を有し、酸化窒化シリコン層と窒化酸化シリコン層とが積層された構成であれば、応力により単結晶半導体層及び結晶性半導体層４１０（又は非単結晶半導体層）の特性が低下してしまうという問題もなく、また、可動イオンや水分等の拡散を防ぐことが可能であり、さらに、エッチングの選択比を十分に確保することができる。
本実施の形態では絶縁層５０６として、プラズマＣＶＤ法を用いて、窒素を含む酸化珪素膜を形成する。接合層５０８は、単結晶半導体基板５００がベース基板と接合を形成する面に形成する。ここで形成する接合層５０８としては、上記のように有機シランを原料ガスに用いた化学気相成長法により成膜される酸化シリコン層が好ましい。その他に、シランを原料ガスに用いた化学気相成長法により成膜される酸化シリコン層を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板５００に形成したイオンドーピング層５０４から脱ガスが起こらない程度の温度、例えば、３５０℃以下の温度が適用される。なお、単結晶半導体基板５００から単結晶半導体層５１２を剥離する加熱処理は、化学気相成長法による成膜温度よりも高い加熱処理温度が適用される。
なお、後に剥離によって形成される単結晶半導体層５１２と、絶縁層５０６、及び接合層５０８の膜厚の和が、結晶性半導体層４１０（または非単結晶半導体層）と絶縁層４０２との膜厚の和に等しくなるように、絶縁層５０６等を形成することが好ましい。膜厚の和が等しくなるように形成することで、配線の段切れ等を低減することができる。また、膜厚の和を等しくすることは、良好な作製プロセスが可能となる点で有効である。
次に、単結晶半導体基板５００を所望の大きさ、形状に加工する（図５（Ｃ）、図６（Ｃ）参照）。図６（Ｃ）では、円形の単結晶半導体基板５００を分断して、矩形の単結晶半導体基板５１０を形成する例を示している。この際、絶縁層５０６、接合層５０８及びイオンドーピング層５０４も分断される。つまり、所望の大きさ、形状を有し、所定の深さにイオンドーピング層５０４が形成され、表面（ベース基板４００との接合面）に接合層５０８が形成された単結晶半導体基板５１０が得られる。
矩形の単結晶半導体基板５１０は、所望の大きさとすることができるが、ここでは、駆動回路の大きさとする。駆動回路の大きさは駆動回路として求められる面積に応じて適宜選択すればよい。単結晶半導体基板５１０を矩形状にすると、後の製造工程における加工が容易になり、さらに単結晶半導体基板５００から効率的に矩形の単結晶半導体基板５１０を切り出すことも可能になるため好ましい。単結晶半導体基板５００の分断は、ダイサー或いはワイヤソー等の切断装置、レーザー切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いて行うことができる。
なお、単結晶半導体基板表面に接合層を形成するまでの工程順序は、適宜入れ替えることが可能である。図５及び図６では単結晶半導体基板にイオンドーピング層を形成し、前記単結晶半導体基板の表面に絶縁層及び接合層を形成した後、前記単結晶半導体基板を所望のサイズに加工する例を示している。これに対し、例えば、単結晶半導体基板を所望のサイズに加工した後、前記所望のサイズの単結晶半導体基板にイオンドーピング層を形成し、前記所望のサイズの単結晶半導体基板の表面に絶縁層及び接合層を形成することもできる。
次に、ベース基板４００と単結晶半導体基板５１０を貼り合わせる。図７（Ａ）には、ベース基板４００と単結晶半導体基板５１０の接合層５０８を密着させ、ベース基板４００と接合層５０８を接合させて、ベース基板４００と単結晶半導体基板５１０を貼り合わせる例を示す。なお、接合を形成する面（接合面）は十分に清浄化しておくことが好ましい。ベース基板４００と接合層５０８を密着させることにより接合が形成される。この接合にはファンデルワールス力が作用しており、ベース基板４００と単結晶半導体基板５１０とを密着させて圧力をかけることで、水素結合による強固な接合を形成することが可能である。
また、ベース基板４００と接合層５０８との良好な接合を形成するために、接合面を活性化しておいてもよい。例えば、接合を形成する面の一方又は双方に原子ビーム又はイオンビームを照射する。原子ビーム又はイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム又は不活性ガスイオンビームを用いることができる。その他に、プラズマ照射又はラジカル処理を行うことで接合面を活性化することもできる。このような表面処理により、４００℃以下の温度であっても異種材料間の接合を形成することが容易となる。
また、接合層５０８を介してベース基板４００と単結晶半導体基板５１０を貼り合わせた後は、加熱処理や加圧処理を行うことが好ましい。加熱処理や加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板４００の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板４００及び単結晶半導体基板５１０の耐圧性を考慮して行う。
次に、加熱処理を行い、イオンドーピング層５０４を剥離面として単結晶半導体基板５１０の一部を分離する（図７（Ｂ）参照）。加熱処理の温度は接合層５０８の成膜温度以上、ベース基板４００の耐熱温度以下とすることが好ましい。例えば、４００℃乃至６００℃の加熱処理を行うことにより、イオンドーピング層５０４に形成された微小な空洞の体積変化が起こり、イオンドーピング層５０４に沿って分離（剥離、劈開と呼んでも良い）することが可能となる。接合層５０８はベース基板４００と接合しているので、ベース基板４００上には単結晶半導体層５１２が残存することとなる。
以上で、ベース基板４００上に接合層５０８を介して単結晶半導体層５１２が設けられ、かつ、結晶性半導体層４１０（又は非単結晶半導体層）が設けられた半導体基板が形成される。なお、本実施の形態にて説明した半導体基板は、１枚のベース基板上に接合層を介して複数の単結晶半導体層が設けられた構造であるが、これに限定して解釈されない。
なお、本実施の形態においては、単結晶半導体層及び結晶性半導体層（非単結晶半導体層）は、絶縁性基板の一表面上に形成したが、本発明はこれに限らない。例えば、絶縁性基板の一表面（表面）に非単結晶半導体層を形成して表示部とし、絶縁性基板の別の一表面（裏面）に単結晶半導体層を形成して駆動回路部としても良い。このような構成とすることにより、絶縁性基板の一表面をすべて表示部として用いることができるため、表示装置の額縁部分がごく僅かになり、表示面の有効利用が可能となる。また、駆動回路を単結晶半導体層にて形成することにより、駆動回路に必要かつ十分な動作速度を確保することができる。ここで、表面の表示部と裏面の駆動回路部との電気的な接続は、絶縁性基板、例えば、ガラス基板を貫通する埋め込み配線によって行うことができる。また、ＦＰＣを用いて接続することも可能である。
なお、剥離により得られる単結晶半導体層は、その表面を平坦化するため、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことが好ましい。また、ＣＭＰ等の物理的研磨手段を用いず、単結晶半導体層の表面にレーザー光を照射して平坦化を行ってもよい。レーザー光を照射して単結晶半導体層を平坦化する場合には、同時に、非単結晶半導体層にレーザー光を照射してその結晶性を向上させても良い。これにより、一度の工程で、単結晶半導体層の平坦化と非単結晶半導体層の特性向上とを実現することができる。つまり、非単結晶半導体層のみを結晶化する工程が不要となるため、工程数を削減することができ、作製コストの低減につながる。レーザーとしては、本実施の形態にて示した結晶化に係るレーザーなどを用いることが可能である。なお、レーザー光を照射する際は、酸素濃度が１０ｐｐｍ以下の窒素雰囲気下で行うことが好ましい。これは、酸素雰囲気下でレーザー光の照射を行うと単結晶半導体層表面が荒れる恐れがあるためである。また、得られた単結晶半導体層の薄膜化を目的として、ＣＭＰ等を行ってもよい。
なお、本実施の形態においては、イオンドーピング層５０４を形成した後に絶縁層５０６を形成する場合について説明しているが、本発明はこれに限定して解釈されない。絶縁層５０６を形成した後にイオンドーピング層５０４を形成する構成としても良い。
本実施の形態にて示した方法を用いることにより、単結晶半導体層と非単結晶半導体層とが併せて設けられた基板を提供することができる。これにより、高速動作が要求される回路を、単結晶半導体層を用いて形成することができる。ここで、高速動作が要求される回路とは、一定以上の周波数での駆動が求められる回路を言う。一例としては、１ＭＨｚ以上の周波数での動作が求められ回路を言う。用いる半導体層を求められる周波数で規定するのは、回路に用いられるスイッチング素子の動作可能な周波数が半導体材料に大きく依存しているためである。キャリア移動度が大きい単結晶半導体材料（単結晶シリコンにおける電子の場合で５００ｃｍ２／Ｖ・ｓ程度）を用いたスイッチング素子は、信号の伝達速度が大きく高周波数動作に向いている。一方で、キャリア移動度の小さい非単結晶半導体材料（非晶質シリコンにおける電子の場合で０．６ｃｍ２／Ｖ・ｓ程度）を用いたスイッチング素子は、信号の伝達速度も小さく高周波数動作には向かない。なお、スイッチング素子の動作可能な周波数の上限は、材料以外のパラメータ（例えばチャネル長等）にも依存するため、一律に、ある周波数以上を高速動作と規定することは困難である。ここでは、表示装置における駆動回路に要求される性能を一応の目安として、周波数の基準を示した。
（実施の形態２）
本実施の形態では、実施の形態１にて作製した半導体基板を用いて液晶表示装置を製造する方法について、図８乃至１１を用いて以下に説明する。
図８（Ａ）は液晶表示装置の上面図であり、図８（Ｂ）は図８（Ａ）の線分ＯＰにおける断面図であり、図８（Ｃ）は液晶表示装置の斜視図である。
本実施の形態に係る液晶表示装置は、第１の基板８００上に設けられた表示部８２０と、第１の駆動回路部８３０と、第２の駆動回路部８５０と、を有する。表示部８２０、第１の駆動回路部８３０及び第２の駆動回路部８５０は、シール材８８０によって、第１の基板８００と第２の基板８９０との間に封止されている。また、第１の基板８００上には、第１の駆動回路部８３０及び第２の駆動回路部８５０に外部からの信号を伝達する外部入力端子が接続される端子領域８７０が設けられる。
図８（Ｂ）に示すように、表示部８２０にはトランジスタを有する画素回路部８２２が設けられている。また、第１の駆動回路部８３０にはトランジスタを有する周辺回路部８３２が設けられている。第１の基板８００と画素回路部８２２との間には、絶縁層８０２が設けられている。第１の基板８００と周辺回路部８３２との間には、接合層８０４、絶縁層８０６が積層されている。なお、基板８００上に下地絶縁層として機能する絶縁層を設ける構成としても良い。画素回路部８２２及び周辺回路部８３２、或いはその上層には、層間絶縁層として機能する絶縁層８０８、絶縁層８０９が設けられている。画素回路部８２２に形成されたトランジスタのソース電極又はドレイン電極は、絶縁層８０９に形成された開口を介して、画素電極８６０と電気的に接続される。なお、画素回路部８２２はトランジスタを用いた回路が集積されているが、ここでは便宜上、１つのトランジスタの断面のみを示している。同様に、周辺回路部８３２にもトランジスタを用いた回路が集積されているが、便宜上、２つのトランジスタの断面のみを示している。
画素回路部８２２及び周辺回路部８３２上には、画素電極８６０を覆うように形成された配向膜８８２と、配向膜８８７とで挟持された液晶層８８４が設けられている。液晶層８８４は、スペーサ８８６により距離（セルギャップ）が制御されている。配向膜８８７上には、対向電極８８８、カラーフィルター８８９を介して第２基板８９０が設けられている。第１の基板８００及び第２の基板８９０はシール材８８０によって固着されている。
また、第１の基板８００の外側には、偏光板８９１が、第２の基板８９０の外側には、偏光板８９２が設けられている。なお、本実施の形態に示す液晶表示装置は透過型であるため、第１の基板８００及び第２の基板８９０に偏光板を設けているが、例えば、反射型の液晶表示装置とする場合には、第２の基板８９０のみに偏光板を設ければよい。本発明は透過型、反射型、及びそれらを組み合わせた半透過型のいずれにも適用することができる。
また、端子領域８７０には、端子電極８７４が設けられている。該端子電極８７４は、異方性導電層８７６によって、外部入力端子８７８と電気的に接続されている。
次に、図８で示した液晶表示装置の製造方法の一例に関して説明する。
まず、半導体基板を用意する（図９（Ａ）参照）。ここでは、図２（Ｂ）に類似した半導体基板を適用する例を示すが、本発明はこれに限定して解釈されるものではない。
ベース基板である基板８００上には、絶縁層８０２を介して非単結晶半導体層８１０が、接合層８０４及び絶縁層８０６を介して単結晶半導体層８１１が設けられている。基板８００としては、絶縁表面を有する基板または絶縁基板を用いる。例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイヤ基板等を用いることができる。ここでは、ガラス基板を用いるものとする。
なお、ガラス基板からアルカリ金属若しくはアルカリ土類金属などの可動イオンの拡散を防ぐため、下地絶縁層として機能する絶縁層を別に設けても良い。具体的には、窒化シリコン層又は窒化酸化シリコン層等の窒素を含有する絶縁層を設けることが好ましい。
次に、非単結晶半導体層８１０を選択的にエッチングして、表示部８２０に非単結晶半導体層８２１を形成し、単結晶半導体層８１１を選択的にエッチングして、第１の駆動回路部８３０に第１の単結晶半導体層８３１及び第２の単結晶半導体層８４１を形成する。そして、非単結晶半導体層８２１、第１の単結晶半導体層８３１及び第２の単結晶半導体層８４１上に、ゲート絶縁層８１２を介してゲート電極８１４を形成する（図９（Ｂ）参照）。
なお、完成するトランジスタの閾値電圧を制御するため、非単結晶半導体層８２１、第１の単結晶半導体層８３１及び第２の単結晶半導体層８４１に低濃度の一導電型を付与する不純物元素を添加してもよい。この場合、トランジスタのチャネル形成領域にも不純物元素が添加されることになる。なお、ここで添加する不純物元素は、ソース領域又はドレイン領域として機能する高濃度不純物領域及びＬＤＤ領域として機能する低濃度不純物領域よりも低い濃度で添加する。
ゲート電極８１４は、基板全面に導電層を形成した後、該導電層を選択的にエッチングして所望の形状に加工して形成する。ここでは、ゲート電極８１４として導電層による積層構造を形成した後、選択的にエッチングして、分離した導電層が非単結晶半導体層８２１、第１の単結晶半導体層８３１及び第２の単結晶半導体層８４１をそれぞれ横断するように加工している。
ゲート電極８１４を形成する導電層は、ＣＶＤ法やスパッタリング法により、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はニオブ（Ｎｂ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて基板全面に導電層を形成した後、当該導電層を選択的にエッチングして形成することができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコンに代表される半導体材料を用いて形成することもできる。
なお、ここではゲート電極８１４を２層の導電層の積層構造で形成する例を示すが、ゲート電極は単層構造でも３層以上の積層構造でもよい。また、導電層の側面をテーパ形状としてもよい。ゲート電極を導電層の積層構造とする場合、下層の導電層の幅を大きくしてもよいし、各層の側面を異なる角度のテーパ形状としてもよい。
ゲート絶縁層８１２は、ＣＶＤ法、スパッタリング法、ＡＬＤ法等を用いて、酸化シリコン、酸化窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタルなどの材料を用いて形成することができる。また、非単結晶半導体層８２１、第１の単結晶半導体層８３１及び第２の単結晶半導体層８４１をプラズマ処理により固相酸化又は固相窒化して形成することもできる。その他、ＣＶＤ法等により絶縁層を形成した後、当該絶縁層をプラズマ処理により固相酸化又は固相窒化して形成してもよい。
なお、図９（Ｂ）では、ゲート絶縁層８１２とゲート電極８１４の側端部が揃うように加工される例を示すが、特に限定されず、ゲート電極８１４のエッチングにおいてゲート絶縁層８１２を残すように加工してもよい。
また、ゲート絶縁層８１２に高誘電率物質（ｈｉｇｈ−ｋ材料とも呼ばれる）を用いる場合には、ゲート電極８１４を多結晶シリコン、シリサイド、金属若しくは金属窒化物で形成する。好ましくは金属若しくは金属窒化物で形成することが望ましい。例えば、ゲート電極８１４のうちゲート絶縁層８１２と接する導電層を金属窒化物材料で形成し、その上の導電層を金属材料で形成する。この組み合わせを用いることによって、ゲート絶縁層を薄膜化した場合でもゲート電極に空乏層が広がることを防ぐことができ、微細化した場合にもトランジスタの駆動能力を損なわずに済む。
次に、ゲート電極８１４上に絶縁層８１６を形成する。そして、ゲート電極８１４をマスクとして一導電型を付与する不純物元素を添加する（図９（Ｃ）参照）。ここでは、第１の駆動回路部８３０に形成された第１の単結晶半導体層８３１及び第２の単結晶半導体層８４１に相異なる導電型を付与する不純物元素を添加する例を示す。また、表示部８２０に形成された非単結晶半導体層８２１には第１の単結晶半導体層８３１と同じ導電型を付与する不純物元素を添加する例を示す。
表示部８２０に形成された非単結晶半導体層８２１には、ゲート電極８１４をマスクとして自己整合的に一対の不純物領域８２３と、当該一対の不純物領域８２３の間に位置するチャネル形成領域８２５が形成される。
第１の駆動回路部８３０に形成された第１の単結晶半導体層８３１には、ゲート電極８１４をマスクとして自己整合的に一対の不純物領域８３３と、当該一対の不純物領域８３３の間に位置するチャネル形成領域８３５が形成される。第２の単結晶半導体層８４１には、ゲート電極８１４をマスクとして自己整合的に一対の不純物領域８４３と、当該一対の不純物領域８４３の間に位置するチャネル形成領域８４５が形成される。不純物領域８３３及び不純物領域８４３は、相異なる導電型の不純物元素が添加されている。
一導電型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等のｐ型を付与する元素、リン（Ｐ）、ヒ素（Ａｓ）等のｎ型を付与する元素を用いることができる。本実施の形態では、表示部８２０に形成された非単結晶半導体層８２１、第１の駆動回路部８３０に形成された第１の単結晶半導体層８３１にｎ型を付与する元素、例えばリンを添加する。また、第２の単結晶半導体層８４１にｐ型を付与する元素、例えばボロンを添加する。なお、非単結晶半導体層８２１、第１の単結晶半導体層８３１に不純物元素を添加する際は、レジストマスク等を用いて第２の単結晶半導体層８４１を選択的に覆えばよい。同様に、第２の単結晶半導体層８４１に不純物元素を添加する際は、レジストマスク等を用いて非単結晶半導体層８２１、第１の単結晶半導体層８３１を選択的に覆えばよい。
絶縁層８１６は、ＣＶＤ法、スパッタリング法、ＡＬＤ法等を用いて、酸化シリコン或いは酸化窒化シリコン、又は窒化シリコン或いは窒化酸化シリコンなどの材料を用いて形成することができる。一導電型を付与する不純物元素を添加する際に、絶縁層８１６を通過させて添加する構成とすることで、非単結晶半導体層及び単結晶半導体層に与えるダメージを低減することができる。
次に、ゲート電極８１４の側面にサイドウォール絶縁層８１８を形成する。そして、ゲート電極８１４及びサイドウォール絶縁層８１８をマスクとして一導電型を付与する不純物元素を添加する（図９（Ｄ）参照）。なお、非単結晶半導体層８２１、第１の単結晶半導体層８３１及び第２の単結晶半導体層８４１には、それぞれ先の工程（不純物領域８２３、不純物領域８３３及び不純物領域８４３を形成する工程）で添加した不純物元素と同じ導電型の不純物元素を添加する。また、先の工程で添加した不純物元素よりも高い濃度で添加する。
非単結晶半導体層８２１には、ゲート電極８１４及びサイドウォール絶縁層８１８をマスクとして自己整合的に一対の高濃度不純物領域８２６と、一対の低濃度不純物領域８２４が形成される。ここで形成される高濃度不純物領域８２６はソース領域又はドレイン領域として機能し、低濃度不純物領域８２４はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。
第１の単結晶半導体層８３１には、ゲート電極８１４及びサイドウォール絶縁層８１８をマスクとして自己整合的に一対の高濃度不純物領域８３６と、一対の低濃度不純物領域８３４が形成される。ここで形成される高濃度不純物領域８３６はソース領域又はドレイン領域として機能し、低濃度不純物領域８３４はＬＤＤ領域として機能する。第２の単結晶半導体層８４１には、ゲート電極８１４及びサイドウォール絶縁層８１８をマスクとして自己整合的に一対の高濃度不純物領域８４６と、一対の低濃度不純物領域８４４が形成される。
なお、非単結晶半導体層８２１、第１の単結晶半導体層８３１に不純物元素を添加する際は、レジストマスク等を用いて第２の単結晶半導体層８４１を選択的に覆えばよい。同様に、第２の単結晶半導体層８４１に不純物元素を添加する際は、レジストマスク等を用いて非単結晶半導体層８２１、第１の単結晶半導体層８３１を選択的に覆えばよい。
サイドウォール絶縁層８１８は、絶縁層８１６を介してゲート電極８１４の側面に設けられる。例えば、ゲート電極８１４を埋め込むように形成した絶縁層を、垂直方向を主体とした異方性エッチングを行うことによって、ゲート電極８１４の側面に自己整合的に形成することができる。サイドウォール絶縁層８１８は、窒化シリコン或いは窒化酸化シリコン、又は酸化シリコン或いは酸化窒化シリコンなどの材料を用いて形成することができる。なお、絶縁層８１６を酸化シリコン又は酸化窒化シリコンを用いて形成する場合、サイドウォール絶縁層８１８を窒化シリコン又は窒化酸化シリコンを用いて形成することで、絶縁層８１６をエッチングストッパーとして機能させることができる。また、絶縁層８１６を窒化シリコン又は窒化酸化シリコンを用いて形成する場合は、サイドウォール絶縁層８１８を酸化シリコン又は酸化窒化シリコンを用いて形成すればよい。このように、エッチングストッパーとして機能しうる絶縁層を設けることで、サイドウォール絶縁層を形成する際のオーバーエッチングにより非単結晶半導体層及び単結晶半導体層がエッチングされてしまうのを防ぐことができる。
次に、絶縁層８１６の露出部をエッチングする（図１０（Ａ）参照）。絶縁層８１６は、サイドウォール絶縁層８１８及びゲート電極８１４の間、サイドウォール絶縁層８１８及び非単結晶半導体層８２１の間、サイドウォール絶縁層８１８及び第１の単結晶半導体層８３１の間、並びにサイドウォール絶縁層８１８及び第２の単結晶半導体層８４１の間に残る。
なお、ソース領域又はドレイン領域として機能する高濃度不純物領域を低抵抗化するため、シリサイド層を形成してもよい。シリサイド層としては、コバルトシリサイド若しくはニッケルシリサイドを適用すれば良い。非単結晶半導体層及び単結晶半導体層の膜厚が薄い場合には、高濃度不純物領域が形成された非単結晶半導体層及び単結晶半導体層の底部までシリサイド反応を進めてフルシリサイド化しても良い。
次に、基板８００全面に絶縁層８０８を形成した後、該絶縁層８０８を選択的にエッチングして、表示部８２０の非単結晶半導体層８２１に形成された高濃度不純物領域８２６に達する開口を形成する。また、第１の駆動回路部８３０の第１の単結晶半導体層８３１及び第２の単結晶半導体層８４１に形成された高濃度不純物領域８３６及び高濃度不純物領域８４６にそれぞれ達する開口を形成する。そして、該開口を埋め込むように導電層８１９を形成する。また、端子領域８７０に端子電極８７４を形成する（図１０（Ｂ）参照）。
絶縁層８０８は、ＣＶＤ法やスパッタリング法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、塗布法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素若しくは窒素を含む無機絶縁材料や、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む絶縁材料、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機絶縁材料またはシロキサン樹脂等のシロキサン材料を用いて形成する。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、絶縁層８０８は、ＣＶＤ法やスパッタリング法、ＡＬＤ法を用いて絶縁層を形成した後、当該絶縁層に酸素雰囲気下又は窒素雰囲気下でプラズマ処理を行ってもよい。ここでは絶縁層８０８は単層構造の例を示すが、２層以上の積層構造としてもよい。また、無機絶縁層や、有機絶縁層を組み合わせて形成してもよい。例えば、基板８００全面にパッシベーション層として機能する窒化シリコン膜や窒化酸化シリコン膜を形成し、その上層に平坦化層として機能するリンシリケートガラス（ＰＳＧ）やボロンリンシリケートガラス（ＢＰＳＧ）を材料に用いた絶縁層を形成することができる。
導電層８１９は、ソース電極又はドレイン電極として機能する。導電層８１９は、絶縁層８０８に形成された開口を介して、非単結晶半導体層８２１、第１の単結晶半導体層８３１又は第２の単結晶半導体層８４１と電気的に接続される。
導電層８１９は、ＣＶＤ法やスパッタリング法を用いて、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）等の金属元素、炭素（Ｃ）やシリコン（Ｓｉ）等の元素、又はこれらを含む合金材料若しくは化合物材料を用いて単層構造又は積層構造で導電層を形成し、当該導電層を選択的にエッチングすることで形成できる。アルミニウムを含む合金材料としては、例えば、アルミニウムを主成分としてニッケルを含む材料、又は、アルミニウムを主成分として、ニッケルと、炭素又はシリコンの一方又は両方を含む合金材料が挙げられる。また、タングステンを含む化合物材料としては、例えばタングステンシリサイドが挙げられる。導電層８１９は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン層とバリア層の積層構造を採用することができる。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、ソース電極又はドレイン電極として機能する導電層を形成する材料として最適である。また、ソース電極又はドレイン電極として機能する導電層を、上層と下層にバリア層を設けた積層構造とすると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができるため好ましい。
端子領域８７０に形成される端子電極８７４は、後に形成されるＦＰＣ等の外部入力端子と第１の駆動回路部８３０及び第２の駆動回路部８５０とを電気的に接続させるための電極として機能する。ここでは、導電層８１９と同一の材料を用いて端子電極８７４を形成する例を示している。
以上で、表示部８２０に非単結晶半導体層８２１を有するトランジスタが形成された画素回路部８２２が形成される。また、第１の駆動回路部８３０に第１の単結晶半導体層８３１を有するトランジスタ及び第２の単結晶半導体層８４１を有するトランジスタが形成された周辺回路部８３２が形成される。
なお、本実施の形態では、非単結晶半導体層と単結晶半導体層に同時にドーピング等を適用する工程について説明したが、本発明はこれに限定されるものではない。非単結晶半導体層に最適な工程、単結晶半導体層に最適な工程を用いて液晶表示装置を作製しても良い。なお、非単結晶半導体層と単結晶半導体層に、同時にエッチングやドーピング等を適用する場合には、作製工程が非常に簡略化できるため、低コスト化、歩留まりの向上等の有利な効果が得られる。
次に、表示部８２０及び第１の駆動回路部８３０上に絶縁層８０９を形成する。そして、表示部８２０上に形成された絶縁層８０９を選択的にエッチングして、画素回路部８２２に形成されたトランジスタの導電層８１９に達する開口を形成する。その後、該開口を埋め込むように画素電極８６０を形成する（図１０（Ｃ）参照）。
絶縁層８０９は、表示部８２０及び第１の駆動回路部８３０の凹凸を平滑化して、平坦な表面を形成できる平坦化層であることが好ましい。例えば、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機絶縁材料又はシロキサン樹脂等のシロキサン材料を用いて形成することができる。ここでは、絶縁層８０９を単層構造とする例を示すが、２層以上の積層構造としてもよい。積層構造にする場合、例えば、有機樹脂などを上層にし、酸化シリコン、窒化シリコンまたは酸化窒化シリコン等の無機絶縁層を下層にした積層構造、又は無機絶縁層で有機絶縁層を挟持する構造とすることができる。絶縁層８０９は、各種印刷法（スクリーン印刷、平版印刷、凸版印刷、グラビア印刷等）、液滴吐出法、ディスペンサ法等を用いて選択的に形成することができる。また、スピンコート法等を用いて絶縁層を全面に形成した後、所望の領域（ここでは表示部８２０及び第１の駆動回路部８３０）以外を選択的にエッチングして絶縁層８０９を形成することもできる。
画素電極８６０は、本実施の形態では可視光を透過する材料を用いて形成することが好ましい。可視光を透過する導電性材料としては、インジウム錫酸化物（ＩＴＯ）、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、又はガリウムを添加した酸化亜鉛（ＧＺＯ）等が挙げられる。一方、画素電極８６０の膜厚を十分に小さくできる場合には、上記の材料に限らない。通常の厚さでは、光を透過しない材料であっても、十分に薄く形成した場合には光を透過するためである。このような場合には、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銀（Ａｇ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いることも可能である。なお、反射型又は半透過型の液晶表示装置を作製する場合には上記の金属元素等を用いると良い。
次に、スペーサ８８６を形成した後、画素電極８６０及びスペーサ８８６を覆うように配向膜８８２を形成する。そして、表示部８２０及び第１の駆動回路部８３０、第２の駆動回路部８５０を囲うようにシール材８８０を形成する（図１１（Ａ）参照）。
スペーサ８８６は、エポキシ、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の有機絶縁材料、又は酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁材料を用いて、単層構造又は積層構造で形成することができる。本実施の形態ではスペーサ８８６として柱状のスペーサを形成するため、基板全面に絶縁層を形成した後、エッチング加工して所望の形状のスペーサを得る。なお、スペーサ８８６の形状は特に限定されず、球状のスペーサを散布してもよい。スペーサ８８６により、セルギャップを保持することができる。
配向膜８８２は、液晶を一定方向に配列させることが可能な層である。材料は、利用する液晶の動作モードに応じて適宜選択すればよい。例えばポリイミド、ポリアミド等の材料を用いて形成し、配向処理を行うことで配向膜８８２を作製することが出来る。配向処理としては、ラビングや、紫外線の照射等を行えばよい。配向膜８８２の形成方法は特に限定されないが、各種印刷法や液滴吐出法を用いると、絶縁層８０９上に選択的に形成することができる。
シール材８８０は、表示領域を少なくとも囲うように形成する。本実施の形態では、表示部８２０、第１の駆動回路部８３０及び第２の駆動回路部８５０の周辺を囲うようにシールパターンを形成する。シール材８８０としては、熱硬化樹脂や光硬化樹脂を用いることができる。なお、シール材にフィラーを含ませることでセルギャップを保持させることもできる。シール材８８０は、後に対向電極、カラーフィルター等設けられた基板と封止する際に、光照射、加熱処理等を行って硬化を行う。
シール材８８０に囲まれた領域に液晶層８８４を形成する。また、カラーフィルター８８９、対向電極８８８、配向膜８８７が順次積層された第２の基板８９０と第１の基板８００を貼り合わせる（図１１（Ｂ）参照）。
液晶層８８４は、所望の液晶材料を用いて形成する。また、液晶層８８４は、シール材８８０で形成されたシールパターン内に液晶材料を滴下して形成することができる。液晶材料の滴下は、ディスペンサ法や液滴吐出法を用いて行えばよい。なお、液晶材料は予め減圧下で脱気しておくか、滴下後に減圧下で脱気することが好ましい。また、液晶材料の滴下の際に不純物等が混入しないように、不活性雰囲気下で行うことが好ましい。また、液晶材料を滴下して液晶層８８４を形成した後、第１の基板８００及び第２の基板８９０を貼り合わせるまでは、液晶層８８４に気泡等が入らないように減圧下で行うことが好ましい。
また、液晶層８８４は、第１の基板８００と第２の基板８９０を貼り合わせた後、シール材８８０の枠状パターン内に、毛細管現象を利用して液晶材料を注入して形成することもできる。この場合、あらかじめシール材等に液晶の注入口となる部分を形成しておく。なお、液晶材料は、減圧下で注入を行うことが好ましい。
第１の基板８００と第２の基板８９０は、対向させて密着させた後、シール材８８０を硬化させて貼り合わせることができる。このとき、第２の基板８９０に設けられた配向膜８８７と、第１の基板８００に設けられた配向膜８８２とで、液晶層８８４が挟持される構造となるように貼り合わせる。なお、第１の基板８００と第２の基板８９０との貼り合わせ及び液晶層８８４の形成を行った後、加熱処理を行って液晶層８８４の配向乱れを修正することも可能である。
第２の基板８９０としては、透光性を有する基板を用いる。例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス等の各種ガラス基板、石英基板、セラミック基板、サファイヤ基板等を用いることができる。
第２の基板８９０上には、貼り合わせる前に、カラーフィルター８８９、対向電極８８８、配向膜８８７を順に形成しておく。なお、第２の基板８９０には、カラーフィルター８８９の他にブラックマトリクスを設けてもよい。また、カラーフィルター８８９は第２の基板８９０の外側に設けてもよい。また、モノカラー表示とする場合は、カラーフィルター８８９を設けなくともよい。また、シール材を第２の基板８９０側に設けてもよい。なお、シール材を第２の基板８９０側に設ける場合は、液晶材料は第２の基板８９０に設けられたシール材のパターン内に滴下する。
対向電極８８８は、インジウム錫酸化物（ＩＴＯ）、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、又はガリウムを添加した酸化亜鉛（ＧＺＯ）等の可視光を透過する性質を有する導電材料を用いて形成することができる。配向膜８８７は、上記配向膜８８２と同様に形成することができる。
以上により、第１の基板８００と第２の基板８９０との間に、液晶層８８４を含む表示部８２０、第１の駆動回路部８３０及び第２の駆動回路部８５０が封止された構造が得られる。なお、表示部８２０及び第１の駆動回路部８３０、第２の駆動回路部８５０に形成される回路部には、トランジスタの他、抵抗やコンデンサなどを同時に作製してもよい。また、トランジスタの構造は特に限定されない。例えば、１つの非単結晶半導体層又は単結晶半導体層に対して複数のゲートを設けたマルチゲート構造とすることもできる。
次に、第１の基板８００及び第２の基板８９０に偏光板８９１及び偏光板８９２を設け、端子電極８７４に異方性導電層８７６を介して外部入力端子８７８を接続する（図１１（Ｃ）参照）。
外部入力端子８７８は外部からの信号（例えばビデオ信号、クロック信号、スタート信号、リセット信号等）や電位を伝達する役目を担う。ここでは、外部入力端子８７８としてＦＰＣを接続する。なお、端子電極８７４は、第１の駆動回路部８３０及び第２の駆動回路部８５０と電気的に接続されているものとする。
以上により液晶表示装置を得ることができる。本実施の形態に示すように、単結晶半導体層を用いて駆動回路部を形成し、非単結晶半導体層を用いて表示部（画素部）を形成することにより、作製コストを低減しつつ、必要かつ十分な特性を有する駆動回路を作製することができる。これにより、完全なモノリシック型の半導体装置を作製することができるため、作製コストを低減することができる。また、外部にＩＣを接続することに起因して生じる厚みを低減することができる。また、額縁部分の面積を低減した半導体装置を作製することができる。さらに、ガラス基板等の耐熱性が低い基板を用いて高性能な半導体装置を作製することができる。
なお、本実施の形態は、実施の形態１と適宜組み合わせて用いることができる。
（実施の形態３）
実施の形態２では、液晶表示装置を用いる表示装置を作製する例を示したが、本実施の形態においてはその他の表示装置について図１２を用いて説明する。
図１２（Ａ）は、発光素子を用いる表示装置（発光装置、ＥＬ表示装置ともいわれる）の一例である。図１２（Ｂ）は、電気泳動素子を用いる表示装置（電子ペーパ、電気泳動表示装置ともいわれる）の一例である。なお、表示素子以外の構成は実施の形態２にて示したものと同様であるため、詳細な説明は省略する。
図１２（Ａ）は、液晶素子の代わりに発光素子１２１０を用いた表示装置を示している。ここでは、画素電極（陰極）１２１２と対向電極（陽極）１２１６との間に有機化合物層１２１４が設けられている例を示す。有機化合物層１２１４は、少なくとも発光層を有し、その他、電子注入層、電子輸送層、正孔輸送層、正孔注入層等を有していてもよい。また、画素電極１２１２の端部は隔壁層１２１８に覆われている。隔壁層１２１８は絶縁材料を用いて基板全面に成膜した後に画素電極１２１２の一部が露出するように加工するか、液滴吐出法等用いて選択的に形成すればよい。画素電極１２１２及び隔壁層１２１８上に、有機化合物層１２１４、対向電極１２１６が順に積層される。発光素子１２１０と第２の基板８９０の間の空間１２２０は、不活性気体等を充填してもよいし、樹脂等を形成してもよい。
なお、本実施の形態においては、有機材料を用いて発光素子を形成したが、本発明はこれに限定して解釈されない。無機材料を用いて発光素子を形成しても良いし、有機材料と無機材料とを組み合わせて発光素子を形成しても良い。
図１２（Ｂ）は、液晶素子の代わりに電気泳動素子を用いた表示装置を示している。ここでは、画素電極１２３２と対向電極（共通電極）１２３４との間に電気泳動層１２４０が設けられている例を示す。電気泳動層１２４０は、バインダ１２３６によって固定された複数のマイクロカプセル１２３０を有している。マイクロカプセル１２３０は直径１０μｍ乃至２００μｍ程度であり、透明な液体と、正に帯電した白い微粒子と、負に帯電した黒い微粒子とを封入した構成となっている。当該マイクロカプセル１２３０は、画素電極１２３２と対向電極１２３４によって電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動素子である。電気泳動素子は、液晶素子に比べて反射率が高いため、補助ライト（例えばフロントライト）が無くとも、薄暗い場所で表示部を認識することが可能である。また、消費電力も小さい。さらに、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能である。
本実施の形態は、実施の形態１及び２と適宜組み合わせて用いることができる。
（実施の形態４）
本発明の表示装置を用いた電子機器について、図１３を参照して説明する。
本発明の表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
図１３（Ａ）はテレビ受像器又はパーソナルコンピュータのモニターである。筺体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。表示部２００３には、本発明の表示装置が用いられている。本発明により、低コスト且つ高性能なテレビ受像器又はパーソナルコンピュータのモニターを提供することができる。
図１３（Ｂ）はデジタルカメラである。本体２１０１の正面部分には受像部２１０３が設けられており、本体２１０１の上面部分にはシャッターボタン２１０６が設けられている。また、本体２１０１の背面部分には、表示部２１０２、操作キー２１０４、及び外部接続ポート２１０５が設けられている。表示部２１０２には、本発明の表示装置が用いられている。本発明により、低コスト且つ高性能なデジタルカメラを提供することができる。
図１３（Ｃ）はノート型パーソナルコンピュータである。本体２２０１には、キーボード２２０４、外部接続ポート２２０５、ポインティングデバイス２２０６が設けられている。また、本体２２０１には、表示部２２０３を有する筐体２２０２が取り付けられている。表示部２２０３には、本発明の表示装置が用いられている。本発明により、低コスト且つ高性能なノート型パーソナルコンピュータを提供することができる。
図１３（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。表示部２３０２には、本発明の表示装置が用いられている。本発明により、低コスト且つ高性能なモバイルコンピュータを提供することができる。
図１３（Ｅ）は画像再生装置である。本体２４０１には、表示部Ｂ２４０４、記録媒体読み込み部２４０５及び操作キー２４０６が設けられている。また、本体２４０１には、スピーカー部２４０７及び表示部Ａ２４０３それぞれを有する筐体２４０２が取り付けられている。表示部Ａ２４０３及び表示部Ｂ２４０４それぞれには、本発明の表示装置が用いられている。本発明の表示装置を有することにより、低コスト且つ高性能な画像再生装置を提供することができる。
図１３（Ｆ）は電子書籍である。本体２５０１には操作キー２５０３が設けられている。また、本体２５０１には複数の表示部２５０２が取り付けられている。表示部２５０２には、本発明の表示装置が用いられている。本発明の表示装置を有することにより、低コスト且つ高性能な電子書籍を提供することができる。
図１３（Ｇ）はビデオカメラであり、本体２６０１には外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、及び接眼部２６１０が設けられている、また、本体２６０１には、表示部２６０２を有する筐体２６０３が取り付けられている。表示部２６０２には、本発明の表示装置が用いられている。本発明により、低コスト且つ高性能なビデオカメラを提供することができる。
図１３（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。表示部２７０３には、本発明の表示装置が用いられている。本発明により、低コスト且つ高性能な携帯電話を提供することができる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、実施の形態１乃至３と適宜組み合わせて用いることができる。
本発明の半導体基板の斜視図。 本発明の半導体基板の断面図。 本発明の半導体基板の断面図。 本発明の半導体基板の作製工程を示す図。 本発明の半導体基板の作製工程を示す図。 本発明の半導体基板の作成工程を示す図。 本発明の半導体基板の作成工程を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の表示装置を示す図。 本発明の電子機器を示す図。 従来の表示装置の構成例を示す図。
符号の説明
１００ 半導体基板
１１０ ベース基板
１２０ 絶縁層
１２２ 接合層
１２４ 窒素含有絶縁層
１２６ 酸化シリコン層
１３０ 単結晶半導体層
１４０ 絶縁層
１５０ 非単結晶半導体層
１６０ 絶縁層
１６２ バリア層
１６４ 接合層
４００ ベース基板
４０２ 絶縁層
４０４ 半導体層
４０８ レーザー光
４１０ 結晶性半導体層
５００ 単結晶半導体基板
５０２ イオン
５０４ イオンドーピング層
５０６ 絶縁層
５０８ 接合層
５１０ 単結晶半導体基板
５１２ 単結晶半導体層
８００ 基板
８０２ 絶縁層
８０４ 接合層
８０６ 絶縁層
８０８ 絶縁層
８０９ 絶縁層
８１０ 非単結晶半導体層
８１１ 単結晶半導体層
８１２ ゲート絶縁層
８１４ ゲート電極
８１６ 絶縁層
８１８ サイドウォール絶縁層
８１９ 導電層
８２０ 表示部
８２１ 非単結晶半導体層
８２２ 画素回路部
８２３ 不純物領域
８２４ 低濃度不純物領域
８２５ チャネル形成領域
８２６ 高濃度不純物領域
８３０ 駆動回路部
８３１ 単結晶半導体層
８３２ 周辺回路部
８３３ 不純物領域
８３４ 低濃度不純物領域
８３５ チャネル形成領域
８３６ 高濃度不純物領域
８４１ 単結晶半導体層
８４３ 不純物領域
８４４ 低濃度不純物領域
８４５ チャネル形成領域
８４６ 高濃度不純物領域
８５０ 駆動回路部
８６０ 画素電極
８７０ 端子領域
８７４ 端子電極
８７６ 異方性導電層
８７８ 外部入力端子
８８０ シール材
８８２ 配向膜
８８４ 液晶層
８８６ スペーサ
８８７ 配向膜
８８８ 対向電極
８８９ カラーフィルター
８９０ 基板
８９１ 偏光板
８９２ 偏光板
１２１０ 発光素子
１２１２ 画素電極
１２１４ 有機化合物層
１２１６ 対向電極
１２１８ 隔壁層
１２２０ 空間
１２３０ マイクロカプセル
１２３２ 画素電極
１２３４ 対向電極
１２３６ バインダ
１２４０ 電気泳動層
１４００ 基板
１４０１ 画素部
１４０２ 画素
１４０３ 走査線側入力端子
１４０４ 信号線側入力端子
１４５０ ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）
１４５１ ＩＣ
１４６０ 駆動回路
２００１ 筺体
２００２ 支持台
２００３ 表示部
２００４ スピーカー部
２００５ ビデオ入力端子
２１０１ 本体
２１０２ 表示部
２１０３ 受像部
２１０４ 操作キー
２１０５ 外部接続ポート
２１０６ シャッターボタン
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２０５ 外部接続ポート
２２０６ ポインティングデバイス
２３０１ 本体
２３０２ 表示部
２３０３ スイッチ
２３０４ 操作キー
２３０５ 赤外線ポート
２４０１ 本体
２４０２ 筐体
２４０３ 表示部Ａ
２４０４ 表示部Ｂ
２４０５ 記録媒体読み込み部
２４０６ 操作キー
２４０７ スピーカー部
２５０１ 本体
２５０２ 表示部
２５０３ 操作キー
２６０１ 本体
２６０２ 表示部
２６０３ 筐体
２６０４ 外部接続ポート
２６０５ リモコン受信部
２６０６ 受像部
２６０７ バッテリー
２６０８ 音声入力部
２６０９ 操作キー
２６１０ 接眼部
２７０１ 本体
２７０２ 筐体
２７０３ 表示部
２７０４ 音声入力部
２７０５ 音声出力部
２７０６ 操作キー
２７０７ 外部接続ポート
２７０８ アンテナ

Claims (33)

  1. 単結晶半導体基板の表面から所定の深さにイオンドーピング層を形成し、前記単結晶半導体基板上に第１の絶縁層を形成し、
    絶縁性基板上の一部に第２の絶縁層を形成し、前記第２の絶縁層上に非単結晶半導体層を形成し、
    前記第１の絶縁層を介して、前記単結晶半導体基板を前記絶縁性基板の前記第２の絶縁層が形成されていない領域に接合させ、
    前記単結晶半導体基板を、前記イオンドーピング層において分離させることにより、前記絶縁性基板上に単結晶半導体層を形成することを特徴とする半導体装置の作製方法。
  2. 単結晶半導体基板の表面から所定の深さにイオンドーピング層を形成し、前記単結晶半導体基板上に第１の絶縁層を形成し、
    絶縁性基板上の一部に第２の絶縁層を形成し、前記第２の絶縁層上に非単結晶半導体層を形成し、
    前記第１の絶縁層を介して、前記単結晶半導体基板を前記絶縁性基板の前記第２の絶縁層が形成されていない領域に接合させ、
    前記単結晶半導体基板を、前記イオンドーピング層において分離させることにより、前記絶縁性基板上に単結晶半導体層を形成し、
    前記絶縁性基板上の前記単結晶半導体層を用いて高速動作が要求される回路を形成し、
    前記絶縁性基板上の前記非単結晶半導体層を用いて高速動作が要求されない回路を形成することを特徴とする半導体装置の作製方法。
  3. 請求項１又は２において、
    前記第１の絶縁層又は前記第２の絶縁層は、積層構造で形成することを特徴とする半導体装置の作製方法。
  4. 請求項３において、
    前記第１の絶縁層の前記単結晶半導体層と接する部分と、前記第２の絶縁層の前記非単結晶半導体層と接する部分とは、同じ材料を用いて形成することを特徴とする半導体装置の作製方法。
  5. 請求項３又は４において、
    前記第１の絶縁層の前記単結晶半導体層と接する部分、及び前記第２の絶縁層の前記非単結晶半導体層と接する部分として、酸化窒化シリコン層を形成し、
    前記酸化窒化シリコン層に接するように窒化酸化シリコン層を形成することを特徴とする半導体装置の作製方法。
  6. 請求項３乃至５のいずれか一において、
    前記第１の絶縁層の前記絶縁性基板と接する部分として、酸化シリコン層を形成することを特徴とする半導体装置の作製方法。
  7. 請求項１乃至６のいずれか一において、
    前記非単結晶半導体層の膜厚より前記単結晶半導体層の膜厚を小さくすることを特徴とする半導体装置の作製方法。
  8. 請求項１乃至７のいずれか一において、
    前記単結晶半導体層の膜厚と前記第１の絶縁層の膜厚との和を、前記非単結晶半導体層の膜厚と前記第２の絶縁層の膜厚との和に等しくすることを特徴とする半導体装置の作製方法。
  9. 請求項１乃至８のいずれか一において、
    前記絶縁性基板上に前記単結晶半導体層を形成した後にレーザー光を照射することで、前記単結晶半導体層及び前記非単結晶半導体層の特性を向上させることを特徴とする半導体装置の作製方法。
  10. 単結晶半導体基板の表面から所定の深さにイオンドーピング層を形成し、前記単結晶半導体基板上に第１の絶縁層を形成し、
    絶縁性基板上の一部に第２の絶縁層を形成し、前記第２の絶縁層上に非単結晶半導体層を形成し、
    前記第１の絶縁層を介して、前記単結晶半導体基板を前記絶縁性基板の前記第２の絶縁層が形成されていない領域に接合させ、
    前記単結晶半導体基板を、前記イオンドーピング層において分離させることにより、前記絶縁性基板上に単結晶半導体層を形成し、
    前記絶縁性基板上の前記単結晶半導体層を用いて駆動回路を形成し、
    前記絶縁性基板上の前記非単結晶半導体層を用いて表示部の回路を形成することを特徴とする表示装置の作製方法。
  11. 請求項１０において、
    前記第１の絶縁層又は前記第２の絶縁層は、積層構造で形成されることを特徴とする表示装置の作製方法。
  12. 請求項１１において、
    前記第１の絶縁層の前記単結晶半導体層と接する部分と、前記第２の絶縁層の前記非単結晶半導体層と接する部分とは、同じ材料を用いて形成されることを特徴とする表示装置の作製方法。
  13. 請求項１１又は１２において、
    前記第１の絶縁層の前記単結晶半導体層と接する部分、及び前記第２の絶縁層の前記非単結晶半導体層と接する部分として、酸化窒化シリコン層を形成し、
    前記酸化窒化シリコン層に接するように窒化酸化シリコン層を形成することを特徴とする表示装置の作製方法。
  14. 請求項１１乃至１３のいずれか一において、
    前記第１の絶縁層の前記絶縁性基板と接する部分として、酸化シリコン層を形成することを特徴とする表示装置の作製方法。
  15. 請求項１０乃至１４のいずれか一において、
    前記非単結晶半導体層の膜厚より前記単結晶半導体層の膜厚を小さくすることを特徴とする表示装置の作製方法。
  16. 請求項１０乃至１５のいずれか一において、
    前記単結晶半導体層の膜厚と前記第１の絶縁層の膜厚との和を、前記非単結晶半導体層の膜厚と前記第２の絶縁層の膜厚との和に等しくすることを特徴とする表示装置の作製方法。
  17. 請求項１０乃至１６のいずれか一において、
    前記絶縁性基板上に前記単結晶半導体層を形成した後にレーザー光を照射することで、前記単結晶半導体層及び前記非単結晶半導体層の特性を向上させることを特徴とする半導体装置の作製方法。
  18. 絶縁性基板上の第１の絶縁層及び第２の絶縁層と、
    前記第１の絶縁層上の単結晶半導体層と、
    前記第２の絶縁層上の非単結晶半導体層と、を有することを特徴とする半導体装置。
  19. 絶縁性基板上の第１の絶縁層及び第２の絶縁層と、
    前記第１の絶縁層上の単結晶半導体層と、
    前記第２の絶縁層上の非単結晶半導体層と、を有し、
    前記単結晶半導体層は高速動作が要求される回路を形成するために用いられ、
    前記非単結晶半導体層は、高速動作が要求されない回路を形成するために用いられたことを特徴とする半導体装置。
  20. 請求項１８又は１９において、
    前記第１の絶縁層又は前記第２の絶縁層は、積層構造を有することを特徴とする半導体装置。
  21. 請求項２０において、
    前記第１の絶縁層の前記単結晶半導体層と接する部分と、前記第２の絶縁層の前記非単結晶半導体層と接する部分とは、同じ材料で形成されたことを特徴とする半導体装置。
  22. 請求項２０又は２１において、
    前記第１の絶縁層の前記単結晶半導体層と接する部分、及び前記第２の絶縁層の前記非単結晶半導体層と接する部分は、酸化窒化シリコン層であり、
    前記酸化窒化シリコン層に接するように窒化酸化シリコン層が設けられたことを特徴とする半導体装置。
  23. 請求項２０乃至２２のいずれか一において、
    前記第１の絶縁層の前記絶縁性基板と接する部分は、酸化シリコン層であることを特徴とする半導体装置。
  24. 請求項１８乃至２３のいずれか一において、
    前記非単結晶半導体層の膜厚より前記単結晶半導体層の膜厚が小さいことを特徴とする半導体装置。
  25. 請求項１８乃至２４のいずれか一において、
    前記単結晶半導体層の膜厚と前記第１の絶縁層の膜厚との和が、前記非単結晶半導体層の膜厚と前記第２の絶縁層の膜厚との和に等しいことを特徴とする半導体装置。
  26. 絶縁性基板上の第１の絶縁層及び第２の絶縁層と、
    前記第１の絶縁層上の単結晶半導体層と、
    前記第２の絶縁層上の非単結晶半導体層と、を有し、
    前記単結晶半導体層は駆動回路を形成するために用いられ、
    前記非単結晶半導体層は、表示部の回路を形成するために用いられたことを特徴とする表示装置。
  27. 請求項２６において、
    前記第１の絶縁層又は前記第２の絶縁層は、積層構造を有することを特徴とする表示装置。
  28. 請求項２７において、
    前記第１の絶縁層の前記単結晶半導体層と接する部分と、前記第２の絶縁層の前記非単結晶半導体層と接する部分とは、同じ材料で形成されたことを特徴とする表示装置。
  29. 請求項２７又は２８において、
    前記第１の絶縁層の前記単結晶半導体層と接する部分、及び前記第２の絶縁層の前記非単結晶半導体層と接する部分は、酸化窒化シリコン層であり、
    前記酸化窒化シリコン層に接するように窒化酸化シリコン層が設けられたことを特徴とする半導体装置。
  30. 請求項２７乃至２９のいずれか一において、
    前記第１の絶縁層の前記絶縁性基板と接する部分は、酸化シリコン層であることを特徴とする半導体装置。
  31. 請求項２６乃至３０のいずれか一において、
    前記非単結晶半導体層の膜厚より前記単結晶半導体層の膜厚が小さいことを特徴とする半導体装置。
  32. 請求項２６乃至３１のいずれか一において、
    前記単結晶半導体層の膜厚と前記第１の絶縁層の膜厚との和が、前記非単結晶半導体層の膜厚と前記第２の絶縁層の膜厚との和に等しいことを特徴とする半導体装置。
  33. 請求項２６乃至３２のいずれか一に記載の表示装置を用いた電子機器。
JP2008126115A 2007-05-17 2008-05-13 半導体装置の作製方法 Expired - Fee Related JP5352122B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008126115A JP5352122B2 (ja) 2007-05-17 2008-05-13 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007131590 2007-05-17
JP2007131590 2007-05-17
JP2008126115A JP5352122B2 (ja) 2007-05-17 2008-05-13 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008311636A true JP2008311636A (ja) 2008-12-25
JP2008311636A5 JP2008311636A5 (ja) 2011-06-02
JP5352122B2 JP5352122B2 (ja) 2013-11-27

Family

ID=40238924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008126115A Expired - Fee Related JP5352122B2 (ja) 2007-05-17 2008-05-13 半導体装置の作製方法

Country Status (3)

Country Link
US (2) US7799620B2 (ja)
JP (1) JP5352122B2 (ja)
KR (1) KR101457656B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010365A (ja) * 2007-06-01 2009-01-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011029610A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011029611A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI476927B (zh) * 2007-05-18 2015-03-11 Semiconductor Energy Lab 半導體裝置的製造方法
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP5371341B2 (ja) * 2007-09-21 2013-12-18 株式会社半導体エネルギー研究所 電気泳動方式の表示装置
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8236668B2 (en) 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7799658B2 (en) * 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
US8338936B2 (en) 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
KR101084175B1 (ko) * 2009-11-23 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US8728956B2 (en) 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9611544B2 (en) * 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
KR101845480B1 (ko) * 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
TWI595112B (zh) 2012-10-23 2017-08-11 蘭姆研究公司 次飽和之原子層沉積及保形膜沉積
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
TWI611582B (zh) 2013-04-10 2018-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101642589B1 (ko) * 2013-09-30 2016-07-29 주식회사 엘지화학 유기전자소자용 기판 및 이의 제조방법
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
KR102314467B1 (ko) * 2014-10-13 2021-10-20 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치 제조 방법
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US20230333306A1 (en) 2022-04-19 2023-10-19 Sindarin, Inc. Front lighting of a display for a wearable e-reader

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321338A (ja) * 1994-05-26 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体集積回路およびその作製方法
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2001203340A (ja) * 2000-01-21 2001-07-27 Nissin Electric Co Ltd シリコン系結晶薄膜の形成方法
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
WO2007029389A1 (ja) * 2005-09-05 2007-03-15 Sharp Kabushiki Kaisha 半導体装置及びその製造方法並びに表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3499327B2 (ja) * 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI301907B (en) * 2000-04-03 2008-10-11 Semiconductor Energy Lab Semiconductor device, liquid crystal display device and manfacturing method thereof
JP2004134675A (ja) 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP4837240B2 (ja) 2002-09-25 2011-12-14 シャープ株式会社 半導体装置
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321338A (ja) * 1994-05-26 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体集積回路およびその作製方法
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2001203340A (ja) * 2000-01-21 2001-07-27 Nissin Electric Co Ltd シリコン系結晶薄膜の形成方法
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
WO2007029389A1 (ja) * 2005-09-05 2007-03-15 Sharp Kabushiki Kaisha 半導体装置及びその製造方法並びに表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010365A (ja) * 2007-06-01 2009-01-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011029610A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011029611A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
US8193587B2 (en) 2012-06-05
KR20080101656A (ko) 2008-11-21
KR101457656B1 (ko) 2014-11-04
US7799620B2 (en) 2010-09-21
US20100327290A1 (en) 2010-12-30
US20090039349A1 (en) 2009-02-12
JP5352122B2 (ja) 2013-11-27

Similar Documents

Publication Publication Date Title
JP5352122B2 (ja) 半導体装置の作製方法
US8748243B2 (en) Display device, method for manufacturing display device, and SOI substrate
US9929190B2 (en) Semiconductor device and manufacturing method thereof
KR101627724B1 (ko) 표시장치
US8664078B2 (en) Manufacturing method of semiconductor device on cavities
US7538011B2 (en) Method of manufacturing a semiconductor device
JP5094529B2 (ja) 液晶表示装置の駆動方法、液晶表示装置及び電子機器
US20090197392A1 (en) Manufacturing method of soi substrate
KR20080101680A (ko) 액정 표시장치, 전자 기기, 및 그의 구동방법
US7750345B2 (en) Semiconductor device
US6808968B2 (en) Method of manufacturing a semiconductor device
TW201041048A (en) Semiconductor device and manufacturing method thereof
JP5393848B2 (ja) 発光装置および発光装置の作製方法
JP2007242723A (ja) 電気光学装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

R150 Certificate of patent or registration of utility model

Ref document number: 5352122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees