JP2008294258A - 電子チップ搭載用ベースとその製造方法、および電子装置 - Google Patents

電子チップ搭載用ベースとその製造方法、および電子装置 Download PDF

Info

Publication number
JP2008294258A
JP2008294258A JP2007138691A JP2007138691A JP2008294258A JP 2008294258 A JP2008294258 A JP 2008294258A JP 2007138691 A JP2007138691 A JP 2007138691A JP 2007138691 A JP2007138691 A JP 2007138691A JP 2008294258 A JP2008294258 A JP 2008294258A
Authority
JP
Japan
Prior art keywords
stem
hole
electronic chip
mounting base
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007138691A
Other languages
English (en)
Other versions
JP5154836B2 (ja
Inventor
Hiroshi Nakai
博 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007138691A priority Critical patent/JP5154836B2/ja
Publication of JP2008294258A publication Critical patent/JP2008294258A/ja
Application granted granted Critical
Publication of JP5154836B2 publication Critical patent/JP5154836B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】リードの挿通箇所において、高い接合強度と高い気密性とを確保可能な電子チップ搭載用ベースとその製造方法、および電子装置を提供する。
【解決手段】搭載ベース30は、ステム31とリード32a、32b、および充填層33a、33bを少なくとも有する。ステム31は、板状をしており、その一方の主面に電子チップの搭載領域を有するとともに、当該載置領域の近傍に透孔が設けられてなる。リード32a、32bは、上記ステム31の透孔を挿通する。充填層33a、33bは、リード32a、32bが挿通された状態の透孔に充填配置されてなる。搭載ベース30では、ステム31における透孔の断面積が、ステム31の厚み方向中央部の1ヶ所で最も小さく、当該箇所からステム31の両主面に向けて漸次大きくなる形状となっている。
【選択図】図2

Description

本発明は、電子チップ搭載用ベースとその製造方法、および電子装置に関し、特に、ベースにおけるリードの挿通孔の構造に関する。
発光ダイオードなどの電子チップは、ステムやリードなどから構成される電子チップ搭載用ベースに搭載された状態で用いられる(例えば、特許文献1を参照)。
図7に示すように、電子チップ搭載用ベースには、その構成要素として、銅(Cu)合金などからなるステム931とリード932などを有する。リード932は、ステム931に開設された透孔9311に挿通されており、間にガラスなどからなる充填層933が介挿された状態で固定されている。そして、特許文献1で提案の電子チップ搭載用ベースでは、透孔9311の内壁に複数の凹凸を設けることにより、充填層933とステム931との接合面積を大きくし、これによって互いの間の接合強度の向上が図られている。
特開昭56−112773号公報
しかしながら、上記特許文献1で提案のベースでは、透孔9311内において、充填層933とステム931との間、特に図7に示す矢印Dで示す部分に気泡が残ることが考えられる。即ち、充填層933は、透孔9311を囲む内壁とリード932の外周との間に筒状のガラスを介挿し、これに熱を付加して溶融させて充填層933とするのであるが、透孔9311を囲む内壁に複数の凹凸を形成しているがために気泡が残るという問題を生じる。
このようにステム931と充填層933との間に気泡が残った場合には、強度の低下や気密性の低下といった問題を生じる。
本発明は、このような問題を解決しようとなされたものであって、リードの挿通箇所において、高い接合強度と高い気密性とを確保可能な電子チップ搭載用ベースとその製造方法、および電子装置を提供することを目的とする。
上記目的を達成するために、本発明は、次の構成を採用する。
本発明に係る電子チップ搭載用ベースは、(1)〜(3)の要素を少なくとも有する。
(1)ステム;一方の主面に電子チップの搭載領域を有するとともに、当該載置領域の近傍に透孔が設けられてなる。
(2)リード;上記ステムの透孔を挿通する。
(3)充填層;リードが挿通された状態の透孔に充填配置されてなる。
本発明に係る電子チップ搭載用ベースでは、上記構成において、ステムにおける透孔は、その断面積が、ステムの厚み方向中央部の1ヶ所で最も小さく、当該箇所からステムの両主面に向けて漸次大きくなる形状となっていることを特徴とする。
また、本発明に係る電子装置は、上記本発明に係る電子チップ搭載用ベースを備え、これに電子チップが搭載されてなる構成を有することを特徴とする。
また、本発明に係る電子チップ搭載用ベースの製造方法は(S1)〜(S4)の各ステップを実行する。
(S1)一方の主面に電子チップの搭載領域を有するとともに、当該搭載領域の近傍に透孔が設けられてなるステムを準備するステップ。
(S2)ステムに設けられた透孔に対しリードを挿通するステップ。
(S3)ステムの透孔の内壁とリードの外面との間に、絶縁材料を介挿させるステップ。
(S4)上記介挿させた絶縁材料に対して、溶融熱を付加するステップ。
本発明に係る製造方法では、上記(S1)のステップで準備するステムにおいて、その透孔の断面積が、ステムの厚み方向中央部の1ヶ所で最も小さく、当該箇所からステムの両主面に向けて漸次大きくなる形状に設けられていることを特徴とする。
上記のように、本発明に係る電子チップ搭載用ベースでは、ステムに設けられた透孔が、均一な断面形状の孔ではなく、その内壁に凹凸を有するので、ステムの透孔が均一断面である場合に比べて、アンカー効果を得ることができ、高い接合強度を得ることができる。
また、本発明に係る電子チップ搭載用ベースでは、透孔における断面積が最も小さい箇所を、ステムの厚み方向で1ヶ所としており、且つ、当該箇所からは両主面に向けた方向に漸次大きくなる形状としているので、上記特許文献1で提案のベースに比べて透孔内への気泡の残留が抑制される。即ち、本発明に係る電子チップ搭載用ベースでは、充填層の形成工程で透孔中に気泡が残り難い形状を採用するものである。
以上より、本発明に係る電子チップ搭載用ベースでは、リードの挿通箇所において、高い接合強度と高い気密性とを確保できる。なお、本発明に係る電子装置は、上記本発明に係る電子チップ搭載用ベースを備えるので、上記同様の効果を奏することができる。
また、本発明に係る電子チップ搭載用ベースの製造方法では、上記(S1)〜(S4)の各ステップの実行において、ステムにおける透孔の形状を上記本発明に係る電子チップ搭載用ベースと同一構成としているので、製造後の電子チップ搭載用ベースにおいて、リードの挿通箇所において、高い接合強度と高い気密性とを確保できる。
以下では、本発明を実施するための最良の形態について、一例を用い説明する。なお、以下の説明で採用する実施の形態は、本発明の構成および作用・効果を分かりやすく説明するために用いる一例であって、その本質的な技術的特徴以外、何ら本発明を限定するものではない。
(実施の形態)
1.電子装置1の構成
本実施の形態に係る電子装置1の構成について、図1を用い説明する。
図1に示すように、本実施の形態に係る電子装置1は、電子チップ10がサブマウント基板20を介して搭載ベース30の一方の主面上に搭載されている。
搭載ベース30は、板状のステム31と、当該ステム31に設けられた透孔を挿通する2本のリード32a、32bとを主要な要素として構成されている。電子チップ10の端子は、ボンディングワイヤ40a、40bを介して、搭載ベース30におけるリード32a、32bのそれぞれに接合されている。
2.搭載ベース30の構成
電子装置1の構成の内、最も特徴を有する搭載ベース30の構成について、図2および図3を用い説明する。
図2に示すように、本実施の形態に係る搭載ベース30は、2本のリード32a、32bが、ステム31に設けられた透孔に挿通され、その間に充填層33a、33bが形成された構成を有する。この内、ステム31は、銅(Cu)もしくはCu合金、または、CuもしくはCu合金を含むクラッド材から構成されている。
リード32a、32bは、KovarあるいはFeNiからなり、充填層33a、33bは、ソーダガラスまたは硼珪酸ガラスからなる。
図3に示すように、ステム31における透孔311は、ステム31の厚み方向(Z軸方向)において、一様な断面積を有し設けられているのではなく、Z軸方向における中央部分で最も断面積が小さい部分を有し(当該部分を「A1部分」と記載する。)、当該部分A1からZ軸方向両側に向けて(ステム31の両主面側に向けて)断面積が漸次大きくなる形状となっている。なお、以下では、断面積が漸次大きくなる部分を、「A2部分」および「A3部分」と記載する。
2部分およびA3部分では、Z軸に沿う仮想直線に対し角度θを有するように内壁面311fがテーパー状になっている。ここで、角度θは、0.5[°]以上7[°]以下の範囲であり、望ましくは、1[°]以上5[°]以下の範囲である。なお、図1〜図3においては、A2部分およびA3部分の断面積が漸次大きくなる状態を分かりやすくするために、角度を誇張して描いている。
本実施の形態に係る搭載ベース30においては、ステム31の透孔311において、A1部分がZ軸方向に長さt1を有し形成されている。長さt1については、例えば、次式に従うように設定されている。
[数式1]
t1/(t1+t2+t3)=10[%]
3.搭載ベース30の製造方法
以下では、搭載ベース30の製造方法の内、ステム31の透孔311へのリード32a、32bの固定について、図4を用い説明する。なお、図4では、一方のリード32aおよびこれを挿通する透孔311だけを示しているが、他方のリード32bおよびこれを挿通する透孔についても同様である。
図4(a)に示すように、上記構成の透孔311を有するステム31を準備する。ステム31における透孔311の形成方法は、例えば、ステム31の一方の主面からパンチング加工で孔をあけ、そのとき、あるいはその後にプレスにより、A2部分(図3を参照。)に相当する箇所にテーパー加工を施す。そして、反対側の主面からもプレスによりA3部分に相当する箇所にもテーパー加工を施す。このようにして透孔311を有するステム31が準備できる。
ステム31の透孔311に対してリード32aを挿入し、充填層33aの構成材料からなるガラス筒体330aを被せる。
図4(b)に示すように、ガラス筒体330aに対し、これを溶融する熱を付加する。なお、図示を省略しているが、熱を付加する際には、各材料を治工具で覆いイ地寄生を行う。
熱の付加を受けたガラス筒体330aは、外周面が球状に近づこうとする。そして、ガラス筒体330aは、図4(b)に示すような形状に変形し(溶融中間体331a)、透孔311における最も断面積が小さいA1部分に対し、先ず最初に当接する。
図4(c)に示すように、溶融中間体331aは、さらに流動して透孔311を囲む内壁とリード32aとの間を充填する状態となり、充填層33aが形成されるに至る。
以上により、搭載ベース30におけるリード32a、32bの固定ができる。
4.優位性
上述の構成を採用する搭載ベース30およびこれを備える電子装置1の優位性について説明する。
図3に示すように、本実施の形態に係る搭載ベース30では、ステム31に設けられた透孔311の断面形状が、ストレート孔ではなく、A1部分で最も断面積が小さく、A2部分およびA3部分でステム31の主面側に向けて拡がるテーパー状としているので、ストレート孔に比べてA1部分によるアンカー効果を得ることができる。また、ステム31と充填層33a、33bとの接合面積の増大を図ることが併せてできるので、ステム31とリード32a、32bとの間の高い接合強度を得ることができる。
また、本字嫉視の形態に係る搭載ベース30では、ステム31の透孔311において、A1部分だけで縮径された状態となっており、図7に示す特許文献1に係る搭載ベースのように複数の凹凸を設けないので、透孔311内におけるステム31と充填層33a、33bとの間の気泡の残留を抑制することができる。このため、本実施の形態に係る搭載ベース30では、ステム31とリード32a、32bとの間の確実な固定、および確実な気密性を確保することができる。
さらに、本実施の形態に係る搭載ベース30では、上記構造の透孔311を採用するので、透孔311を設ける際の煩雑な作業も必要がない、即ち、特許文献1に係る搭載ベースのように複数の凹凸を透孔内壁に設けようとすると、その加工作業が煩雑なものとなるのに対して、本実施の形態では、上述のような簡易なプレス加工だけで透孔311を設けることができる。
なお、透孔311におけるA2部分およびA3部分のテーパー角を上記数値範囲とすることが望ましいのは、アンカー効果を得ることができ、且つ、A1部分との境界部分への応力の集中を緩和することができる、という2つの要因から導かれるものである。
また、本実施の形態では、ステム31の材料として、銅(Cu)もしくはCu合金、または、CuもしくはCu合金を含むクラッド材を採用するが、これは、Feやその合金材料に比べて熱伝導性が高く、電子チップ10の冷却という観点から望ましいためである。
(変形例1)
変形例1に係る搭載ベースについて、図5を用い説明する。なお、本変形例に係る搭載ベースは、ステム51の透孔511の形状以外に上記実施の形態と相違する点はないので、透孔511の形状についてだけ説明する。
図5に示すように、ステム51における透孔511は、ステム51の厚み方向中央部で、断面積が最も小さいB1部分を有する。この部分の形態については、上記透孔311と同様である。本変形例においては、B2部分およびB3部分における内壁面511fが、断面において直線ではなく、曲線となっている。ただし、B1部分よりも縮径となる部分は存在しない。
このような形状の透孔511を有するステム51を採用する本変形例に係る搭載ベースについても、上記実施の形態に係る搭載ベース30と同様の優位性を有する。
(変形例2)
変形例2に係る搭載ベースについて、図6を用い説明する。なお、本変形例に係る搭載ベースも、ステム61の透孔611の形状以外に上記実施の形態および変形例1と相違する点はないので、透孔611の形状についてだけ説明する。
図6に示すように、本変形例に係るステム61の透孔は、断面積が最も小さい部分が、ステム61の厚み方向に長さを有さず、テーパー状のC2部分およびC3部分だけから構成されている。このように、上記実施の形態に係る透孔311のA1部分、あるいは上記変形例1に係る透孔511のB1部分を有さない構成の本変形例においても、同様の効果を沿うすることが可能である。また、このように断面積が均一な部分を形成しないので、透孔611の形成に係る作業をより簡易なものとすることができる。
(その他の事項)
上記変形例1と変形例2との組み合わせや、A2部分およびA3部分に相当する部分の種々のバリエーションを採用することも可能である。
また、本発明は、上記実施の形態などで一例として示した数値、材料などに限定されるものではなく、その本質的な特徴を有する構成とすれば、上記同様の効果を奏する。
また、上記実施の形態1では、ステム31の厚み方向におけるA1部分の長さt1を、上記(数式1)で示す数値としているが、20[%]以下の範囲とすれば、上記と同一の効果を得ることができる。
本発明は、リードの接合強度と気密性などが求められる電子装置を実現するのに有効な技術である。
実施の形態に係る電子装置1の構成を示す断面図である。 電子装置1の構成の内、搭載ベース30の構成を示す断面図である。 搭載ベース30のステム31における透孔311の形状を示す断面図である。 搭載ベース30の製造過程の内、透孔311へのリード32aの固定に係る過程を示す工程図である。 変形例1に係る搭載ベースの構成の内、ステム51に開孔された透孔511の形状を示す断面図である。 変形例2に係る搭載ベースの構成の内、ステム61に開孔された透孔611の形状を示す断面図である。 従来例に係る搭載ベースの構成の内、ステム931に開孔された透孔9311の形状を示す断面図である。
符号の説明
1.電子装置
10.電子チップ
20.サブマウント基板
30.搭載ベース
31、51、61.ステム
32a、32b.リード
33a、33b.充填層
40a、40b.ボンディングワイヤ
311、511、611.透孔

Claims (8)

  1. 一方の主面に電子チップの搭載領域を有するとともに、当該載置領域の近傍に透孔が設けられてなるステムと、
    前記透孔を挿通するリードと、
    前記リードが挿通された状態の前記透孔に充填配置されてなる充填層とを有する電子チップ搭載用ベースであって、
    前記透孔は、その断面積が、前記ステムの厚み方向中央部の1ヶ所で最も小さく、当該箇所から前記ステムの両主面に向けて漸次大きくなる形状となっている
    ことを特徴とする電子チップ搭載用ベース。
  2. 前記透孔における前記漸次大きくなる漸拡部では、内壁が、前記挿通方向に沿う仮想直線に対し、0.5°以上7°以下の角度でのテーパー状に形成されている
    ことを特徴とする請求項1に記載の電子チップ搭載用ベース。
  3. 前記漸拡部では、内壁が、前記挿通方向に沿う直線に対し、1°以上5°以下の角度でのテーパー状に形成されている
    ことを特徴とする請求項1に記載の電子チップ搭載用ベース。
  4. 前記孔断面が最も狭いネック部は、前記ステムの厚み方向に長さを有し形成されている
    ことを特徴とする請求項1から3の何れかに記載の電子チップ搭載用ベース。
  5. 前記ステムの厚み方向における前記ネック部の長さは、前記基体の厚みに対して、20%以下である
    ことを特徴とする請求項4に記載の電子チップ搭載用ベース。
  6. 前記ステムは、銅合金または銅合金を含むクラッド材からなる板体である
    ことを特徴とする請求項1から5の何れかに記載の電子チップ搭載用ベース。
  7. ベースに搭載されてなる電子チップを有する電子装置であって、
    前記ベースとして、請求項1から6の何れかに記載の電子チップ搭載用ベースが用いられている
    ことを特徴とする電子装置。
  8. 一方の主面に電子チップの搭載領域を有するとともに、当該搭載領域の近傍に透孔が設けられてなるステムを準備するステップと、
    前記透孔に対しリードを挿通するステップと、
    前記透孔の内壁と前記リードの外面との間に、絶縁材料を介挿させるステップと、
    前記絶縁材料に対して、当該材料を溶融させる熱を付加するステップとを有し、
    前記透孔は、その断面積が、前記ステムの厚み方向中央部の1ヶ所で最も小さく、当該箇所から前記ステムの両主面に向けて漸次大きくなる形状に設けられている
    ことを特徴とする電子チップ搭載用ベースの製造方法。
JP2007138691A 2007-05-25 2007-05-25 電子チップ搭載用ベースとその製造方法、および電子装置 Expired - Fee Related JP5154836B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007138691A JP5154836B2 (ja) 2007-05-25 2007-05-25 電子チップ搭載用ベースとその製造方法、および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007138691A JP5154836B2 (ja) 2007-05-25 2007-05-25 電子チップ搭載用ベースとその製造方法、および電子装置

Publications (2)

Publication Number Publication Date
JP2008294258A true JP2008294258A (ja) 2008-12-04
JP5154836B2 JP5154836B2 (ja) 2013-02-27

Family

ID=40168666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007138691A Expired - Fee Related JP5154836B2 (ja) 2007-05-25 2007-05-25 電子チップ搭載用ベースとその製造方法、および電子装置

Country Status (1)

Country Link
JP (1) JP5154836B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5575158U (ja) * 1978-11-20 1980-05-23
JPS56112773A (en) * 1980-02-13 1981-09-05 Hitachi Ltd Package and electronic component using the same
JPS574146A (en) * 1980-06-10 1982-01-09 Nec Corp Package of semiconductor device
JPH05129461A (ja) * 1991-10-31 1993-05-25 Nec Corp 半導体装置用ステム
JPH0637401A (ja) * 1992-07-20 1994-02-10 Nec Corp 光半導体容器
JPH08306324A (ja) * 1995-05-01 1996-11-22 Mitsubishi Electric Corp 電子銃
JP2001135745A (ja) * 1999-11-05 2001-05-18 Shinko Electric Ind Co Ltd 半導体パッケージ用ステム、半導体パッケージ用アイレット、及び半導体パッケージ用アイレットの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5575158U (ja) * 1978-11-20 1980-05-23
JPS56112773A (en) * 1980-02-13 1981-09-05 Hitachi Ltd Package and electronic component using the same
JPS574146A (en) * 1980-06-10 1982-01-09 Nec Corp Package of semiconductor device
JPH05129461A (ja) * 1991-10-31 1993-05-25 Nec Corp 半導体装置用ステム
JPH0637401A (ja) * 1992-07-20 1994-02-10 Nec Corp 光半導体容器
JPH08306324A (ja) * 1995-05-01 1996-11-22 Mitsubishi Electric Corp 電子銃
JP2001135745A (ja) * 1999-11-05 2001-05-18 Shinko Electric Ind Co Ltd 半導体パッケージ用ステム、半導体パッケージ用アイレット、及び半導体パッケージ用アイレットの製造方法

Also Published As

Publication number Publication date
JP5154836B2 (ja) 2013-02-27

Similar Documents

Publication Publication Date Title
JP2013232546A5 (ja)
US9559489B2 (en) Semiconductor laser device, light source device, method of producing semiconductor laser device, and method of producing light source device
JP2015012065A (ja) 半導体装置の製造方法
JP2010040881A (ja) 位置決め治具および半導体装置の製造方法
JP6488539B2 (ja) 光学素子モジュール
JP2010092918A (ja) 板状電極とブロック状電極との接続構造及び接続方法
JP4756840B2 (ja) キャンパッケージ型光半導体装置および光モジュール
JP6454927B2 (ja) 電子部品および電子部品の製造方法
JP5154836B2 (ja) 電子チップ搭載用ベースとその製造方法、および電子装置
JP4876523B2 (ja) 半導体チップの実装構造
JP2013171912A (ja) 発光装置
JP2016146458A (ja) 半導体装置
JP4505671B2 (ja) 半導体微小電子機械デバイスの信号取り出し構造
JP2008204808A (ja) 半導体装置用気密端子
ITMI20112084A1 (it) Saldatura ad onda su scheda a circuito stampato di dispositivi elettronici a montaggio superficiale
JP2009164511A (ja) 半導体装置およびその製造方法
JP4989929B2 (ja) 光半導体装置
JP2009164673A (ja) 水晶振動子用の金属ベース及びこれを用いた水晶振動子
JP2009295713A (ja) モールドパッケージの実装構造
JP6349238B2 (ja) 半導体装置用ステム及び半導体装置
JP2005167045A (ja) 電子部品及びその製造方法
JP5540412B2 (ja) 半導体パッケージ用ステムおよび半導体パッケージ用ステムの製造方法
JP2019508908A (ja) はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法
JP2009130306A (ja) 電子チップ搭載用ベースとその製造方法および電子装置
JP2008084709A (ja) 気密端子およびこれを用いた電気装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees