JP2008282105A - マイクロプロセッサおよびレジスタ退避方法 - Google Patents
マイクロプロセッサおよびレジスタ退避方法 Download PDFInfo
- Publication number
- JP2008282105A JP2008282105A JP2007123900A JP2007123900A JP2008282105A JP 2008282105 A JP2008282105 A JP 2008282105A JP 2007123900 A JP2007123900 A JP 2007123900A JP 2007123900 A JP2007123900 A JP 2007123900A JP 2008282105 A JP2008282105 A JP 2008282105A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- save
- memory
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 107
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 5
- 230000006837 decompression Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30134—Register stacks; shift registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30138—Extension of register space, e.g. register cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/35—Indirect addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
【解決手段】レジスタファイル20は、演算処理に用いるデータを格納する1以上のレジスタを備える。退避メモリ30は、レジスタから退避されたデータを格納する。退避制御部40は、サブルーチン内でのレジスタへの書き込み命令の実行時に、書き込み先のレジスタに格納されているデータを退避メモリ30に退避させる。また、退避制御部40は、サブルーチンからの復帰命令の実行時に、退避メモリ30に退避されたデータを対応するレジスタに書き戻す。
【選択図】図1
Description
[第1の実施の形態]
図1は、マイクロプロセッサの概要を示すブロック図である。図1に示すマイクロプロセッサ1は、サブルーチンの呼び出しを含むプログラムを実行可能なものである。マイクロプロセッサ1は、外部メモリ2と接続されている。外部メモリ2は、メインメモリやキャッシュメモリとして機能するメモリであり、RAM(Random Access Memory)やフラッシュメモリなどである。マイクロプロセッサ1は、命令実行部10、レジスタファイル20、退避メモリ30および退避制御部40を有する。
チェッカー47は、加算器45から退避メモリ30へ供給されるアドレスを監視し、退避メモリ30の空き領域が不足していると判断すると、シーケンサ46にその旨を通知する。これにより、シーケンサ46の制御のもと、退避メモリ30から外部メモリ2にデータが移動される。また、チェッカー47は、退避メモリ30が空であると判断すると、シーケンサ46にその旨を通知する。これにより、シーケンサ46の制御のもと、外部メモリ2から退避メモリ30にデータが戻される。
[ステップS11]命令実行部10は、外部メモリ2から読み込んだ命令コードをデコードする。そして、命令実行部10は、デコード結果を退避制御部40に通知する。
[ステップS19]命令実行部10は、プログラムに含まれる命令を最後まで実行したか否か判断する。最後まで実行した場合には、処理が終了する。最後まで実行していない場合には処理がステップS11に進められる。
[ステップS21]退避制御部40は、マップデータおよび次のサブルーチンに対応する退避データを格納するための記憶領域が、退避メモリ30に不足しているか否か判断する。これは、チェッカー47からシーケンサ46に通知が送られているか否かに基づいて判断される。記憶領域が不足している場合には、処理がステップS22に進められる。不足していない場合には処理がステップS24に進められる。
[ステップS24]退避制御部40は、マップレジスタ41が保持するマップデータを、退避メモリ30に退避させる。
[ステップS26]退避制御部40は、ポインタ44が保持するアドレスを0番の汎用レジスタの退避データを格納すべき位置のアドレスに設定する。
[ステップS31]退避制御部40は、マップデータ内の書き込み先の汎用レジスタに対応するビットを“1”に設定する。これは、デコーダ42によって得られる書き込み先の汎用レジスタの番号に対応するビットパターンと、現在のマップデータとの論理和を計算することで実現できる。
[ステップS41]退避制御部40は、マップレジスタ41が保持するマップデータに基づいて、退避が行われた汎用レジスタをレジスタ番号の大きい方から1つ選択する。
[ステップS46]退避制御部40は、退避メモリ30が空か否か判断する。これは、チェッカー47からシーケンサ46に通知が送られているか否かに基づいて判断される。退避メモリ30が空である場合には、処理がステップS47に進められる。空でない場合には、処理がステップS49に進められる。
このようにして、退避制御部40は、リターン命令の実行時に、現在のマップデータに基づいて、退避メモリ30に退避されたデータを汎用レジスタに書き戻す。その後、退避メモリ30に退避された直前のマップデータも、マップレジスタ41に書き戻す。ここで、退避メモリ30が空になり、退避メモリ30から外部メモリ2に移動させたデータがある場合には、退避制御部40は、外部メモリ2から退避メモリ30にデータを戻す。
図9は、プログラムのソースコードの例を示す図である。図9に示すソースコード60は、プログラムの開発者が作成するものである。ソースコード60には、引数として入力される1000個の整数値の平均を求める関数“average”が記述されている。この関数に含まれる文は、コード範囲61〜64の4つの範囲に区分できる。
ここで、アセンブリコード70で示されるプログラムを命令実行部10が実行すると、退避制御部40は、レジスタファイル20の12番、13番、14番の汎用レジスタのデータを書き込み時に自動的に退避メモリ30に退避させる。また、退避制御部40は、リターン命令の実行時に、12番、13番、14番の汎用レジスタのデータを、自動的に退避メモリ30から書き戻す。
このようなマイクロプロセッサを用いることで、演算処理と並行して退避・復元処理を実行することができ、処理効率を大きく向上させることができる。また、プログラム中にデータを移動するための明示的な命令を記述する必要がなくなり、プログラムの規模を大きく圧縮できる。
次に、第2の実施の形態について説明する。第2の実施の形態は、第1の実施の形態における退避メモリ内の退避データの管理方法を変更したものである。前述の第1の実施の形態との相違点を中心に説明し、同様の事項については説明を省略する。なお、第2の実施の形態のマイクロプロセッサの構成の概要は、図1に示した第1の実施の形態のものと同様であるため、以下、図1で用いた符号と同じ符号を用いて説明する。
図13は、第2の実施の形態の初期化処理の手順を示すフローチャートである。以下、図13に示す処理をステップ番号に沿って説明する。
[ステップS53]退避制御部40は、ポインタの値を退避メモリ30の先頭、すなわち、“0”に初期化する。
[ステップS55]退避制御部40は、現在の順序付きマップデータを初期化する。すなわち、順序付きマップデータの全ての欄の整数値を“0”に設定する。
このようにして、退避制御部40は、コール命令の実行時に、順序付きマップデータを退避メモリ30に退避させて初期化する。また、退避メモリ30の空き領域の先頭にポインタの値を設定する。ここで、退避メモリ30の空き領域が不足していると、退避制御部40は、退避メモリ30のデータを外部メモリ2に移動させ、空き領域を確保する。
[ステップS61]退避制御部40は、順序付きマップデータ内の書き込み先の汎用レジスタに対応する欄に、退避順序を示す整数値を設定する。
このようにして、退避制御部40は、汎用レジスタへの書き込みを伴う命令の実行時に、格納されているデータを読み込んで退避メモリ30に退避させる。また、退避制御部40は、そのサブルーチン内で退避が行われた順序を順序付きマップデータに記録する。
[ステップS71]退避制御部40は、退避順序が遅い順、すなわち、順序付きマップデータの整数値が大きい順に汎用レジスタを1つ選択する。
[ステップS76]退避制御部40は、退避メモリ30が空か否か判断する。退避メモリ30が空である場合には、処理がステップS77に進められる。空でない場合には、処理がステップS79に進められる。
[ステップS79]退避制御部40は、ポインタの値を退避メモリ30内の次の書き込み位置、すなわち、空き領域の先頭のアドレスとする。
なお、本実施の形態では、コール命令の実行時に退避メモリの空き領域の不足を検知することとしたが、常時監視するようにしてもよい。また、本実施の形態では、退避メモリと外部メモリとの間のデータの移動をハードウェアで行うこととしたが、OS(Operating System)上の割り込みを発生させ、ソフトウェアで行うようにしてもよい。
(付記1) サブルーチンの呼び出しを含むプログラムを実行可能なマイクロプロセッサにおいて、
演算処理に用いるデータを格納する1以上のレジスタを備えるレジスタファイルと、
前記レジスタから退避されたデータを格納する退避メモリと、
前記サブルーチン内での前記レジスタへの書き込み命令の実行時に、書き込み先のレジスタに格納されているデータを前記退避メモリに退避させると共に、前記サブルーチンからの復帰命令の実行時に、前記退避メモリに退避されたデータを対応するレジスタに書き戻す退避制御部と、
を有することを特徴とするマイクロプロセッサ。
前記サブルーチン内での前記レジスタへの書き込み命令の実行時に、書き込み先のレジスタに格納されているデータを前記マイクロプロセッサが有する退避メモリに退避させ、
前記サブルーチンからの復帰命令の実行時に、前記退避メモリに退避されたデータを対応するレジスタに書き戻す、
ことを特徴とするレジスタ退避方法。
前記復帰命令の実行時には、前記マップ記憶部に格納されている前記マップデータに基づいて書き戻すデータを特定する、
ことを特徴とする付記7記載のレジスタ退避方法。
前記復帰命令の実行時に、退避されたデータを前記レジスタに書き戻した後に、退避された前記マップデータを前記マップ記憶部に書き戻す、
ことを特徴とする付記8記載のレジスタ退避方法。
前記復帰命令の実行時には、前記マップデータに記録された順序に応じてデータを前記退避メモリから読み込んで対応するレジスタに書き戻す、
ことを特徴とする付記8記載のレジスタ退避方法。
2 外部メモリ
10 命令実行部
11 命令デコーダ
12 算術論理演算器
20 レジスタファイル
30 退避メモリ
40 退避制御部
41 マップレジスタ
42 デコーダ
43 エンコーダ
44 ポインタ
45 加算器
46 シーケンサ
47 チェッカー
Claims (7)
- サブルーチンの呼び出しを含むプログラムを実行可能なマイクロプロセッサにおいて、
演算処理に用いるデータを格納する1以上のレジスタを備えるレジスタファイルと、
前記レジスタから退避されたデータを格納する退避メモリと、
前記サブルーチン内での前記レジスタへの書き込み命令の実行時に、書き込み先のレジスタに格納されているデータを前記退避メモリに退避させると共に、前記サブルーチンからの復帰命令の実行時に、前記退避メモリに退避されたデータを対応するレジスタに書き戻す退避制御部と、
を有することを特徴とするマイクロプロセッサ。 - 前記退避制御部は、各レジスタの退避状態を示すマップデータを格納するマップ記憶部を有しており、前記レジスタのデータを退避させる際に前記マップデータを更新し、前記復帰命令の実行時には、前記マップデータに基づいて書き戻すデータを特定することを特徴とする請求項1記載のマイクロプロセッサ。
- 前記退避制御部は、前記サブルーチンの呼び出し命令の実行時に、前記マップ記憶部に格納されている前記マップデータを前記退避メモリに退避させてから初期化すると共に、前記復帰命令の実行時に、退避されたデータを前記レジスタに書き戻した後に、退避された前記マップデータを前記マップ記憶部に書き戻すことを特徴とする請求項2記載のマイクロプロセッサ。
- 前記退避制御部は、各レジスタを識別番号によって識別しており、前記レジスタのデータを退避させる際には、前記レジスタの識別番号に基づいて前記退避メモリ内のアドレスを生成し、生成したアドレスが示す位置にデータを格納することを特徴とする請求項2記載のマイクロプロセッサ。
- 前記退避制御部は、前記レジスタのデータを退避させる際に退避の順序を前記マップデータに記録し、前記復帰命令の実行時には、前記マップデータに記録された順序に応じてデータを前記退避メモリから読み込んで対応するレジスタに書き戻すことを特徴とする請求項2記載のマイクロプロセッサ。
- 前記退避制御部は、前記レジスタのデータを退避させる前に前記退避メモリの空き領域の不足を検知すると、前記退避メモリに格納されているデータを前記マイクロプロセッサに接続された外部メモリに移動させて空き領域を確保することを特徴とする請求項1記載のマイクロプロセッサ。
- 演算処理に用いるデータを格納する1以上のレジスタを有し、サブルーチンの呼び出しを含むプログラムを実行可能なマイクロプロセッサによるレジスタ退避方法において、
前記サブルーチン内での前記レジスタへの書き込み命令の実行時に、書き込み先のレジスタに格納されているデータを前記マイクロプロセッサが有する退避メモリに退避させ、
前記サブルーチンからの復帰命令の実行時に、前記退避メモリに退避されたデータを対応するレジスタに書き戻す、
ことを特徴とするレジスタ退避方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007123900A JP5186802B2 (ja) | 2007-05-08 | 2007-05-08 | マイクロプロセッサ |
US12/076,857 US8484446B2 (en) | 2007-05-08 | 2008-03-24 | Microprocessor saving data stored in register and register saving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007123900A JP5186802B2 (ja) | 2007-05-08 | 2007-05-08 | マイクロプロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008282105A true JP2008282105A (ja) | 2008-11-20 |
JP5186802B2 JP5186802B2 (ja) | 2013-04-24 |
Family
ID=39970608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007123900A Expired - Fee Related JP5186802B2 (ja) | 2007-05-08 | 2007-05-08 | マイクロプロセッサ |
Country Status (2)
Country | Link |
---|---|
US (1) | US8484446B2 (ja) |
JP (1) | JP5186802B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9238852B2 (en) | 2013-09-13 | 2016-01-19 | Ametek, Inc. | Process for making molybdenum or molybdenum-containing strip |
US11010192B2 (en) * | 2017-04-18 | 2021-05-18 | International Business Machines Corporation | Register restoration using recovery buffers |
US10782979B2 (en) | 2017-04-18 | 2020-09-22 | International Business Machines Corporation | Restoring saved architected registers and suppressing verification of registers to be restored |
JP7433931B2 (ja) * | 2020-01-27 | 2024-02-20 | キヤノン株式会社 | 情報処理装置及びその制御方法及びプログラム |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57200983A (en) * | 1981-06-02 | 1982-12-09 | Fujitsu Ltd | Stacker control system |
JPH01217635A (ja) * | 1988-02-26 | 1989-08-31 | Fujitsu Ltd | レジスタ退避方式 |
JPH0353327A (ja) * | 1989-07-21 | 1991-03-07 | Nec Corp | マイクロコンピュータ |
JPH04260930A (ja) * | 1991-01-21 | 1992-09-16 | Mitsubishi Electric Corp | データ処理装置 |
JPH04338825A (ja) * | 1991-05-16 | 1992-11-26 | Fuji Electric Co Ltd | 演算処理装置 |
JPH11167494A (ja) * | 1997-12-03 | 1999-06-22 | Toshiba Corp | 演算処理装置、及び演算処理装置のレジスタ管理方法 |
JP2003256277A (ja) * | 2002-03-04 | 2003-09-10 | Fujitsu Ltd | マイクロコンピュータ、キャッシュメモリ制御方法及びクロック制御方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3566369A (en) * | 1969-05-01 | 1971-02-23 | Bell Telephone Labor Inc | Information processing system utilizing repeated selective execution of in-line instruction sets |
US3781810A (en) * | 1972-04-26 | 1973-12-25 | Bell Telephone Labor Inc | Scheme for saving and restoring register contents in a data processor |
US4241399A (en) * | 1978-10-25 | 1980-12-23 | Digital Equipment Corporation | Calling instructions for a data processing system |
US4338663A (en) * | 1978-10-25 | 1982-07-06 | Digital Equipment Corporation | Calling instructions for a data processing system |
US4562537A (en) * | 1984-04-13 | 1985-12-31 | Texas Instruments Incorporated | High speed processor |
JPS63245529A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | レジスタ退避復元装置 |
JPH0337723A (ja) * | 1989-07-05 | 1991-02-19 | Hitachi Ltd | 情報処理装置 |
JPH0353328A (ja) * | 1989-07-20 | 1991-03-07 | Hitachi Ltd | レジスタ退避回復方法ならびに処理装置 |
EP0676691A3 (en) * | 1994-04-06 | 1996-12-11 | Hewlett Packard Co | Device for saving and restoring registers in a digital computer. |
US5974538A (en) * | 1997-02-21 | 1999-10-26 | Wilmot, Ii; Richard Byron | Method and apparatus for annotating operands in a computer system with source instruction identifiers |
US6157999A (en) * | 1997-06-03 | 2000-12-05 | Motorola Inc. | Data processing system having a synchronizing link stack and method thereof |
US6314513B1 (en) * | 1997-09-30 | 2001-11-06 | Intel Corporation | Method and apparatus for transferring data between a register stack and a memory resource |
US6212630B1 (en) * | 1997-12-10 | 2001-04-03 | Matsushita Electric Industrial Co., Ltd. | Microprocessor for overlapping stack frame allocation with saving of subroutine data into stack area |
US6449709B1 (en) * | 1998-06-02 | 2002-09-10 | Adaptec, Inc. | Fast stack save and restore system and method |
JP2000172505A (ja) * | 1998-12-11 | 2000-06-23 | Hitachi Ltd | レジスタ番号変換を行うプロセッサ |
US6442751B1 (en) * | 1998-12-14 | 2002-08-27 | International Business Machines Corporation | Determination of local variable type and precision in the presence of subroutines |
US6487630B2 (en) * | 1999-02-26 | 2002-11-26 | Intel Corporation | Processor with register stack engine that dynamically spills/fills physical registers to backing store |
US6826681B2 (en) * | 2001-06-18 | 2004-11-30 | Mips Technologies, Inc. | Instruction specified register value saving in allocated caller stack or not yet allocated callee stack |
US6996677B2 (en) * | 2002-11-25 | 2006-02-07 | Nortel Networks Limited | Method and apparatus for protecting memory stacks |
US7127592B2 (en) * | 2003-01-08 | 2006-10-24 | Sun Microsystems, Inc. | Method and apparatus for dynamically allocating registers in a windowed architecture |
JP2005038203A (ja) * | 2003-07-15 | 2005-02-10 | Denso Corp | メモリ制御方法及び装置 |
US20050102494A1 (en) * | 2003-11-12 | 2005-05-12 | Grochowski Edward T. | Method and apparatus for register stack implementation using micro-operations |
US20050138340A1 (en) * | 2003-12-22 | 2005-06-23 | Intel Corporation | Method and apparatus to reduce spill and fill overhead in a processor with a register backing store |
US7962731B2 (en) * | 2005-10-20 | 2011-06-14 | Qualcomm Incorporated | Backing store buffer for the register save engine of a stacked register file |
US7844804B2 (en) * | 2005-11-10 | 2010-11-30 | Qualcomm Incorporated | Expansion of a stacked register file using shadow registers |
-
2007
- 2007-05-08 JP JP2007123900A patent/JP5186802B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-24 US US12/076,857 patent/US8484446B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57200983A (en) * | 1981-06-02 | 1982-12-09 | Fujitsu Ltd | Stacker control system |
JPH01217635A (ja) * | 1988-02-26 | 1989-08-31 | Fujitsu Ltd | レジスタ退避方式 |
JPH0353327A (ja) * | 1989-07-21 | 1991-03-07 | Nec Corp | マイクロコンピュータ |
JPH04260930A (ja) * | 1991-01-21 | 1992-09-16 | Mitsubishi Electric Corp | データ処理装置 |
JPH04338825A (ja) * | 1991-05-16 | 1992-11-26 | Fuji Electric Co Ltd | 演算処理装置 |
JPH11167494A (ja) * | 1997-12-03 | 1999-06-22 | Toshiba Corp | 演算処理装置、及び演算処理装置のレジスタ管理方法 |
JP2003256277A (ja) * | 2002-03-04 | 2003-09-10 | Fujitsu Ltd | マイクロコンピュータ、キャッシュメモリ制御方法及びクロック制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080282071A1 (en) | 2008-11-13 |
US8484446B2 (en) | 2013-07-09 |
JP5186802B2 (ja) | 2013-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2505086B2 (ja) | アドレス生成機構及びデ―タの事前取り出し方法 | |
US9043806B2 (en) | Information processing device and task switching method | |
JPH0855028A (ja) | マイクロプロセッサ | |
US20230084523A1 (en) | Data Processing Method and Device, and Storage Medium | |
JP5186802B2 (ja) | マイクロプロセッサ | |
JPS593642A (ja) | 制御レジスタ処理方式 | |
KR20150035161A (ko) | 그래픽 처리 장치 및 이의 동작 방법 | |
JP3863544B1 (ja) | 演算処理装置及び演算処理方法 | |
JP2002229778A (ja) | 高速ディスプレースメント付きpc相対分岐方式 | |
JP2008305246A (ja) | 情報処理装置、キャッシュフラッシュ制御方法及び情報処理制御装置 | |
JP5233078B2 (ja) | プロセッサ及びその処理方法 | |
KR100861896B1 (ko) | 데이터 프로세싱 장치 및 데이터 프로세싱 방법 | |
JP3768516B1 (ja) | マルチプロセッサシステムとそのシステムにおけるプログラム実行方法 | |
JP2009230479A (ja) | マイクロプロセッサ | |
JP5303943B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
JP2004103012A (ja) | プロセッサの動作速度を向上させるキャッシュ構造及びキャッシュ管理方法を有するプロセッサ | |
US11681527B2 (en) | Electronic device and multiplexing method of spatial | |
US10817288B2 (en) | Combined instruction for addition and checking of terminals | |
KR20080044652A (ko) | Cpu에서의 스택을 이용한 디버깅 방법 | |
JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
JP2007058256A (ja) | プログラマブルコントローラ | |
KR100773800B1 (ko) | 반도체 장치 | |
JP2011150636A (ja) | マイクロプロセッサ及びその制御方法 | |
KR101538425B1 (ko) | 프로세서 및 프로세서에서의 명령 처리방법 | |
JP2522564B2 (ja) | プログラマブルコントロ―ラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |