JP2008277388A - Manufacturing method of electronic component - Google Patents
Manufacturing method of electronic component Download PDFInfo
- Publication number
- JP2008277388A JP2008277388A JP2007116689A JP2007116689A JP2008277388A JP 2008277388 A JP2008277388 A JP 2008277388A JP 2007116689 A JP2007116689 A JP 2007116689A JP 2007116689 A JP2007116689 A JP 2007116689A JP 2008277388 A JP2008277388 A JP 2008277388A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- electronic component
- insulating substrate
- electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、複数の絶縁基板で構成された電子部品の製造方法に関するものである。 The present invention relates to a method for manufacturing an electronic component composed of a plurality of insulating substrates.
この種の電子部品は絶縁基板を積層して構成され、この基板上の適宜位置には配線パターンが設けられる。このパターン上には各種の搭載部品が搭載され、所望の電気回路が構成されている。 This type of electronic component is configured by laminating insulating substrates, and wiring patterns are provided at appropriate positions on the substrate. Various mounting parts are mounted on the pattern to form a desired electric circuit.
また、この基板はシールドカバーで覆われており、このカバーは配線パターンや搭載部品をノイズ等から保護する。そこで、このカバーを取り付けた電子部品が開示されている(例えば、特許文献1参照)。具体的には、電子部品は、電子部品本体の集合体を分割線に沿って分割して形成されており、各電子部品本体の側面には矩形状の接合電極が形成されている。そして、この電極とカバーの脚部とが半田にて接合され、カバーが電子部品本体に固定される。 In addition, this substrate is covered with a shield cover, and this cover protects the wiring pattern and mounted components from noise and the like. Therefore, an electronic component to which this cover is attached is disclosed (for example, see Patent Document 1). Specifically, the electronic component is formed by dividing an assembly of electronic component main bodies along a dividing line, and a rectangular joining electrode is formed on a side surface of each electronic component main body. And this electrode and the leg part of a cover are joined by solder, and a cover is fixed to an electronic component main body.
ところで、上述した従来の技術では、接合電極は以下の工程で形成されている。まず、焼成前の基板には仮想の分割線が特定され、電子部品本体の集合体を区画する。次いで、この分割線上に四角形状の透孔を設け、この透孔内に導電ペーストを充填する。続いて、各基板を積層し、分割線で透孔を2分割している。換言すれば、このペーストで充填された透孔は分割線上で打ち抜かれており、積層された基板には、この分割線を跨ぐ四角形状の貫通孔が形成されている。そして、この貫通孔の内面が外部に露出することにより、電子部品本体の側面には接合電極が形成される。 By the way, in the conventional technique described above, the bonding electrode is formed by the following steps. First, an imaginary dividing line is specified on the substrate before firing to partition an assembly of electronic component bodies. Next, a rectangular through hole is provided on the dividing line, and the conductive paste is filled in the through hole. Then, each board | substrate is laminated | stacked and the through-hole is divided into 2 by the parting line. In other words, the through hole filled with the paste is punched on the dividing line, and the laminated substrate has a quadrangular through hole extending over the dividing line. And the joining electrode is formed in the side surface of an electronic component main body by exposing the inner surface of this through-hole outside.
しかしながら、当該従来の技術では導電ペーストの使用量が多くなるとの問題がある。接合電極を形成するにあたり、分割線上における接合電極の形成範囲内では導電ペーストを打ち抜いているからである。なお、当該技術では、上記透孔の周縁に導電ペーストを部分的に塗布する構成も記載されているが、この構成でも、分割線上における接合電極の形成範囲内では導電ペースト及び空間を打ち抜いており、導電ペーストの使用量が多くなるとの問題が依然として残されている。
そこで、本発明の目的は、上記課題を解消し、導電ペーストの使用量を抑制することができる電子部品の製造方法を提供することである。
However, the conventional technique has a problem that the amount of conductive paste used is increased. This is because in forming the bonding electrode, the conductive paste is punched within the bonding electrode forming range on the dividing line. In this technique, a configuration in which the conductive paste is partially applied to the periphery of the through hole is described. However, even in this configuration, the conductive paste and the space are punched out within the formation range of the joining electrode on the dividing line. However, there is still a problem that the amount of conductive paste used is increased.
Then, the objective of this invention is providing the manufacturing method of the electronic component which can eliminate the said subject and can suppress the usage-amount of an electrically conductive paste.
上記目的を達成するための第1の発明は、蓋部材に接合される電極を電子部品本体の側面に有しており、電子部品本体の集合体を分割線に沿って分割して形成させる電子部品の製造方法であって、焼成前の絶縁基板に対し、分割線から離間した位置にてその周囲を絶縁基板で囲繞される第1の孔を穿設する工程と、第1の孔に導電ペーストを充填する工程と、電極を形成すべく、第1の孔の一部を含み、且つ、分割線上における電極の形成範囲内では絶縁基板を打ち抜いて第2の孔を穿設する工程とを具備する。
第1の発明によれば、第1の孔は、その周囲が絶縁基板で囲繞されており、分割線から離間した位置にて絶縁基板に穿設される。続いて、この第1の孔には導電ペーストが充填される。
次いで、蓋部材に接合される電極を形成する場合には、第1の孔の一部を含む第2の孔を穿設するが、この第2の孔は、分割線上における電極の形成範囲内では、導電ペーストではなく、絶縁基板を打ち抜いている。よって、従来の製造方法に比して導電ペーストの使用量が少なくて済む結果、電子部品の製造コストの低廉化が達成される。
According to a first aspect of the present invention for achieving the above object, there is provided an electronic device comprising an electrode joined to a lid member on a side surface of an electronic component body, and an assembly of electronic component bodies formed by dividing along a dividing line A method of manufacturing a component, comprising: a step of forming a first hole surrounded by an insulating substrate at a position separated from a dividing line with respect to an insulating substrate before firing; A step of filling the paste, and a step of forming a second hole by punching the insulating substrate within a range where the electrode is formed on the parting line and including a part of the first hole in order to form an electrode. It has.
According to the first invention, the periphery of the first hole is surrounded by the insulating substrate, and the first hole is formed in the insulating substrate at a position away from the dividing line. Subsequently, the first hole is filled with a conductive paste.
Next, when forming an electrode to be bonded to the lid member, a second hole including a part of the first hole is formed, and this second hole is within the electrode formation range on the dividing line. Then, the insulating substrate is punched out instead of the conductive paste. Therefore, the amount of conductive paste used can be reduced as compared with the conventional manufacturing method, so that the manufacturing cost of the electronic component can be reduced.
第2の発明は、蓋部材に接合される電極を電子部品本体の側面に有しており、電子部品本体の集合体を分割線に沿って分割して形成させる電子部品の製造方法であって、焼成前の絶縁基板に対し、分割線から離間した位置にてその周囲を絶縁基板で囲繞される第1の孔を穿設する工程と、第1の孔に導電ペーストを充填する工程と、導電ペーストで充填された絶縁基板を上層に配置して複数の絶縁基板を積層する工程と、積層された絶縁基板に対して電極を形成すべく、第1の孔の一部を含み、且つ、分割線上における電極の形成範囲内では絶縁基板を打ち抜いて第2の孔を穿設する工程とを有し、下層に配置された絶縁基板の第2の孔の内面には、第1の孔に充填された導電ペーストが撫でつけられていることを特徴とする。
第2の発明によれば、上層の導電ペーストが下層の絶縁基板に撫でつけられていることから、従来の製造方法に比して導電ペーストの使用量がより一層少なくて済む。
A second aspect of the invention is a method of manufacturing an electronic component having an electrode bonded to a lid member on a side surface of the electronic component main body, and forming an assembly of the electronic component main body along a dividing line. A step of forming a first hole surrounded by the insulating substrate at a position away from the dividing line with respect to the insulating substrate before firing, a step of filling the first hole with a conductive paste, A step of disposing an insulating substrate filled with a conductive paste as an upper layer and laminating a plurality of insulating substrates; including a part of a first hole for forming an electrode on the laminated insulating substrate; and A step of punching out the insulating substrate and forming a second hole within the range of formation of the electrode on the dividing line, and the inner surface of the second hole of the insulating substrate disposed in the lower layer is formed on the first hole. The filled conductive paste is glazed.
According to the second invention, since the upper conductive paste is plated on the lower insulating substrate, the amount of the conductive paste used can be further reduced as compared with the conventional manufacturing method.
第3の発明は、第2の発明の構成において、導電ペーストで充填された絶縁基板は、積層された複数の絶縁基板の最上層にのみ配置されていることを特徴とする。
第3の発明によれば、第2の発明の作用に加えてさらに、導電ペーストで充填された絶縁基板は最上層にのみ配置され、その下層には導電ペーストで充電されない絶縁基板が配置されているので、導電ペーストの使用量が最も少なくて済む。
A third invention is characterized in that, in the structure of the second invention, the insulating substrate filled with the conductive paste is disposed only on the uppermost layer of the plurality of stacked insulating substrates.
According to the third invention, in addition to the operation of the second invention, the insulating substrate filled with the conductive paste is arranged only in the uppermost layer, and the insulating substrate not charged with the conductive paste is arranged in the lower layer. Therefore, the amount of conductive paste used can be minimized.
第4の発明は、第2や第3の発明の構成において、下層に配置された絶縁基板は、導電ペーストで充填された第1の孔の下方位置にビアを有することを特徴とする。
第4の発明によれば、第2や第3の発明の作用に加えてさらに、曲線で構成されたビアを有するので、角形の穴に比して基板との接合面積が大きくなり、電極と基板との接合強度の向上に寄与する。
According to a fourth invention, in the configuration of the second or third invention, the insulating substrate disposed in the lower layer has a via at a position below the first hole filled with the conductive paste.
According to the fourth invention, in addition to the effects of the second and third inventions, since the curved via is further provided, the bonding area with the substrate is larger than that of the square hole, and the electrode and This contributes to improving the bonding strength with the substrate.
第5の発明は、第4の発明の構成において、ビアには、導電ペーストが充填されていることを特徴とする。
第5の発明によれば、第4の発明の作用に加えてさらに、第1の孔に充填された導電ペーストを第2の孔の内面に撫でつけ易くなり、上下層の導通が良好になる。
According to a fifth invention, in the structure of the fourth invention, the via is filled with a conductive paste.
According to the fifth invention, in addition to the action of the fourth invention, the conductive paste filled in the first hole can be easily stroked on the inner surface of the second hole, and the conduction between the upper and lower layers is improved. .
第6の発明は、第5の発明の構成において、最下層に配置された絶縁基板の下面には、ビアに接続される電極パッドを有することを特徴とする。
第6の発明によれば、第5の発明の作用に加えてさらに、上下面に電極を必要とする場合にもこの電子部品を適用可能となる。
A sixth invention is characterized in that, in the structure of the fifth invention, the lower surface of the insulating substrate arranged in the lowermost layer has an electrode pad connected to the via.
According to the sixth invention, in addition to the action of the fifth invention, this electronic component can be applied even when electrodes are required on the upper and lower surfaces.
第7の発明は、第2から第6の発明の構成において、第2の孔は、上方に向けて拡開するテーパーを有したポンチで穿設されていることを特徴とする。
第7の発明によれば、第2から第6の発明の作用に加えてさらに、当該形状のポンチを用いると、第1の孔に充填された導電ペーストを第2の孔の内面に確実に撫でつけ可能となる。
According to a seventh aspect, in the configurations of the second to sixth aspects, the second hole is formed by a punch having a taper that expands upward.
According to the seventh invention, in addition to the operations of the second to sixth inventions, when the punch having the shape is used, the conductive paste filled in the first hole can be reliably applied to the inner surface of the second hole. It can be put on with a paddle.
第8の発明は、蓋部材に接合される電極を電子部品本体の側面に有しており、電子部品本体の集合体を分割線に沿って分割して形成させる電子部品の製造方法であって、焼成前の絶縁基板に対し、分割線から離間した位置にてその周囲を絶縁基板で囲繞される第1の孔を穿設する工程と、第1の孔に導電ペーストを充填する工程と、導電ペーストで充填された絶縁基板を上層に配置して複数の絶縁基板を積層する工程と、積層された絶縁基板を圧縮して電子部品本体の集合体を成形する工程と、圧縮された絶縁基板に対して電極を形成すべく、第1の孔の一部を含み、且つ、分割線上における電極の形成範囲内では絶縁基板を打ち抜いて第2の孔を穿設する工程とを有し、この工程では、下層に配置された絶縁基板の第2の孔の内面には、第1の孔に充填された導電ペーストが撫でつけられており、次いで、第2の孔を有する電子部品本体の集合体を焼成する工程と、電子部品本体の集合体を分割線に沿って分割する工程と、電子部品本体上に搭載部品を実装する工程と、蓋部材を電極に接合して搭載部品を覆う工程とを具備することを特徴とする。
第8の発明によれば、上層の導電ペーストが下層の絶縁基板に撫でつけられているので、従来の製造方法に比して導電ペーストの使用量がより一層少なくて済む。
An eighth aspect of the invention is a method of manufacturing an electronic component which has an electrode bonded to a lid member on a side surface of the electronic component main body, and is formed by dividing an assembly of the electronic component main body along a dividing line. A step of forming a first hole surrounded by the insulating substrate at a position away from the dividing line with respect to the insulating substrate before firing, a step of filling the first hole with a conductive paste, Arranging an insulating substrate filled with a conductive paste as an upper layer and laminating a plurality of insulating substrates; compressing the laminated insulating substrates to form an assembly of electronic component bodies; and a compressed insulating substrate And forming a second hole by including a part of the first hole and punching out the insulating substrate within the formation range of the electrode on the dividing line in order to form an electrode with respect to In the process, the inner surface of the second hole of the insulating substrate disposed in the lower layer has a first The conductive paste filled in the holes of the first and second holes is brazed, and then the step of firing the assembly of electronic component bodies having the second holes and the step of dividing the assembly of electronic component bodies along the dividing line And a step of mounting the mounted component on the electronic component main body, and a step of covering the mounted component by bonding the lid member to the electrode.
According to the eighth invention, since the upper conductive paste is plated on the lower insulating substrate, the amount of the conductive paste used can be further reduced as compared with the conventional manufacturing method.
第9の発明は、蓋部材に接合される電極を電子部品本体の側面に有しており、電子部品本体の集合体を分割線に沿って分割して形成させる電子部品の製造方法であって、焼成前の絶縁基板に対し、分割線から離間した位置にてその周囲を絶縁基板で囲繞される第1の孔を穿設する工程と、第1の孔に導電ペーストを充填する工程と、導電ペーストで充填された複数の絶縁基板を積層する工程と、積層された絶縁基板に対して電極を形成すべく、第1の孔の一部を含み、且つ、分割線上における電極の形成範囲内では絶縁基板を打ち抜いて第2の孔を穿設する工程とを具備する。
第9の発明によれば、第2の孔が、分割線上における電極の形成範囲内では絶縁基板を打ち抜いているので、従来の製造方法に比して導電ペーストの使用量が少なくて済む。
According to a ninth aspect of the invention, there is provided a method of manufacturing an electronic component having an electrode bonded to the lid member on a side surface of the electronic component main body, and forming an assembly of the electronic component main body along a dividing line. A step of forming a first hole surrounded by the insulating substrate at a position away from the dividing line with respect to the insulating substrate before firing, a step of filling the first hole with a conductive paste, A step of laminating a plurality of insulating substrates filled with a conductive paste, and a part of the first hole for forming electrodes on the laminated insulating substrates, and within a range of forming electrodes on the dividing line Then, a step of punching the insulating substrate and forming the second hole is provided.
According to the ninth invention, since the second hole punches the insulating substrate within the electrode formation range on the dividing line, the amount of conductive paste used can be reduced as compared with the conventional manufacturing method.
本発明によれば、導電ペーストの使用量を抑えた電子部品の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the electronic component which suppressed the usage-amount of the electrically conductive paste can be provided.
以下、本発明の好適な実施の形態を図面に基づいて説明する。
当該形態の電子部品1は例えば携帯電話装置に搭載され、図1に示されるように、電子部品本体10とシールドカバー(蓋部材)30とから構成されている。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the drawings.
The
本実施例の本体10は低温焼成によるセラミック基板(LTCC基板)を積層して構成されており、略四角形の板状に形成されている。詳しくは、同図に示されるように、その周縁が4辺で形成された上面12及び下面18を有している。この上面12及び下面18の周縁には4つの側面22,24が形成され、側面22と側面24とが隣接し、側面24,24は対峙して構成されている。
The
上面12の適宜位置には所望の配線パターン14が設けられ、また、このパターン14上には各種の搭載部品16が搭載されており、所望の電気回路が構成されている。これに対し、下面18の適宜位置には電極パッド20が接合されている。
A desired
一方、本体10には平面視で矩形状の凹部26,26が形成されている。具体的には、この凹部26は、側面24の略中央部分にて本体10の内側に向けて窪んで形成される。凹部26には接合電極(電極)28が形成され、電極28の下面にて上記パッド20に接続されている。なお、パッド20はカバー30にも接合可能に構成されている。
On the other hand,
このカバー30は、金属製の箱型形状をなし、略四角形の上面31を有している。この上面31は本体10の上面12と相似形に形成されており、上面31の周縁には4つの側面32,34が形成され、側面32と側面34とが隣接し、側面34,34は対峙して構成されている。そして、各側面34の略中央部分には脚部36が下方向に向けてそれぞれ延設されており、カバー30を本体10に載置すると、脚部36の内面が電極28に当接され、この内面の下端部分がパッド20に当接される。これにより、配線パターン14や搭載部品16が覆われ、ノイズ等から保護可能となる。
The
当該電子部品1は、図2に示された工程を経て製造される。
詳しくは、同図のステップS201では、焼成前である生の絶縁基板(グリーンシート)に対し、透孔(第1の孔)46を穿設する。具体的には、図3に示されるように、まず、焼成前の絶縁基板42が用意され、この基板42は複数個の上述した本体10を形成可能な大きさであって、約0.1mmの厚さを有して構成されている。
The
Specifically, in step S201 in the figure, a through hole (first hole) 46 is formed in the raw insulating substrate (green sheet) before firing. Specifically, as shown in FIG. 3, first, an insulating
なお、本実施例の本体10は6枚のLTCC基板を積層して構成されており、当該基板42は最上層に配置される基板である。
基板42は縦横に交差する仮想の分割線44,45(図中、1点鎖線で示す)で区画されており、これら分割線44,45で規定された大きさが1つの本体10の平面視の大きさに相当する。つまり、基板42は複数の本体10を集めた集合体40で構成されている。なお、分割線44,45は基板42上に形成された溝であっても良い。
The
The
そして、上述した透孔46は、電極28を形成させるべく、この電極28に相当する位置にて基板42を貫通して穿設されている。詳しくは、透孔46は、図3に示される如く、分割線44に沿って長辺を、分割線45に沿って短辺をそれぞれ有する略長方形にて構成されており、分割線44から凹部26の窪み分に略等しい距離だけ離間した位置にそれぞれ形成され、この透孔46の周囲は基板42で囲繞されている。
The through
また、分割線44を挟んで対峙する各透孔46は、分割線44の線対称位置に形成されており、これら対峙する透孔46,46の間も基板42で構成されている。なお、理解を助けるべく、透孔46の大きさを強調して図示している。
次いで、ステップS202では、所定の方法により各透孔46に導電ペーストを充填する。具体的には、集合体40の一部分を示した図4の如く、基板42の透孔46は、例えば、銀(Ag)及びパラジウム(Pd)を主成分とした導電ペースト48で完全に埋められている。
The through holes 46 facing each other across the dividing
Next, in step S202, the conductive paste is filled into each through
一方、基板42の下側には5枚の絶縁基板が配置される。具体的には、図5に示されるように、本実施例では、さらに5枚の焼成前の絶縁基板52が用意される。
この基板52は円形のビア56を有し、このビア56は基板52上に形成された図示しない内部配線パターンに接続されている。また、このビア56は透孔46の短辺の長さに略等しい径で構成され、透孔46に対峙する位置にて基板52を貫通して穿設されている。当該ビア56にもまた、例えば、銀(Ag)及びパラジウム(Pd)を主成分とした導電ペースト58が充填されている。なお、これら透孔46やビア56には、延び易い銀のみの導電ペーストの他、周知の導電成分を有する導電ペーストが使用可能である。
On the other hand, five insulating substrates are arranged below the
The
続いて、ステップS203では、基板42,52を積層する。つまり、集合体40の一部分を示した図6の如く、透孔46を有する基板42が最上層に配置され、その下側にはビア56を有する5枚の基板52がそれぞれ配置されており、各ペースト48,58が本体10の厚み方向に連なって配置される。
そして、ステップS204では、積層された基板42,52を圧縮する。本実施例では、WIP(温間等方圧プレス:Warm Isostatic Press)方法で行われており、基板42,52を真空状態で封止し、等方圧力を作用させて本体10の集合体40を成形する。
Subsequently, in step S203, the
In step S204, the
次いで、本実施例では、この成形された集合体40に電極28を形成する(ステップS205)。すなわち、集合体40の一部分を示した図7の如く、成形された集合体40が貫通孔(第2の孔)60で貫通されている。
具体的には、この貫通孔60は、凹部26を形成させるべく、この凹部26に相当する位置にて集合体40を貫通して穿設されている。より詳しくは、貫通孔60は、分割線44に沿って長辺を、分割線45に沿って短辺をそれぞれ有する略長方形にて構成されており、その長辺が、透孔46の一部分、換言すれば、透孔46の分割線44に近い側に位置する透孔46の長辺を含むように配置される。
Next, in this embodiment, the
Specifically, the through
そして、貫通孔60は、分割線44を挟んで対峙する各透孔46に対し、この分割線44を跨いで形成され、図示の分割線44上における電極28の形成範囲内では、基板42の上方から集合体40を打ち抜いて形成されている。
当該貫通孔60はポンチ70を用いて形成される(図8)。本実施例のポンチ70は、分割線44に沿って長辺を、分割線45に沿って短辺をそれぞれ有する略長方形の断面を有して構成されている。これら対峙する長辺のうち、一方の長辺は、他方の長辺に比して、ポンチ70の側面で視て上方に向けて徐々に拡開するテーパー72を有して構成され、略長方形の断面をなすポンチ70の最大外形が貫通孔60の略半分の大きさに規定されている。
The through holes 60 are formed across the
The through
より詳しくは、ポンチ70のテーパー72を有する長辺を透孔46に向けて配置し、このポンチ70が集合体40の上方から下方向に向けて移動すると、ポンチ70の先端は、まず基板42に接触し、この基板42の分割線44とペースト48との間に存在する基板部分を下方向に向けて押圧する。
More specifically, when the long side having the
続いて、ポンチ70の先端が基板52に到達すると、徐々に拡開するポンチ70の側面がペースト48の一部分を把持して下面18に向けて移動し(図9)、このペースト48を下方に向けて絞る、換言すれば、透孔46のペースト48を各基板52の側面(貫通孔60の内面)に撫でつけて塗布している。これにより、本体10の片方の凹部26には電極28が形成される。
Subsequently, when the tip of the
また、本実施例では、ペースト48が下方に向けて絞られる際には、ポンチ70の先端がビア56の一部分を削りながら下方に向けて移動するので、透孔46内のペースト48とビア56内のペースト58とが混合される。
その後、ポンチ70の向きを反対側に変え、隣り合う透孔46のペースト48を下方に向けて絞ると、対峙する凹部26にも電極28が形成される。以降、成形された集合体40に各貫通孔60を形成させる。なお、本実施例では、1つのポンチ70を2度使用して1つの貫通孔60を穿設しているが、ポンチの形状を変更することにより、1つのポンチ70を1度使用して1つの貫通孔60を穿設しても良い。
Further, in this embodiment, when the
Thereafter, when the direction of the
次いで、ステップS206では、各貫通孔60を有する集合体40を焼成してステップS207に進み、焼成した集合体40を分割線44,45に沿って分割する。これにより、図10に示されるように、各凹部26には上面12から下面18に亘ってペースト48からなる電極28が形成され、また、このペースト48の裏側にはビア56が配置される。
続いて、ステップS208では、上面12のパターン14上に搭載部品16を実装し、下面18の適宜位置に電極パッド20を接合する。これにより、同図に示されるように、パッド20はビア56に接続される。
Next, in step S206, the aggregate 40 having each through-
Subsequently, in step S <b> 208, the mounting
そして、ステップS209では、脚部36の内面を電極28に接触させ、この内面の下端部分を半田でパッド20に接合することにより、パターン14や搭載部品16が覆われる。
なお、当該実施例では、集合体40の分割後に搭載部品16を実装しているが、搭載部品16の実装後に集合体40を分割しても良く、また、搭載部品16を実装し、カバー30の取り付け後に集合体40を分割しても良い。
In step S209, the inner surface of the
In this embodiment, the mounting
以上のように、本発明は、接合電極を形成するにあたり、導電ペーストの使用量を抑えることに着目したものである。
そして、本実施例によれば、透孔46は、その周囲が絶縁基板42で囲繞されており、分割線44から離間した位置にて基板42に穿設される。続いて、この透孔46には銀(Ag)及びパラジウム(Pd)を主成分とする導電ペースト48が完全に充填される。
As described above, the present invention focuses on reducing the amount of conductive paste used when forming a bonding electrode.
According to the present embodiment, the through
次いで、カバー30に接合される電極28を形成する場合には、透孔46の一部を含む貫通孔60を穿設するが、この貫通孔60は、分割線44上における電極28の形成範囲内では、導電ペースト、或いはこのペースト及び空間ではなく、基板42,52を打ち抜いている。よって、従来の製造方法に比して高価な銀(Ag)及びパラジウム(Pd)を主成分とする導電ペーストが無駄になり難く、このペースト48の使用量が少なくて済む。この結果、電子部品1の製造コストの低廉化が達成される。
Next, when forming the
また、基板42のペースト48が各基板52の側面に撫でつけられているので、従来の製造方法に比してペーストの使用量がより一層少なくて済む。
さらに、各基板52は、曲線で構成されたビア56を有するので、角形で構成される場合に比して基板52との接合面積が大きくなり、電極28と基板52との接合強度の向上に寄与する。
In addition, since the
Further, since each
さらにまた、ビア56内にペースト58を充填すれば、透孔46に充填されたペースト48を貫通孔60の内面に撫でつけ易くなり、上下層の導通が良好になる。
また、下面18に電極パッド20を備えれば、上下面に電極を必要とする場合にもこの電子部品1を適用可能となる。
Furthermore, if the
If the
さらに、上記テーパー72を有するポンチ70を用いると、透孔46に充填されたペースト48を貫通孔30の内面に確実に撫でつけ可能となる。
本発明は、上記実施例に限定されず、特許請求の範囲を逸脱しない範囲で種々の変更を行うことができる。
Further, when the
The present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the claims.
例えば、上記実施例では、透孔46を有する基板42が最上層にのみ配置されているが、必ずしもこの形態に限定されるものではない。つまり、6層の基板うち例えば1〜3層に透孔46を有する基板42を設け、4〜6層はビア56を有する基板52であっても良い。
また、各ビア56にはペースト58が充填されていなくても良いし、さらに、これら2〜6層はビアが有しない基板であっても良い。電極28はカバー30の脚部36の長さや内部配線パターンの配置に応じて適宜変更可能であり、パッド20は必須の構成ではないからである。そして、これらの場合には、ペーストの使用量が最も少なくて済むとの効果を奏する。
For example, in the above embodiment, the
The
一方、上記実施例では、最上層の基板42のペースト48を貫通孔60の内面に引き伸ばしているが、必ずしもこの形態に限定されるものではない。つまり、貫通孔60が、分割線44上における電極28の形成範囲内では、導電ペーストや空間ではなく、絶縁基板42を打ち抜いている限り、総ての基板がペースト48で充填された透孔46を有し、この基板を6枚積層して貫通孔60を穿設しても良い。この場合にも上記と同様に、従来の製造方法に比して導電ペーストの使用量が少なくて済むとの効果を奏する。
On the other hand, in the above embodiment, the
また、本発明は上述した携帯電話装置の他、PC、携帯情報端末、ターミナルアダプタ、デジタルカメラ、プリンタ、及びその他周辺機器関連にも当然に適用可能である。 Further, the present invention can naturally be applied to PCs, portable information terminals, terminal adapters, digital cameras, printers, and other peripheral devices in addition to the above-described cellular phone device.
1 電子部品
10 電子部品本体
20 電極パッド
24 側面
28 接合電極(電極)
30 カバー(蓋部材)
36 脚部
40 集合体
42 上層(絶縁基板)
44,45 分割線
46 透孔(第1の孔)
48 導電ペースト
52 下層(絶縁基板)
56 ビア
58 導電ペースト
60 貫通孔(第2の孔)
70 ポンチ
72 テーパー
DESCRIPTION OF
30 Cover (lid member)
36
44, 45
48
56
70
Claims (9)
焼成前の絶縁基板に対し、前記分割線から離間した位置にてその周囲を前記絶縁基板で囲繞される第1の孔を穿設する工程と、
該第1の孔に導電ペーストを充填する工程と、
前記電極を形成すべく、該第1の孔の一部を含み、且つ、前記分割線上における該電極の形成範囲内では前記絶縁基板を打ち抜いて第2の孔を穿設する工程と
を具備することを特徴とする電子部品の製造方法。 It has an electrode to be bonded to the lid member on the side surface of the electronic component main body, and is an electronic component manufacturing method in which an assembly of electronic component main bodies is divided and formed along a dividing line,
Forming a first hole surrounded by the insulating substrate at a position spaced from the dividing line with respect to the insulating substrate before firing;
Filling the first hole with a conductive paste;
Forming a second hole so as to form a part of the first hole and punching the insulating substrate within a range of the electrode on the dividing line to form the electrode. An electronic component manufacturing method characterized by the above.
焼成前の絶縁基板に対し、前記分割線から離間した位置にてその周囲を前記絶縁基板で囲繞される第1の孔を穿設する工程と、
該第1の孔に導電ペーストを充填する工程と、
該導電ペーストで充填された絶縁基板を上層に配置して複数の絶縁基板を積層する工程と、
該積層された絶縁基板に対して前記電極を形成すべく、該第1の孔の一部を含み、且つ、前記分割線上における該電極の形成範囲内では前記絶縁基板を打ち抜いて第2の孔を穿設する工程とを有し、
下層に配置された絶縁基板の前記第2の孔の内面には、前記第1の孔に充填された導電ペーストが撫でつけられていることを特徴とする電子部品の製造方法。 It has an electrode to be bonded to the lid member on the side surface of the electronic component main body, and is an electronic component manufacturing method in which an assembly of electronic component main bodies is divided and formed along a dividing line,
Forming a first hole surrounded by the insulating substrate at a position spaced from the dividing line with respect to the insulating substrate before firing;
Filling the first hole with a conductive paste;
Arranging an insulating substrate filled with the conductive paste as an upper layer and laminating a plurality of insulating substrates;
In order to form the electrode with respect to the laminated insulating substrate, a part of the first hole is included, and the insulating substrate is punched out within the formation range of the electrode on the dividing line to form a second hole. And a step of drilling
A method for manufacturing an electronic component, wherein an inner surface of the second hole of the insulating substrate disposed in a lower layer is plated with a conductive paste filled in the first hole.
前記導電ペーストで充填された絶縁基板は、前記積層された複数の絶縁基板の最上層にのみ配置されていることを特徴とする電子部品の製造方法。 It is a manufacturing method of the electronic component according to claim 2,
The method of manufacturing an electronic component, wherein the insulating substrate filled with the conductive paste is disposed only on an uppermost layer of the plurality of stacked insulating substrates.
前記下層に配置された絶縁基板は、前記導電ペーストで充填された第1の孔の下方位置にビアを有することを特徴とする電子部品の製造方法。 It is a manufacturing method of the electronic component according to claim 2 or 3,
The method of manufacturing an electronic component, wherein the insulating substrate disposed in the lower layer has a via at a position below the first hole filled with the conductive paste.
前記ビアには、導電ペーストが充填されていることを特徴とする電子部品の製造方法。 A method for manufacturing an electronic component according to claim 4,
An electronic component manufacturing method, wherein the via is filled with a conductive paste.
最下層に配置された絶縁基板の下面には、前記ビアに接続される電極パッドを有することを特徴とする電子部品の製造方法。 It is a manufacturing method of the electronic component according to claim 5,
A method of manufacturing an electronic component, comprising an electrode pad connected to the via on a lower surface of an insulating substrate disposed in a lowermost layer.
前記第2の孔は、上方に向けて拡開するテーパーを有したポンチで穿設されていることを特徴とする電子部品の製造方法。 A method for producing an electronic component according to any one of claims 2 to 6,
The method of manufacturing an electronic component, wherein the second hole is formed by a punch having a taper that expands upward.
焼成前の絶縁基板に対し、前記分割線から離間した位置にてその周囲を前記絶縁基板で囲繞される第1の孔を穿設する工程と、
該第1の孔に導電ペーストを充填する工程と、
該導電ペーストで充填された絶縁基板を上層に配置して複数の絶縁基板を積層する工程と、
該積層された絶縁基板を圧縮して前記電子部品本体の集合体を成形する工程と、
該圧縮された絶縁基板に対して前記電極を形成すべく、該第1の孔の一部を含み、且つ、前記分割線上における該電極の形成範囲内では前記絶縁基板を打ち抜いて第2の孔を穿設する工程とを有し、該工程では、下層に配置された絶縁基板の該第2の孔の内面には、前記第1の孔に充填された導電ペーストが撫でつけられており、
次いで、該第2の孔を有する前記電子部品本体の集合体を焼成する工程と、
該電子部品本体の集合体を前記分割線に沿って分割する工程と、
前記電子部品本体上に搭載部品を実装する工程と、
前記蓋部材を前記電極に接合して前記搭載部品を覆う工程と
を具備することを特徴とする電子部品の製造方法。 It has an electrode to be bonded to the lid member on the side surface of the electronic component main body, and is an electronic component manufacturing method in which an assembly of electronic component main bodies is divided and formed along a dividing line,
Forming a first hole surrounded by the insulating substrate at a position spaced from the dividing line with respect to the insulating substrate before firing;
Filling the first hole with a conductive paste;
Arranging an insulating substrate filled with the conductive paste as an upper layer and laminating a plurality of insulating substrates;
Compressing the laminated insulating substrate to form an assembly of the electronic component bodies;
In order to form the electrode with respect to the compressed insulating substrate, a portion of the first hole is included, and the insulating substrate is punched out within the range where the electrode is formed on the dividing line, so that the second hole is formed. And in this step, the inner surface of the second hole of the insulating substrate disposed in the lower layer is brazed with the conductive paste filled in the first hole,
Next, firing the assembly of the electronic component main body having the second hole;
Dividing the assembly of the electronic component main bodies along the dividing line;
Mounting a mounting component on the electronic component body;
And a step of joining the lid member to the electrode to cover the mounted component.
焼成前の絶縁基板に対し、前記分割線から離間した位置にてその周囲を前記絶縁基板で囲繞される第1の孔を穿設する工程と、
該第1の孔に導電ペーストを充填する工程と、
該導電ペーストで充填された複数の絶縁基板を積層する工程と、
該積層された絶縁基板に対して前記電極を形成すべく、該第1の孔の一部を含み、且つ、前記分割線上における該電極の形成範囲内では前記絶縁基板を打ち抜いて第2の孔を穿設する工程と
を具備することを特徴とする電子部品の製造方法。 It has an electrode to be bonded to the lid member on the side surface of the electronic component main body, and is an electronic component manufacturing method in which an assembly of electronic component main bodies is divided and formed along a dividing line,
Forming a first hole surrounded by the insulating substrate at a position spaced from the dividing line with respect to the insulating substrate before firing;
Filling the first hole with a conductive paste;
Laminating a plurality of insulating substrates filled with the conductive paste;
In order to form the electrode with respect to the laminated insulating substrate, a part of the first hole is included, and the insulating substrate is punched out within the formation range of the electrode on the dividing line to form a second hole. And a method of manufacturing an electronic component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116689A JP2008277388A (en) | 2007-04-26 | 2007-04-26 | Manufacturing method of electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116689A JP2008277388A (en) | 2007-04-26 | 2007-04-26 | Manufacturing method of electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008277388A true JP2008277388A (en) | 2008-11-13 |
Family
ID=40055031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007116689A Withdrawn JP2008277388A (en) | 2007-04-26 | 2007-04-26 | Manufacturing method of electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008277388A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8514527B2 (en) | 2009-12-08 | 2013-08-20 | HGST Netherlands B.V. | Magnetoresistive effect head having a multilayered pinned layer and/or free layer having amorphous and crystalline layers, and systems thereof |
-
2007
- 2007-04-26 JP JP2007116689A patent/JP2008277388A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8514527B2 (en) | 2009-12-08 | 2013-08-20 | HGST Netherlands B.V. | Magnetoresistive effect head having a multilayered pinned layer and/or free layer having amorphous and crystalline layers, and systems thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5278149B2 (en) | Circuit board and circuit module | |
JP4597585B2 (en) | Multilayer electronic component and manufacturing method thereof | |
JPWO2013081156A1 (en) | Image pickup device storage package and image pickup apparatus | |
JP5442974B2 (en) | Manufacturing method of ceramic parts | |
CN110612780B (en) | Multi-connection wiring board, package for housing electronic component, and electronic device | |
JP2014232851A (en) | Electronic element mounting substrate and electronic device | |
JP6039311B2 (en) | Wiring board, electronic device and electronic module | |
JP2017076698A (en) | Wiring board and manufacturing method of the same | |
JP6128209B2 (en) | MULTILAYER WIRING BOARD, MANUFACTURING METHOD THEREOF, AND PROBE CARD BOARD | |
JP2008277388A (en) | Manufacturing method of electronic component | |
JP6121860B2 (en) | Wiring board and electronic device | |
JP6118170B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP2013077739A (en) | Wiring board, electronic device provided with the wiring board, and electronic module device | |
JP2016006846A (en) | Wiring board and electronic apparatus | |
JP2008251850A (en) | Semiconductor device and manufacturing method of the semiconductor device | |
JP2007180080A (en) | Ceramic package and manufacturing method therefor | |
WO2014046133A1 (en) | Package for accommodating electronic part, and electronic device | |
JP2006041310A (en) | Multi-pattern wiring board | |
JP5838978B2 (en) | Ceramic laminated parts | |
JP2005294291A (en) | Solid-state electrolytic capacitor and its manufacturing method, and complex electronic component | |
JP7122939B2 (en) | Wiring board and manufacturing method thereof | |
JP4345971B2 (en) | Manufacturing method of ceramic package | |
TW201806271A (en) | Discharger and method for fabricating the same | |
JP4034913B2 (en) | Manufacturing method of ceramic substrate | |
JP2014007292A (en) | Electronic component housing package and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100706 |