JP2017076698A - Wiring board and manufacturing method of the same - Google Patents

Wiring board and manufacturing method of the same Download PDF

Info

Publication number
JP2017076698A
JP2017076698A JP2015203315A JP2015203315A JP2017076698A JP 2017076698 A JP2017076698 A JP 2017076698A JP 2015203315 A JP2015203315 A JP 2015203315A JP 2015203315 A JP2015203315 A JP 2015203315A JP 2017076698 A JP2017076698 A JP 2017076698A
Authority
JP
Japan
Prior art keywords
wiring layer
substrate body
wiring
pad
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015203315A
Other languages
Japanese (ja)
Inventor
久美 水上
Kumi Mizukami
久美 水上
和重 秋田
Toshifumi Akita
和重 秋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2015203315A priority Critical patent/JP2017076698A/en
Priority to CN201610806879.8A priority patent/CN106604567B/en
Publication of JP2017076698A publication Critical patent/JP2017076698A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board which includes wiring layers formed on a surface of a substrate body made of ceramic and a pad connected with the wiring layer on one end side, and in which a gap is not formed between ceramic layers and the size of the pad can be set with freedom; and provide a manufacturing method of the wiring board.SOLUTION: A wiring board 1 comprises: a substrate body 2 which is made of ceramic c1 and has a pair of opposite surfaces 3, 4; wiring layers 10, 14 formed along the one surface 3 of the substrate body 2; and a pad 9 which is formed on the one surface 3 of the substrate body 2 and connected with the wiring layers 10, 14, in which the bottom side of each of the wiring layers 10, 14 is embedded inside the substrate body 2 than the surface 3 of the substrate body 2, and the pad 9 partially overlaps part of the wiring layers 10, 14 and a thickness of the pad 9 is thicker than that of en exposed portion of the wiring layers 10, 14 on the surface 3 side.SELECTED DRAWING: Figure 1

Description

本発明は、セラミックからなる基板本体の少なくとも一方の表面に配線層と該配線層に接続されたパッドとを有する配線基板およびその製造方法に関する。   The present invention relates to a wiring board having a wiring layer and pads connected to the wiring layer on at least one surface of a substrate body made of ceramic, and a method for manufacturing the same.

例えば、耐湿性および耐水性を向上させ、配線パターンとその端子部を覆う被覆導体(パッドに相当)との接触抵抗を低減するため、セラミックなどからなる基板と、該基板の表面に形成した銀粒子を含む配線パターンと、該配線パターンの一端部に位置する端子部に形成され、該端子部を覆い且つカーボンを含む表面が平坦な被覆導体と、を含む配線基板およびその製造方法が提案されている(例えば、特許文献1参照)。
ところで、平板状のセラミック層と平面視が矩形枠状のセラミック層とを積層した全体が箱形状の基板本体を有し、この基板本体に内設されたキャビティの底面に水晶振動子を搭載するための一対のパッドと、該パッドごとに一端が接続された配線層とを有するセラミック製のパッケージの場合、小型化および低背化の要請に応えるため、前記配線層の一部が上記セラミック層間に進入する場合がある。更に、上記水晶振動子の振動スペースを確保するため、上記パッドを高く形成することも必要となる。
For example, in order to improve moisture resistance and water resistance and reduce contact resistance between a wiring pattern and a coated conductor (corresponding to a pad) covering its terminal portion, a substrate made of ceramic or the like and silver formed on the surface of the substrate A wiring board including a wiring pattern including particles, and a coated conductor formed on a terminal portion located at one end of the wiring pattern, covering the terminal portion and having a flat surface including carbon, and a manufacturing method thereof are proposed. (For example, refer to Patent Document 1).
By the way, the entire laminate of a flat ceramic layer and a ceramic layer having a rectangular frame shape in plan view has a box-shaped substrate body, and a crystal resonator is mounted on the bottom surface of a cavity provided in the substrate body. In the case of a ceramic package having a pair of pads for wiring and a wiring layer having one end connected to each pad, a part of the wiring layer is formed on the ceramic layer in order to meet the demand for miniaturization and low profile. May enter. Furthermore, it is necessary to form the pad high in order to secure a vibration space for the crystal resonator.

しかし、前記パッドを含む配線層を1段の比較的厚肉のメタライズ層により印刷形成すると、該メタライズ層の一部が前記セラミック層同士間に進入した場合、該進入部分に隣接した前記セラミック層同士の間に空隙が形成されるため、前記キャビティの封止性が損なわれる場合があった。
一方、前記配線層を比較的薄肉のメタライズ層で印刷形成した後、かかる配線層の一端部の上面に更にパッドのみを印刷形成すると、2段階目の印刷ズレを考慮して該平面視におけるパッドのサイズが比較的小さくなるため、該パッド上に搭載すべき水晶振動子のサイズや種類が制限される、という場合もあった。
However, when the wiring layer including the pad is printed and formed with a relatively thick metallized layer of one step, when a part of the metallized layer enters between the ceramic layers, the ceramic layer adjacent to the entering part Since voids are formed between them, the sealing performance of the cavities may be impaired.
On the other hand, after the wiring layer is printed and formed with a relatively thin metallized layer, only the pad is further printed on the upper surface of one end of the wiring layer. In some cases, the size and type of the crystal resonator to be mounted on the pad are limited.

特開2005−109312号公報(第1〜9頁、図1〜3)JP-A-2005-109312 (pages 1 to 9, FIGS. 1 to 3)

本発明は、背景技術で説明した問題点を解決し、セラミックからなる基板本体の少なくとも一方の表面に形成した配線層と該配線層に一端部が接続されたパッドとを備え、前述したセラミック層間に隙間が形成されず、且つバッドのサイズも自在に設定できる配線基板およびその製造方法を提供する、ことを課題とする。   The present invention solves the problems described in the background art, and includes a wiring layer formed on at least one surface of a substrate body made of ceramic, and a pad having one end connected to the wiring layer. It is an object of the present invention to provide a wiring board in which no gap is formed and the size of the pad can be freely set and a method for manufacturing the wiring board.

課題を解決するための手段および発明の効果Means for Solving the Problems and Effects of the Invention

本発明は、前記課題を解決するため、セラミックからなる基板本体の表面に形成する配線層の底部を前記表面よりも内側に埋設し、且つ前記配線層の一部と重複してパッドを印刷形成する、ことに着想して成されたものである。
即ち、本発明の配線基板(請求項1)は、セラミックからなり、対向する一対の表面を有する基板本体と、該基板本体の少なくとも一方の表面に沿って形成された配線層と、前記基板本体の上記一方の表面に形成され、且つ上記配線層と接続されたパッドと、を備えた配線基板であって、上記配線層の底部側は、上記基板本体の表面よりも該基板本体の内部に埋設されており、上記パッドは、平面視で一部が上記配線層の一部と重複していると共に、該パッドの厚みは、上記配線層における表面側の露出部分よりも厚い、ことを特徴とする。
In order to solve the above-mentioned problems, the present invention embeds the bottom of the wiring layer formed on the surface of the substrate body made of ceramic inside the surface and prints a pad overlapping with a part of the wiring layer. It was designed with the idea in mind.
That is, the wiring board according to the present invention (Claim 1) is made of ceramic and has a pair of opposing substrate bodies, a wiring layer formed along at least one surface of the substrate body, and the substrate body. A wiring board formed on the one surface of the substrate and connected to the wiring layer, wherein the bottom side of the wiring layer is closer to the inside of the substrate body than the surface of the substrate body. The pad is embedded, and part of the pad overlaps with part of the wiring layer in plan view, and the thickness of the pad is thicker than the exposed part on the surface side of the wiring layer. And

これによれば、以下の効果(1),(2)を奏することが可能となる。
(1)前記配線層の断面積を減らさず、前記基板本体の表面上における該配線層の露出部分の厚みが比較的薄くなるので、当該配線層に一部が重複して接続して形成されるパッドの高さを相対的に高くでき且つその上面を比較的平坦にすることができる。従って、例えば、前記パッド上に追って搭載される水晶振動子の動作スペースを容易に確保できると共に、上記パッド上に水晶振動子や半導体素子などの電子部品を正確に搭載することが可能となる。
(2)前記パッドの平面視における面積を自由に設定できるので、該パッドの広さにより搭載すべき水晶振動子や電子部品のサイズや種類が制限されにくくなる。
According to this, the following effects (1) and (2) can be achieved.
(1) Since the thickness of the exposed portion of the wiring layer on the surface of the substrate body is relatively thin without reducing the cross-sectional area of the wiring layer, a part of the wiring layer is overlapped and connected to the wiring layer. The height of the pad can be made relatively high and the upper surface thereof can be made relatively flat. Therefore, for example, it is possible to easily secure an operation space of a crystal resonator mounted on the pad, and to accurately mount an electronic component such as a crystal resonator or a semiconductor element on the pad.
(2) Since the area of the pad in plan view can be set freely, the size and type of the crystal resonator and electronic components to be mounted are not easily limited by the size of the pad.

尚、前記セラミックは、アルミナ、ムライト、窒化アルミニウムなどの高温焼成セラミック、あるいはガラス−セラミックなどの低温焼成セラミックである。
また、前記基板本体は、単層のセラミック層からなる形態、あるいは、複数のセラミック層を積層した形態の何れでも良い。
更に、前記一対の表面は、相対的な呼称であり、例えば、一方を表面と称し且つ他方を裏面と称することもできる。
また、前記配線層およびパッドは、前記セラミックが高温焼成セラミックの場合には、主にWまたはMoからなり、上記セラミックが低温焼成セラミックの場合には、主にCuまたはAgからなる。
更に、前記パッドは、平面視が正方形に近似した矩形状、五角形以上の正多角形状、あるいは円形状を呈し、その一辺または周辺の一部と所定パターンに形成された前記配線層の先端部(一部)とが平面視で重複するように配設される。
加えて、前記複数の配線層およびパッドは、前記基板本体における一対の表面ごとに複数組が形成されていても良い。
The ceramic is a high-temperature fired ceramic such as alumina, mullite, or aluminum nitride, or a low-temperature fired ceramic such as glass-ceramic.
Further, the substrate main body may be in a form composed of a single ceramic layer or a form in which a plurality of ceramic layers are laminated.
Furthermore, the pair of surfaces are relative names, and for example, one can be referred to as a surface and the other as a back surface.
The wiring layer and the pad are mainly made of W or Mo when the ceramic is a high-temperature fired ceramic, and mainly made of Cu or Ag when the ceramic is a low-temperature fired ceramic.
Furthermore, the pad has a rectangular shape that is approximate to a square in plan view, a regular polygon shape that is a pentagon or more, or a circular shape, and one end or a part of the periphery thereof and a tip portion of the wiring layer formed in a predetermined pattern ( Are partially overlapped with each other in plan view.
In addition, a plurality of sets of the plurality of wiring layers and pads may be formed for each pair of surfaces of the substrate body.

また、本発明には、前記基板本体の少なくとも一方の表面には、該表面の周辺に沿って立設され、且つ前記配線層の少なくとも一部および前記パッドを囲む側壁が形成されている、配線基板(請求項2)も含まれる。
これによれば、前記基板本体の少なくとも一方の表面側に、かかる表面を底面とするキャビティが形成されるので、以下の効果(3),(4)を奏することが可能となる。
(3)上記キャビティの底面となる前記表面を含む平板状のセラミック層と、その周辺に積層される前記側壁を形成する矩形枠状のセラミック層との間に、前記配線層の一部が進入しても、かかる進入部分に隣接した上記セラミック層間に空隙が形成されにくくなる。従って、水晶振動子などが追って搭載される上記キャビティ内の封止性を確保することが可能となる。
(4)前記パッドの平面視における位置を比較的自由に設定できるので、該パッドとキャビティの内壁面との間に隙間を容易に設定できる。従って、水晶振動子や電子部品の搭載時における画像処理を正確に行うことが可能となる。
尚、前記側壁は、基板本体における一対の表面の双方に形成することで、対向する一対のキャビティを備えた配線基板を構成しても良い。
According to the present invention, there is provided a wiring in which at least one surface of the substrate body is erected along the periphery of the surface and a side wall surrounding at least a part of the wiring layer and the pad is formed. A substrate (claim 2) is also included.
According to this, since a cavity having such a surface as the bottom surface is formed on at least one surface side of the substrate body, the following effects (3) and (4) can be achieved.
(3) A part of the wiring layer enters between the flat ceramic layer including the surface serving as the bottom surface of the cavity and the rectangular frame-shaped ceramic layer forming the side wall laminated around the ceramic layer. Even so, it is difficult for voids to be formed between the ceramic layers adjacent to the entry portion. Therefore, it becomes possible to ensure the sealing performance in the cavity in which a crystal resonator or the like is mounted later.
(4) Since the position of the pad in plan view can be set relatively freely, a gap can be easily set between the pad and the inner wall surface of the cavity. Therefore, it is possible to accurately perform image processing when a crystal resonator or electronic component is mounted.
The side wall may be formed on both of the pair of surfaces of the substrate body to constitute a wiring board having a pair of opposed cavities.

一方、本発明による配線基板の製造方法(請求項3)は、セラミックからなり、対向する一対の表面を有する基板本体と、該基板本体の少なくとも一方の表面に沿って形成された配線層と、前記基板本体の前記一方の表面に形成され、且つ上記配線層と接続されたパッドと、を備えた配線基板の製造方法であって、グリーンシートの表面に、金属粉末を含む導電性ペーストを印刷して、未焼成の配線層を形成する工程と、上記未焼成の配線層を含む上記グリーンシートの表面を該グリーンシートの厚み方向に沿ってプレスすることで、上記未焼成の配線層の底部側を上記グリーンシートの表面よりも該グリーンシートの内側に埋設する工程と、上記グリーンシートの表面で且つ平面視で一部が上記未焼成の配線層の一部と重複する位置に、金属粉末を含む導電性ペーストを前記未焼成の配線層における表面側の露出部分よりも厚く印刷して、未焼成のバッドを形成する工程と、を含む、ことを特徴とする。   On the other hand, a method for manufacturing a wiring board according to the present invention (Claim 3) comprises a substrate body made of ceramic and having a pair of opposed surfaces, a wiring layer formed along at least one surface of the substrate body, A method of manufacturing a wiring board comprising a pad formed on the one surface of the substrate body and connected to the wiring layer, wherein a conductive paste containing metal powder is printed on a surface of a green sheet A step of forming an unfired wiring layer, and pressing the surface of the green sheet including the unfired wiring layer along the thickness direction of the green sheet, thereby forming a bottom portion of the unfired wiring layer. A step of embedding a side of the green sheet inward of the green sheet, and a surface of the green sheet that is partially overlapped with a part of the unfired wiring layer in plan view. A conductive paste containing powder was printed thicker than the exposed portion of the surface side of the unfired wiring layer, and forming a bad unfired, and characterized in that.

これによれば、前記3つの工程を経ることによって、前記効果(1),(2)を奏する配線基板を、比較的少なく且つ簡素な工程により、確実に製造することが可能となる(効果(5))。
尚、前記未焼成の配線層やバッドを形成する工程は、前記グリーンシートの表面における所定の位置に対し、例えば、Wなどの金属粉末を含む導電性ペーストをスクリーン印刷することにより行われる。
また、前記未焼成のバッドを形成する工程の後に、前記グリーンシート、配線層、およびパッドなどを同時に焼成する工程が行われる。
According to this, by going through the three steps, it becomes possible to reliably manufacture the wiring board having the effects (1) and (2) by relatively few and simple steps (effect ( 5)).
The step of forming the unfired wiring layer and pad is performed by screen printing a conductive paste containing a metal powder such as W on a predetermined position on the surface of the green sheet.
Further, after the step of forming the unfired pad, a step of simultaneously firing the green sheet, the wiring layer, the pad, and the like is performed.

更に、前記バッドを形成する工程の後に、前記グリーンシートの表面の周辺部に、該表面の平面視の外形と外形が相似形状である枠状のグリーンシートを積層することにより、前記側壁を形成し、且つ上記表面を底面とするキャビティを内設する工程と、その後に上記同時焼成工程を行ってもよい。
また、上記同時焼成工程の後に、外部に露出する前記配線層およびパッドの表面に金属メッキ膜(例えば、Niメッキ膜およびAuメッキ膜)を被覆する工程が行われる。
加えて、前記各工程は、多数個取りの形態により行っても良い。
Further, after the step of forming the bud, the side wall is formed by laminating a frame-like green sheet having a similar shape to the outer shape in plan view on the periphery of the surface of the green sheet. In addition, the step of providing a cavity having the surface as the bottom surface and the co-firing step may be performed thereafter.
Further, after the co-firing step, a step of coating a metal plating film (for example, Ni plating film and Au plating film) on the surface of the wiring layer and the pad exposed to the outside is performed.
In addition, each of the steps may be performed in a multi-cavity form.

本発明による一形態の配線基板を示す斜視図。The perspective view which shows the wiring board of one form by this invention. (A)は図1中のA−A線の矢視に沿った位置(基板本体の表面)における平面図、(B)は(A)中のB−B線の矢視に沿った部分垂直断面図。(A) is a top view in the position (surface of a substrate main body) along the arrow of the AA line in FIG. 1, (B) is the partial perpendicular along the arrow of the BB line in (A). Sectional drawing. 図1中および図2(A)中のC−C線の矢視に沿った垂直断面図。FIG. 3 is a vertical sectional view taken along the line CC in FIG. 1 and FIG. (A)乃至(D)は第1の配線基板の各製造工程を示す概略図。(A) thru | or (D) are schematic which shows each manufacturing process of a 1st wiring board. 図4(D)に続く製造工程を示す概略図。Schematic which shows the manufacturing process following FIG.4 (D). 上記配線基板の応用形態を示す上記図3と同様な垂直断面図。FIG. 4 is a vertical sectional view similar to FIG. 3 showing an application form of the wiring board. 本発明における異なる形態の配線基板を示す平面図。The top view which shows the wiring board of a different form in this invention. 図7中のX−X線の矢視に沿った垂直断面図。FIG. 8 is a vertical sectional view taken along line XX in FIG. 7.

以下において、本発明を実施するための形態について説明する。
図1は、本発明による一形態の配線基板1を示す斜視図、図2(A)は図1中のA−A線の矢視に沿った位置(基板本体2の表面3)における平面図、(B)は(A)中のB−B線の矢視に沿った部分垂直断面図、図3は、図1中および図2(A)中のC−C線の矢視に沿った垂直断面図である。
上記配線基板1は、図1〜図3に示すように、平面視が長方形(矩形)状で対向する表面3および裏面(表面)4を有する基板本体2と、前記表面3に沿って所定のパターンで形成された2つの配線層10,14と、前記表面3に形成され且つ上記配線層10,14に一部が個別に接続された一対のパッド9と、上記基板本体2の表面3の周辺に沿って立設され、平面視が矩形枠状で且つ上記一対のパッド9および配線層10,14の大部分(一部)を囲む側壁6とを備えている。
上記基板本体2は、平板状のセラミック層c1からなり、その表面3の周辺に沿ってセラミック層c2からなる上記側壁6が一体に積層されている。尚、前記セラミック層c1,c2は、例えば、アルミナを主成分としている。
Hereinafter, modes for carrying out the present invention will be described.
FIG. 1 is a perspective view showing a wiring board 1 according to an embodiment of the present invention, and FIG. 2A is a plan view at a position (surface 3 of the board body 2) along the line AA in FIG. , (B) is a partial vertical sectional view taken along the line BB in (A), and FIG. 3 is taken along the line CC in FIG. 1 and FIG. 2 (A). It is a vertical sectional view.
As shown in FIGS. 1 to 3, the wiring board 1 includes a substrate body 2 having a front surface 3 and a back surface (front surface) 4 facing each other in a rectangular (rectangular) shape in plan view, and a predetermined along the front surface 3. Two wiring layers 10 and 14 formed in a pattern; a pair of pads 9 formed on the surface 3 and partially connected to the wiring layers 10 and 14; and a surface 3 of the substrate body 2 A side wall 6 is provided which is provided along the periphery and has a rectangular frame shape in plan view and surrounds most (a part) of the pair of pads 9 and the wiring layers 10 and 14.
The substrate body 2 is made of a flat ceramic layer c1, and the side wall 6 made of the ceramic layer c2 is integrally laminated along the periphery of the surface 3 thereof. The ceramic layers c1 and c2 are mainly composed of alumina, for example.

また、前記側壁6は、図1,図2(A),図3に示すように、その内側に位置する四辺の内壁面8と共に、基板本体2の表面3を底面とする全体が直方体形状のキャビティ7を形成している。
更に、前記基板本体2および側壁6は、平面視の四辺ごとに側面5を有し、これらの側面5同士間に位置する四隅には、平面視が円弧形状に窪んだ凹面5aが形成されている。かかる凹面5aには、平面視が相似形状の凹面導体17が形成され、該凹面導体17の上端部は、前記側壁6の頂面の全面に形成された平面視が矩形枠状を呈する封止用の導体層18と個別に接続されている。上記凹面導体17の下端部は、基板本体2の裏面4における四隅側に形成された4つの接続端子19と個別に接続されている。
尚、前記パッド9、配線層10,14、凹面導体17、封止用の導体層18、および接続端子は、例えば、WあるいはMoからなる。
Further, as shown in FIGS. 1, 2 (A), and 3, the side wall 6 has a rectangular parallelepiped shape as a whole with the inner surface 8 of the four sides positioned inside thereof and the surface 3 of the substrate body 2 as the bottom surface. A cavity 7 is formed.
Furthermore, the substrate body 2 and the side wall 6 have side surfaces 5 for each of the four sides in plan view, and concave surfaces 5a whose plan view is recessed in an arc shape are formed at the four corners located between the side surfaces 5. Yes. A concave conductor 17 having a similar shape in plan view is formed on the concave surface 5a, and the upper end portion of the concave conductor 17 is a sealing formed in a rectangular frame shape in plan view formed on the entire top surface of the side wall 6. The conductor layer 18 is individually connected. The lower end portion of the concave conductor 17 is individually connected to four connection terminals 19 formed on the four corners of the back surface 4 of the substrate body 2.
The pad 9, the wiring layers 10, 14, the concave conductor 17, the sealing conductor layer 18, and the connection terminal are made of, for example, W or Mo.

また、前記一方の配線層10は、図1,図2(A),(B)に示すように、平面視で前記側壁6における一方の長辺の内壁面8に沿って直線状に形成され、その基端側に位置する接続導体13を介して、前記凹面導体17に接続され、その先端側には、前記表面3の中央側に斜めに延びた接続部12を有している。更に、かかる配線層10の幅方向における外側辺は、前記セラミック層c1,c2間に進入し、且つかかる外側辺の中間には、隣接する前記側面5に先端面が露出するメッキ用配線11を有している。該メッキ用配線11、上記接続部12、および接続導体13を含む配線層10は、図2(B)に示すように、その底部側が前記基板本体2の表面3よりもセラミック層c1の内側に位置するように埋設されている。   The one wiring layer 10 is formed linearly along the inner wall surface 8 of one long side of the side wall 6 in plan view, as shown in FIGS. 1, 2A, and 2B. The connecting conductor 13 is connected to the concave conductor 17 via the connecting conductor 13 located on the base end side, and has a connecting portion 12 extending obliquely toward the center side of the surface 3 on the tip end side. Further, the outer side in the width direction of the wiring layer 10 enters between the ceramic layers c1 and c2, and in the middle of the outer side, there is a plating wiring 11 in which the end surface is exposed on the adjacent side surface 5. Have. As shown in FIG. 2B, the wiring layer 10 including the plating wiring 11, the connection portion 12, and the connection conductor 13 has a bottom side closer to the inside of the ceramic layer c 1 than the surface 3 of the substrate body 2. It is buried to be located.

前記配線層10の厚みは、約5〜10μmであり、このうち前記セラミック層c1内に埋設される底部側に深さは、約3〜6μmである。即ち、前記表面3上に露出する記配線層10の厚みは、約2〜4μmの薄さである。しかも、前記配線層10の幅方向における外側辺が進入する前記セラミック層c1,c2間の付近には、製造時における空隙が形成されていない。
上記配線層10の先端側に位置する接続部12は、平面視で前記パッド9の一部(隅部)と重複している。該パッド9は、平面視が正方形で且つ全体が四角錐形状を呈し、その厚みは、約15〜40μmである。即ち、パッド9の厚みは、配線層10の厚みよりも大である。
The wiring layer 10 has a thickness of about 5 to 10 μm, and the depth of the wiring layer 10 on the bottom side embedded in the ceramic layer c1 is about 3 to 6 μm. That is, the thickness of the wiring layer 10 exposed on the surface 3 is about 2 to 4 μm. In addition, no gap is formed in the vicinity between the ceramic layers c1 and c2 into which the outer side in the width direction of the wiring layer 10 enters.
The connection portion 12 located on the distal end side of the wiring layer 10 overlaps with a part (corner portion) of the pad 9 in plan view. The pad 9 has a square shape in plan view and a quadrangular pyramid shape as a whole, and a thickness of about 15 to 40 μm. That is, the thickness of the pad 9 is larger than the thickness of the wiring layer 10.

また、他方の配線層14は、図2(A),(B)に示すように、平面視で前記側壁6における他方の長辺の内壁面8に沿って直線状に形成され、その基端側に位置する前記とは別の接続導体13を介して、前記と別の凹面導体17に接続され、その内側辺には、平面視で扁平な台形状の接続部16を有している。更に、該配線層14の幅方向における外側辺は、前記セラミック層c1,c2間に進入し、且つ該外側辺の先端には、隣接する前記側面5に先端面が露出するメッキ用配線15を有している。該メッキ用配線15、上記接続部16、および接続導体13を含む配線層14も、図2(B)に示すように、そけらの底部側が前記基板本体2の表面3よりもセラミック層c1の内側に位置するように埋設されている。   Further, as shown in FIGS. 2A and 2B, the other wiring layer 14 is formed linearly along the inner wall surface 8 of the other long side of the side wall 6 in plan view, and its base end. It is connected to a concave conductor 17 different from that described above via a connection conductor 13 different from that described above, and has a flat trapezoidal connection portion 16 in plan view on its inner side. Further, the outer side in the width direction of the wiring layer 14 enters between the ceramic layers c1 and c2, and the plating wiring 15 whose tip surface is exposed on the adjacent side surface 5 is provided at the tip of the outer side. Have. The wiring layer 14 including the plating wiring 15, the connecting portion 16, and the connecting conductor 13 also has a ceramic layer c 1 at the bottom side of the substrate rather than the surface 3 of the substrate body 2, as shown in FIG. It is buried so as to be located inside.

前記配線層14の厚みや、前記セラミック層c1内に埋設される底部側の深さは、前記配線層10の厚みや埋設されるの深さと同様である。そのため、配線層14の幅方向における外側辺が進入する前記セラミック層c1,c2間の付近にも、製造時において空隙が形成されていない。
尚、上記メッキ用配線15は、本配線基板1を多数個取りで製造する際に、隣接する配線基板1の前記メッキ用配線11と接続され、電解金属メッキに活用される。
上記配線層14の接続部16は、平面視で前記とは別のパッド9の一部(一辺部)と重複している。該パッド9も、前記同様の形状および厚みである。
The thickness of the wiring layer 14 and the depth on the bottom side embedded in the ceramic layer c1 are the same as the thickness of the wiring layer 10 and the depth of embedded. Therefore, no gap is formed in the vicinity of the ceramic layers c1 and c2 into which the outer side in the width direction of the wiring layer 14 enters.
The plating wiring 15 is connected to the plating wiring 11 of the adjacent wiring board 1 and used for electrolytic metal plating when a large number of the wiring boards 1 are manufactured.
The connection part 16 of the wiring layer 14 overlaps with a part (one side part) of the pad 9 different from the above in plan view. The pad 9 has the same shape and thickness as described above.

更に、前記一対のパッド9は、図1に示すように、平面視が正方形状で且つ全体が四角錐形状を呈し、図2(A)に示すように、何れも前記側壁6の内壁面8から距離を置いて離れた位置に形成されている。
以上のような配線基板1は、前記一対のパッド9の上面ごとに、追って図示しない水晶振動子が、その基端側に位置する一対の電極を介して搭載された後、前記封止用の導体層18の上面に、図示しない金属蓋がシーム溶接あるいはロウ付けにより接合される。その結果、上記水晶振動子の振動スペースが確保され、且つ該水晶振動子を含む前記キャビティ7内を外部から確実に封止することが可能となる。
前記のような構成および構造を有する前記配線基板1によれば、前記のような効果(1)〜(4)を確実に奏することができる。
Further, as shown in FIG. 1, the pair of pads 9 have a square shape in plan view and an overall quadrangular pyramid shape, and as shown in FIG. It is formed at a position away from.
In the wiring board 1 as described above, after a crystal resonator (not shown) is mounted on each upper surface of the pair of pads 9 via a pair of electrodes located on the base end side, A metal lid (not shown) is joined to the upper surface of the conductor layer 18 by seam welding or brazing. As a result, a vibration space of the crystal resonator is secured, and the inside of the cavity 7 including the crystal resonator can be reliably sealed from the outside.
According to the wiring board 1 having the configuration and structure as described above, the effects (1) to (4) as described above can be reliably achieved.

以下において、前記配線基板1の製造方法について説明する。
予め、アルミナ粉末、バインダ樹脂、溶剤、および、可塑剤などを適量ずつ配合してセラミックスラリを作製し、該スラリをドクターブレード法によってシート状に成形することにより、多数個取り用である2枚のセラミックグリーンシート(以下、単にグリーンシートと称する)g1,g2を用意した。
先ず、図4(A)に示すように、対向する表面3および裏面4を有する一方のグリーンシートg1に対し、追って前記セラミック層c1となる平面視が長方形である複数の製品エリアpa同士を区画する仮想の切断予定面cfを、平面視で格子形状となるように縦横に沿って設定した。かかる切断予定面cf同士が縦横に交差する交点付近ごとに、ポンチとダイとを用いる公知の打ち抜き加工を行って、断面が円形状の貫通孔20を個別に形成した。
Below, the manufacturing method of the said wiring board 1 is demonstrated.
A ceramic slurry is prepared by blending appropriate amounts of alumina powder, binder resin, solvent, plasticizer, etc. in advance, and the slurry is formed into a sheet by the doctor blade method, so that two pieces are for taking a large number of pieces. Ceramic green sheets (hereinafter, simply referred to as green sheets) g1 and g2 were prepared.
First, as shown in FIG. 4 (A), a plurality of product areas pa having a rectangular shape in plan view to be the ceramic layer c1 are partitioned for one green sheet g1 having the front surface 3 and the back surface 4 facing each other. The virtual scheduled cutting plane cf is set along the length and breadth so as to have a lattice shape in plan view. A known punching process using a punch and a die was performed near each intersection where the planned cutting surfaces cf intersect each other vertically and horizontally to individually form through-holes 20 having a circular cross section.

次に、前記グリーンシートg1の製品エリアpaごとにおける表面3に対し、W粉末あるいはMo粉末を含む導電性ペーストをスクリーン印刷して、図4(A)に示すように、所定のパターンを有し且つ厚みが約約6〜12μmである未焼成の配線層10と、図示しない未焼成の配線層14とを同時に形成した。かかる配線層10,14は、前記接続部12,16、接続導体13、およびメッキ用配線11,15を含んでいる。この際、図示で前後方向において隣接する製品エリアpa同士のメッキ用配線11,15は、互いに接続されていた。
次いで、図4(B)中の白抜きの矢印で示すように、未焼成の上記配線層10(14)を有するグリーンシートg1の表面3に対し、その厚み方向に沿って全体がほぼ均一な圧力によるプレスを施した。その結果、図示のように、未焼成の配線層10(14)の底部側は、グリーンシートg1の表面3よりもその内側に約3〜6μmの深さで埋設された。
Next, the surface 3 in each product area pa of the green sheet g1 is screen-printed with a conductive paste containing W powder or Mo powder, and has a predetermined pattern as shown in FIG. An unfired wiring layer 10 having a thickness of about 6 to 12 μm and an unfired wiring layer 14 (not shown) were formed at the same time. The wiring layers 10 and 14 include the connection portions 12 and 16, the connection conductor 13, and the plating wirings 11 and 15. At this time, the plating wires 11 and 15 in the product areas pa adjacent in the front-rear direction in the drawing are connected to each other.
Next, as shown by the white arrow in FIG. 4B, the whole surface 3 of the green sheet g1 having the unfired wiring layer 10 (14) is substantially uniform along the thickness direction. Pressing by pressure was performed. As a result, as shown in the drawing, the bottom side of the unfired wiring layer 10 (14) was buried at a depth of about 3 to 6 μm inside the surface 3 of the green sheet g1.

更に、図4(B)に示すように、前記グリーンシートg1の裏面4における前記貫通孔20ごとの開口部の周囲に、前記同様の導電性ペーストをスクリーン印刷して、上記貫通孔20に隅部が臨む前記製品エリアpaごとに所定パターンを有する未焼成の接続端子19を形成した。
次に、図4(C)に示すように、配線層10の接続部12と、図示しない配線層14の接続部16との上方に対し、前記同様の導電性ペーストをスクリーン印刷することにより、平面視で互いに一部が重複するように未焼成のパッド9を、配線層10(14)よりも高く(厚く)して形成した。
Further, as shown in FIG. 4B, the same conductive paste is screen-printed around the opening of each through-hole 20 on the back surface 4 of the green sheet g1, and the through-hole 20 is cornered. An unfired connection terminal 19 having a predetermined pattern was formed for each product area pa facing the part.
Next, as shown in FIG. 4C, the same conductive paste as described above is screen-printed above the connection portion 12 of the wiring layer 10 and the connection portion 16 of the wiring layer 14 (not shown). The unfired pad 9 was formed so as to be higher (thicker) than the wiring layer 10 (14) so as to partially overlap each other in plan view.

並行して、他方のグリーンシートg2にも、前記同様の切断予定面cfを設定し、且つ前記同様の貫通孔20を形成すると共に、平面視で縦横に隣接する製品エリアpaごとの中央部に打ち抜き加工を施して、平面視が長方形状で且つ四辺の内壁面8を有する通し孔(図示せず)を形成した。引き続いて、平面視で格子状に配設された前記通し孔を囲み且つ上記貫通孔20を除いた上記グリーンシートg2の表面全体に対し、前記同様の導電性ペーストをスクリーン印刷することにより、平面視が製品エリアpaごとに矩形枠形状を呈する未焼成の導体層18を形成した。   In parallel, the same cutting scheduled surface cf is set on the other green sheet g2 and the same through-hole 20 is formed, and at the center of each product area pa adjacent vertically and horizontally in plan view. Punching was performed to form a through-hole (not shown) having a rectangular shape in plan view and having four side walls 8. Subsequently, the same conductive paste is screen-printed on the entire surface of the green sheet g2 that surrounds the through-holes arranged in a lattice shape in plan view and excludes the through-holes 20, thereby providing a flat surface. An unfired conductor layer 18 having a rectangular frame shape for each product area pa was formed.

次に、図4(D)に示すように、前記グリーンシートg1の表面3上に上記グリーンシートg2を、互いの切断予定面cfが一致するように積層し且つ圧着した。その結果、グリーンシートg1の表面3を底面とし、該底面(3)と四辺の内壁面8とからなるキャビティ7が前記製品エリアpaごとに形成された。この際、前記配線層10,14の外側辺が上記グリーンシートg1,g2間に進入していたが、かかる進入部分の外側に隣接する当該グリーンシートg1,g2間には、空隙が形成されていなかった。   Next, as shown in FIG. 4 (D), the green sheet g2 was laminated on the surface 3 of the green sheet g1 so that the respective cut scheduled surfaces cf coincided with each other and pressed. As a result, a cavity 7 comprising the bottom surface (3) and the four inner wall surfaces 8 was formed for each product area pa, with the front surface 3 of the green sheet g1 being the bottom surface. At this time, the outer sides of the wiring layers 10 and 14 entered between the green sheets g1 and g2, but a gap was formed between the green sheets g1 and g2 adjacent to the outside of the entry portion. There wasn't.

引き続いて、積層された前記グリーンシートg1,g2において、互いに連通した前記貫通孔20ごとの内周面に沿って、前記同様の導電性ペーストを吸引しつつ塗布して、全体が円筒形状を呈する未焼成の筒形導体17aを形成した。
次いで、前記グリーンシートg1,g2の積層体を、所要の温度帯に加熱し且つ保持することで、かかるグリーンシートg1,g2の積層体を焼成した。
その結果、図5に示すように、上記グリーンシートg1,g2は、互いに一体に積層されたセラミック層c1,c2になると共に、前記パッド9、配線層10,14、筒形導体17a、導体層18、および接続端子19も同時に焼成された。
尚、上記グリーンシートg1,g2の前記圧着前に、これらの貫通孔20の内周面に沿って前記同様の導電性ペーストを吸引しつつ塗布する順序にしても良い。
Subsequently, in the laminated green sheets g1 and g2, the same conductive paste is applied while sucking along the inner peripheral surface of each of the through holes 20 communicating with each other, and the whole exhibits a cylindrical shape. An unfired cylindrical conductor 17a was formed.
Next, the laminate of green sheets g1 and g2 was baked by heating and holding the laminate of green sheets g1 and g2 in a required temperature range.
As a result, as shown in FIG. 5, the green sheets g1 and g2 become ceramic layers c1 and c2 that are integrally laminated with each other, and the pads 9, the wiring layers 10 and 14, the cylindrical conductor 17a, and the conductor layers. 18 and the connection terminal 19 were also fired at the same time.
In addition, before the said green sheets g1 and g2 are pressure-bonded, the same conductive paste may be applied while sucking along the inner peripheral surfaces of these through holes 20.

更に、上記セラミック層c1,c2の周辺に位置する図示しない耳部(捨て代)に予め形成された複数のメッキ用電極ごとに、それぞれ電極ピン(何れも図示せず)を接触させた状態で、上記セラミック層c1,c2の積層体を電解Niメッキ浴および電解Auメッキ浴(何れも図示せず)に順次浸漬する電解Niメッキおよび電解Auメッキを施した。その結果、上記セラミック層c1,c2の積層体において、外部に露出する前記パッド9、配線層10,14、筒形導体17a、導体層18、および接続端子19の表面に、所要の厚みを有するNiメッキ膜およびAuメッキ膜(何れも図示せず)が被覆された。   Furthermore, in the state which contacted each electrode pin (all not shown) for every some electrode for plating previously formed in the ear | edge part (discard allowance) which is located in the circumference | surroundings of the said ceramic layers c1 and c2. Electrolytic Ni plating and electrolytic Au plating were performed in which the laminate of the ceramic layers c1 and c2 was sequentially immersed in an electrolytic Ni plating bath and an electrolytic Au plating bath (both not shown). As a result, the laminated body of the ceramic layers c1 and c2 has a required thickness on the surface of the pad 9, the wiring layers 10 and 14, the cylindrical conductor 17a, the conductor layer 18, and the connection terminal 19 exposed to the outside. A Ni plating film and an Au plating film (both not shown) were coated.

最後に、前記セラミック層c1,c2積層体の前記切断予定面cfに沿って、その厚み方向に沿って高速で回転する円盤形ブレード(図示せず)を移動させる切断工程を行った。この際、前記筒形導体17aは、前記凹面導体17に4分割された。その結果、前記図1〜図3に示した前記配線基板1を複数個得ることができた。
以上のような製造方法によれば、複数の前記配線基板1を比較的少なく且つ簡素な工程によって、確実に製造することができた(効果(5))。
Finally, a cutting process was performed in which a disk-shaped blade (not shown) that rotates at high speed along the thickness direction along the planned cutting surface cf of the ceramic layer c1, c2 laminate was performed. At this time, the cylindrical conductor 17 a was divided into four concave conductors 17. As a result, a plurality of the wiring boards 1 shown in FIGS. 1 to 3 could be obtained.
According to the manufacturing method as described above, the plurality of wiring boards 1 can be reliably manufactured by relatively few and simple processes (effect (5)).

図6は、前記配線基板1の応用形態である配線基板1aを示す前記図3と同様な垂直断面図である。
かかる配線基板1aは、図6に示すように、前記同様の基板本体2と、その表面3および裏面4に沿って所定のパターンで形成された前記同様である2つずつの配線層10(14)と、該配線層10(14)の接続部12ごとに一部が重複して接続された上下一対ずつのパッド9と、上記基板本体2の表面3および裏面4の周辺ごとに沿って立設され、平面視が矩形枠状で且つ上記パッド9および配線層10,16の中央側(一部)を囲む側壁6a,6bとを備えている。
即ち、かかる配線基板1aは、上記基板本体2の上下に、その表面3または裏面4を底面とし、該底面(3,4)と、上記側壁6a,6bの内壁面8ごととによりなる上下一対のキャビティ7a,7bを有している。
FIG. 6 is a vertical sectional view similar to FIG. 3 showing a wiring board 1 a which is an application form of the wiring board 1.
As shown in FIG. 6, the wiring board 1a has the same two wiring layers 10 (14) that are formed in a predetermined pattern along the front surface 3 and the back surface 4 thereof. ), And a pair of upper and lower pads 9 that are partially connected for each connection portion 12 of the wiring layer 10 (14), and the periphery of the front surface 3 and the back surface 4 of the substrate body 2. And a side wall 6a, 6b surrounding the center side (part) of the pad 9 and the wiring layers 10, 16 in a rectangular frame shape.
That is, the wiring board 1a has a pair of upper and lower sides formed by the bottom surface (3, 4) and the inner wall surfaces 8 of the side walls 6a, 6b above and below the substrate body 2 with the front surface 3 or the back surface 4 as a bottom surface. Cavities 7a and 7b.

更に、前記側壁6a,6bごとの頂面の全面には、平面視が矩形枠状を呈する封止用の導体層18が個別に形成されている。尚、前記基板本体2と、上下の側壁6とは、それぞれを構成するセラミック層c1〜c3が一体にして積層されている。また、セラミック層c1〜c3からなる四辺の側面5同士間の隅部ごとには、前記同様の凹面導体17が形成され、かかる凹面導体17の何れかには、前記配線層10(14)ごとの接続導体13が接続されている。
以上のような構成および構造を有する配線基板1aによっても、前記のような効果(1)〜(4)を奏することが可能である。
尚、前記配線基板1aは、前記配線基板1の製造方法に対し、基板本体2の裏面4側にも配線層10(14)やパッド9を形成する工程や、側壁6となるセラミック層c3を積層する工程などを更に加えることによって、容易に製造することが可能である。
Further, a sealing conductor layer 18 having a rectangular frame shape in plan view is individually formed on the entire top surface of each of the side walls 6a and 6b. The substrate body 2 and the upper and lower side walls 6 are integrally laminated with ceramic layers c1 to c3 constituting each of them. In addition, a concave conductor 17 similar to that described above is formed at each corner between the four side surfaces 5 made of the ceramic layers c1 to c3, and any one of the concave conductors 17 includes the wiring layer 10 (14). Connecting conductors 13 are connected.
The effects (1) to (4) as described above can also be achieved by the wiring board 1a having the above configuration and structure.
The wiring board 1a is different from the manufacturing method of the wiring board 1 in that a step of forming the wiring layer 10 (14) and the pad 9 on the back surface 4 side of the substrate body 2 and a ceramic layer c3 serving as the side wall 6 It can be easily manufactured by further adding a lamination process or the like.

図7は、異なる形態の配線基板21を示す平面図、図8は、図7中のX−X線の矢視に沿った垂直断面図である。
かかる配線基板21は、図7,図8に示すように、セラミック層(セラミック)c1〜c3を積層してなり、平面視が正方形(矩形)状で互いに対向する表面23および裏面(表面)24を有する基板本体22と、該基板本体22の表面23に形成され且つ該表面23において互いに交差する2つの対角線方向に沿った4つの配線層26と、該配線層26ごとの上記表面23の中央側の端部に個別に接続された前記同様の形状を有する4つのパッド30と、を備えている。
上記4つの配線層26の底部側は、図8に示すように、上記基板本体22の表面23よりも該基板本体22の内部に埋設されている。
FIG. 7 is a plan view showing a wiring board 21 of a different form, and FIG. 8 is a vertical sectional view taken along the line XX in FIG.
As shown in FIGS. 7 and 8, the wiring substrate 21 is formed by laminating ceramic layers (ceramics) c <b> 1 to c <b> 3 and has a square (rectangular) shape in plan view and a front surface 23 and a back surface (front surface) 24 that face each other. A substrate body 22 having four wiring layers 26 along two diagonal directions formed on the surface 23 of the substrate body 22 and intersecting each other on the surface 23, and the center of the surface 23 for each wiring layer 26. And four pads 30 having the same shape as described above and individually connected to the end portions on the side.
As shown in FIG. 8, the bottom side of the four wiring layers 26 is embedded in the substrate body 22 rather than the surface 23 of the substrate body 22.

また、図7,図8に示すように、前記基板本体22における四辺の側面25同士間の隅部ごとには、前記同様の凹面25aが形成されている。該凹面25aごとには、平面視が相似形状の凹面導体27が形成され、該凹面導体27の上端部は、前記4つの配線層26の周辺部と個別に接続されており、当該凹面導体27の下端部は、基板本体22の裏面24の四隅側に形成された4つの接続端子29と個別に接続されている。
更に、図8に示すように、基板本体22を構成するセラミック層c1〜c3間には、所定パターンの導体層31,32が形成され、該導体層31,32は、セラミック層c1〜c3を個別に貫通するビア導体33を介して、前記パッド30、および基板本体22の裏面24の比較的中央側に形成された接続端子28に電気的に導通可能とされている。
そして、図8に示すように、前記4つのパッド30の上方には、図示しないロウ材などを介して、半導体素子などの電子部品34が追って搭載される。
As shown in FIGS. 7 and 8, a concave surface 25a similar to the above is formed at each corner between the four side surfaces 25 of the substrate body 22. A concave conductor 27 having a similar shape in plan view is formed for each concave surface 25a, and the upper ends of the concave conductors 27 are individually connected to the peripheral portions of the four wiring layers 26. Are connected individually to four connection terminals 29 formed on the four corners of the back surface 24 of the substrate body 22.
Furthermore, as shown in FIG. 8, conductor layers 31 and 32 having a predetermined pattern are formed between the ceramic layers c1 to c3 constituting the substrate body 22, and the conductor layers 31 and 32 are formed of ceramic layers c1 to c3. Through the via conductors 33 penetrating individually, the pads 30 and the connection terminals 28 formed on the relatively center side of the back surface 24 of the substrate body 22 can be electrically connected.
As shown in FIG. 8, an electronic component 34 such as a semiconductor element is mounted on the four pads 30 via a brazing material (not shown).

尚、基板本体22を構成する前記セラミック層c1〜c3は、アルミナを主成分とし、前記配線層26、凹面導体27、接続端子28,29、パッド30、導体層31,32、およびビア導体33は、WあるいはMoからなる。また、前記配線層26の厚みは、約5〜10μmで且つ基板本体22の内部に埋設される深さは、約3〜6μmである。更に、前記パッド30は、平面視で四隅の円弧部を有する正方形状で且つ四角錐形状を呈し、その厚みは、約15〜40μmである。
以上のような配線基板21は、追って前記セラミック層c3となるグリーンシートの表面23に未焼成の配線層26を印刷形成し、該未焼成の配線層26を含む前記表面23を前記同様にプレスした後、前記未焼成の配線層26ごとの中央側の端部に、平面視で互いに一部が重複するように未焼成のパッド30を個別に印刷形成する各工程を行うことで、前記同様にして製造することが可能である。
The ceramic layers c1 to c3 constituting the substrate body 22 are mainly composed of alumina, and the wiring layer 26, the concave conductor 27, the connection terminals 28 and 29, the pads 30, the conductor layers 31 and 32, and the via conductor 33. Consists of W or Mo. The wiring layer 26 has a thickness of about 5 to 10 [mu] m and a depth embedded in the substrate body 22 of about 3 to 6 [mu] m. Further, the pad 30 has a square shape and a quadrangular pyramid shape having four arcuate portions in plan view, and has a thickness of about 15 to 40 μm.
The wiring substrate 21 as described above is formed by printing an unfired wiring layer 26 on the surface 23 of the green sheet that will be the ceramic layer c3 later, and pressing the surface 23 including the unfired wiring layer 26 in the same manner as described above. Then, each step of individually printing and forming unfired pads 30 so as to partially overlap each other in a plan view is performed at the center-side end portion of each unfired wiring layer 26 in the same manner as described above. Can be manufactured.

前記のような構成および構造を有する配線基板21によっても、前記のような効果(1)〜(4)を奏することが可能である。
尚、前記基板本体22は、セラミック層c3のみとし、前記導体層31,32などを省略した形態としても良い。
The effects (1) to (4) as described above can also be achieved by the wiring board 21 having the configuration and structure as described above.
The substrate body 22 may be formed of only the ceramic layer c3 and the conductor layers 31 and 32 may be omitted.

本発明は、前述したような各形態に限定されるものではない。
例えば、前記セラミック層c1〜c3は、ムライトや窒化アルミニウムなどの高温焼成セラミックとしたり、ガラス−セラミックなどの低温焼成セラミックとしても良い。後者の場合、前記配線層10,14,26や、パッド9,30なとの各導体には、CuあるいはAgなどが適用される。
また、前記パッド9,30は、平面視が長方形状、円形状、楕円形状、長円形状を呈する形態としても良い。
更に、前記配線基板1,1aは、前記配線層10,14が、前記側壁6の(キャビティ7の)内壁面8に接していない形態としても良い。
また、前記配線基板21は、その基板本体22の表面23における周辺部に沿って、平面視が正方形(矩形)枠状の側壁を積層して、かかる側壁の4つの内壁面と上記表面23を底面とするキャビティを形成した形態としても良い。
加えて、前記配線基板1a,1b,21は、前記配線層10,14,26の表面3,23と面一になる態様で、かかる配線層10,14,26が基板本体2,22の内部に埋設された形態としても良い。
The present invention is not limited to the embodiments described above.
For example, the ceramic layers c1 to c3 may be a high-temperature fired ceramic such as mullite or aluminum nitride, or a low-temperature fired ceramic such as glass-ceramic. In the latter case, Cu, Ag, or the like is applied to each of the conductors such as the wiring layers 10, 14, 26 and the pads 9, 30.
The pads 9 and 30 may have a rectangular shape, a circular shape, an elliptical shape, or an oval shape in plan view.
Further, the wiring boards 1 and 1a may be configured such that the wiring layers 10 and 14 are not in contact with the inner wall surface 8 (of the cavity 7) of the side wall 6.
Further, the wiring board 21 is formed by laminating side walls having a square (rectangular) frame shape in plan view along the peripheral portion of the surface 23 of the board body 22 so that the four inner wall surfaces of the side walls and the surface 23 are formed. It is good also as a form which formed the cavity used as a bottom face.
In addition, the wiring boards 1a, 1b, and 21 are in a mode that is flush with the surfaces 3 and 23 of the wiring layers 10, 14, and 26. It is good also as a form embedded in.

本発明によれば、セラミックからなる基板本体の表面に形成された配線層と該配線層に一端部が接続されたパッドとを備え、前記のようなセラミック層間に隙間が形成されず、且つバッドのサイズも自在に設定できる配線基板およびその製造方法を確実に提供することができる。   According to the present invention, a wiring layer formed on the surface of a substrate body made of ceramic and a pad having one end connected to the wiring layer, no gap is formed between the ceramic layers, and a pad is formed. It is possible to reliably provide a wiring board and a manufacturing method thereof in which the size of the wiring board can be freely set.

1,1a,21……配線基板
2,22……………基板本体
3,23……………表面
4,24……………裏面(表面)
6,6a,6b……側壁
9,30……………パッド
10,14,26…配線層
c1〜c3…………セラミック層(セラミック)
g1,g2…………グリーンシート
1, 1a, 21 ... Wiring board 2, 22 ... ... Board body 3, 23 ... ... Front side 4, 24 ... ... Back side (front side)
6, 6a, 6b …… Side wall 9, 30 ………… Pad 10, 14, 26… Wiring layer c1 to c3 …… Ceramic layer (ceramic)
g1, g2 ………… Green sheet

また、本発明には、前記基板本体の少なくとも一方の表面には、該表面の周辺に沿って立設され、且つ前記配線層の少なくとも一部および前記パッドを囲む側壁が形成されている、配線基板(請求項2)も含まれる。
更に、本発明には、前記表面を含む平板状のセラミック層と、その周辺に形成され且つ前記側壁を形成する矩形枠状のセラミック層との間に、前記配線層の一部が形成されている、配線基板(請求項3)も含まれる
これによれば、前記基板本体の少なくとも一方の表面側に、かかる表面を底面とするキャビティが形成されるので、以下の効果(3),(4)を奏することが可能となる。
(3)上記キャビティの底面となる前記表面を含む平板状のセラミック層と、その周辺に積層される前記側壁を形成する矩形枠状のセラミック層との間に、前記配線層の一部が進入しても、かかる進入部分に隣接した上記セラミック層間に空隙が形成されにくくなる。従って、水晶振動子などが追って搭載される上記キャビティ内の封止性を確保することが可能となる。
(4)前記パッドの平面視における位置を比較的自由に設定できるので、該パッドとキャビティの内壁面との間に隙間を容易に設定できる。従って、水晶振動子や電子部品の搭載時における画像処理を正確に行うことが可能となる。
尚、前記側壁は、基板本体における一対の表面の双方に形成することで、対向する一対のキャビティを備えた配線基板を構成しても良い。
According to the present invention, there is provided a wiring in which at least one surface of the substrate body is erected along the periphery of the surface and a side wall surrounding at least a part of the wiring layer and the pad is formed. A substrate (claim 2) is also included.
Further, in the present invention, a part of the wiring layer is formed between a flat ceramic layer including the surface and a rectangular frame-shaped ceramic layer formed around the ceramic layer and surrounding the side wall. A wiring board (claim 3) is also included .
According to these, at least one surface side of the substrate main body, since the cavity to such a surface and the bottom surface is formed, the following effects (3), it is possible to obtain the (4).
(3) A part of the wiring layer enters between the flat ceramic layer including the surface serving as the bottom surface of the cavity and the rectangular frame-shaped ceramic layer forming the side wall laminated around the ceramic layer. Even so, it is difficult for voids to be formed between the ceramic layers adjacent to the entry portion. Therefore, it becomes possible to ensure the sealing performance in the cavity in which a crystal resonator or the like is mounted later.
(4) Since the position of the pad in plan view can be set relatively freely, a gap can be easily set between the pad and the inner wall surface of the cavity. Therefore, it is possible to accurately perform image processing when a crystal resonator or electronic component is mounted.
The side wall may be formed on both of the pair of surfaces of the substrate body to constitute a wiring board having a pair of opposed cavities.

一方、本発明による配線基板の製造方法(請求項)は、セラミックからなり、対向する一対の表面を有する基板本体と、該基板本体の少なくとも一方の表面に沿って形成された配線層と、前記基板本体の前記一方の表面に形成され、且つ上記配線層と接続されたパッドと、を備えた配線基板の製造方法であって、グリーンシートの表面に、金属粉末を含む導電性ペーストを印刷して、未焼成の配線層を形成する工程と、上記未焼成の配線層を含む上記グリーンシートの表面を該グリーンシートの厚み方向に沿ってプレスすることで、上記未焼成の配線層の底部側を上記グリーンシートの表面よりも該グリーンシートの内側に埋設する工程と、上記グリーンシートの表面で且つ平面視で一部が上記未焼成の配線層の一部と重複する位置に、金属粉末を含む導電性ペーストを前記未焼成の配線層における表面側の露出部分よりも厚く印刷して、未焼成のバッドを形成する工程と、を含む、ことを特徴とする。
On the other hand, a method for manufacturing a wiring board according to the present invention (Claim 4 ) comprises a substrate body made of ceramic and having a pair of opposed surfaces, a wiring layer formed along at least one surface of the substrate body, A method of manufacturing a wiring board comprising a pad formed on the one surface of the substrate body and connected to the wiring layer, wherein a conductive paste containing metal powder is printed on a surface of a green sheet A step of forming an unfired wiring layer, and pressing the surface of the green sheet including the unfired wiring layer along the thickness direction of the green sheet, thereby forming a bottom portion of the unfired wiring layer. A step of embedding a side of the green sheet inward of the green sheet, and a surface of the green sheet that is partially overlapped with a part of the unfired wiring layer in plan view. And printing a conductive paste containing a metal powder thicker than the exposed portion on the surface side of the unfired wiring layer to form an unfired pad.

Claims (3)

セラミックからなり、対向する一対の表面を有する基板本体と、
上記基板本体の少なくとも一方の表面に沿って形成された配線層と、
上記基板本体の上記一方の表面に形成され、且つ上記配線層と接続されたパッドと、を備えた配線基板であって、
上記配線層の底部側は、上記基板本体の表面よりも該基板本体の内部に埋設されており、
上記パッドは、平面視で一部が上記配線層の一部と重複していると共に、該パッドの厚みは、上記配線層における表面側の露出部分よりも厚い、
ことを特徴とする配線基板。
A substrate body made of ceramic and having a pair of opposed surfaces;
A wiring layer formed along at least one surface of the substrate body;
A wiring board comprising: a pad formed on the one surface of the substrate body and connected to the wiring layer;
The bottom side of the wiring layer is embedded in the substrate body rather than the surface of the substrate body,
The pad partially overlaps with a part of the wiring layer in plan view, and the thickness of the pad is thicker than the exposed portion on the surface side of the wiring layer.
A wiring board characterized by that.
前記基板本体の少なくとも一方の表面には、該表面の周辺に沿って立設され、且つ前記配線層の少なくとも一部および前記パッドを囲む側壁が形成されている、
ことを特徴とする請求項1に記載の配線基板。
On at least one surface of the substrate body, a side wall is formed so as to stand along the periphery of the surface and surround at least a part of the wiring layer and the pad.
The wiring board according to claim 1.
セラミックからなり、対向する一対の表面を有する基板本体と、該基板本体の少なくとも一方の表面に沿って形成された配線層と、前記基板本体の前記一方の表面に形成され、且つ上記配線層と接続されたパッドと、を備えた配線基板の製造方法であって、
グリーンシートの表面に、金属粉末を含む導電性ペーストを印刷して、未焼成の配線層を形成する工程と、
上記未焼成の配線層を含む上記グリーンシートの表面を該グリーンシートの厚み方向に沿ってプレスすることで、上記未焼成の配線層の底部側を上記グリーンシートの表面よりも該グリーンシートの内側に埋設する工程と、
上記グリーンシートの表面で且つ平面視で一部が上記未焼成の配線層の一部と重複する位置に、金属粉末を含む導電性ペーストを前記未焼成の配線層における表面側の露出部分よりも厚く印刷して、未焼成のバッドを形成する工程と、を含む、
ことを特徴とする配線基板の製造方法。
A substrate body made of ceramic and having a pair of opposing surfaces; a wiring layer formed along at least one surface of the substrate body; and the wiring layer formed on the one surface of the substrate body; A wiring board comprising a connected pad, comprising:
Printing a conductive paste containing metal powder on the surface of the green sheet to form an unfired wiring layer;
By pressing the surface of the green sheet including the unfired wiring layer along the thickness direction of the green sheet, the bottom side of the unfired wiring layer is located inside the green sheet from the surface of the green sheet. A process of embedding in
The conductive paste containing the metal powder is placed on the surface of the green sheet at a position where a part of the green sheet overlaps with a part of the unfired wiring layer in plan view than the exposed part on the surface side of the unfired wiring layer. Printing thick and forming an unfired pad,
A method for manufacturing a wiring board.
JP2015203315A 2015-10-15 2015-10-15 Wiring board and manufacturing method of the same Pending JP2017076698A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015203315A JP2017076698A (en) 2015-10-15 2015-10-15 Wiring board and manufacturing method of the same
CN201610806879.8A CN106604567B (en) 2015-10-15 2016-09-06 Circuit board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015203315A JP2017076698A (en) 2015-10-15 2015-10-15 Wiring board and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2017076698A true JP2017076698A (en) 2017-04-20

Family

ID=58551506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015203315A Pending JP2017076698A (en) 2015-10-15 2015-10-15 Wiring board and manufacturing method of the same

Country Status (2)

Country Link
JP (1) JP2017076698A (en)
CN (1) CN106604567B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019134063A (en) * 2018-01-31 2019-08-08 京セラ株式会社 Wiring board, electronic apparatus, and electronic module

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109496066B (en) * 2018-10-31 2021-08-13 上海安费诺永亿通讯电子有限公司 Metal circuit designed in specific area of chip ceramic substrate and preparation method thereof
JP7446950B2 (en) * 2020-08-25 2024-03-11 日本特殊陶業株式会社 wiring board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5225571A (en) * 1975-08-22 1977-02-25 Hitachi Ltd Semiconductor device
JPS5310662B2 (en) * 1972-11-08 1978-04-15
JPS62219688A (en) * 1986-03-20 1987-09-26 富士通株式会社 Method for applying thick printed conductor
JP2001144572A (en) * 1999-11-16 2001-05-25 Nippon Dempa Kogyo Co Ltd Ceramic container and crystal vibrator using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170137B2 (en) * 2003-04-24 2008-10-22 新光電気工業株式会社 Wiring board and electronic component mounting structure
JP4291279B2 (en) * 2005-01-26 2009-07-08 パナソニック株式会社 Flexible multilayer circuit board
KR100776248B1 (en) * 2006-11-21 2007-11-16 삼성전기주식회사 Manufacturing method of printed circuit board
CN101399246B (en) * 2007-09-29 2011-12-28 欣兴电子股份有限公司 Package substrate structure and production method thereof
CN101894809A (en) * 2009-05-19 2010-11-24 日月光半导体制造股份有限公司 Stackable packaging structure with embedded connecting substrate and manufacturing method thereof
CN101917818B (en) * 2009-09-25 2012-08-22 昆山市华升电路板有限公司 Pad structure of circuit board and manufacturing method thereof
CN103458628B (en) * 2012-05-30 2016-06-01 富葵精密组件(深圳)有限公司 Multilayer circuit board and making method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310662B2 (en) * 1972-11-08 1978-04-15
JPS5225571A (en) * 1975-08-22 1977-02-25 Hitachi Ltd Semiconductor device
JPS62219688A (en) * 1986-03-20 1987-09-26 富士通株式会社 Method for applying thick printed conductor
JP2001144572A (en) * 1999-11-16 2001-05-25 Nippon Dempa Kogyo Co Ltd Ceramic container and crystal vibrator using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019134063A (en) * 2018-01-31 2019-08-08 京セラ株式会社 Wiring board, electronic apparatus, and electronic module

Also Published As

Publication number Publication date
CN106604567B (en) 2019-09-17
CN106604567A (en) 2017-04-26

Similar Documents

Publication Publication Date Title
JP4981696B2 (en) package
US10034383B2 (en) Manufacturing method of part-mounting package
JP2017076698A (en) Wiring board and manufacturing method of the same
JP2016219677A (en) Ceramic package manufacturing method and ceramic package
JP2008186967A (en) Multiple-piece taking board
JP2009010103A (en) Multiple patterning ceramic substrate
JP2007251017A (en) Wiring substrate, multipartite wiring substrate, and manufacturing method thereof
JP5215786B2 (en) Manufacturing method of ceramic package
JP2017195316A (en) Ceramic package and manufacturing method thereof
JP4486583B2 (en) Light-emitting element mounting wiring board
JP4436336B2 (en) Multi-piece wiring board and manufacturing method thereof
JP6121860B2 (en) Wiring board and electronic device
JP2016201434A (en) Ceramic wiring board and manufacturing method thereof
JP7122939B2 (en) Wiring board and manufacturing method thereof
JP2019009243A (en) Wiring board and manufacturing method thereof
JP2003017816A (en) Wiring board of multiple allocation
JP2009283645A (en) Wiring board and multiple patterning wiring board
JP2009200404A (en) Method of manufacturing ceramic wiring board
JP7244294B2 (en) CERAMIC PACKAGE AND MANUFACTURING METHOD THEREOF
TWI496175B (en) Ceramic multilayer component
JP2016225957A (en) Ceramic package
JP2009194000A (en) Multiple wiring board
JP2006041310A (en) Multi-pattern wiring board
JP6321477B2 (en) Electronic component storage package, package assembly, and method of manufacturing electronic component storage package
JP2017017081A (en) Multi-piece wiring board

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160628

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190429

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190821