JP2008251868A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ Download PDF

Info

Publication number
JP2008251868A
JP2008251868A JP2007091873A JP2007091873A JP2008251868A JP 2008251868 A JP2008251868 A JP 2008251868A JP 2007091873 A JP2007091873 A JP 2007091873A JP 2007091873 A JP2007091873 A JP 2007091873A JP 2008251868 A JP2008251868 A JP 2008251868A
Authority
JP
Japan
Prior art keywords
semiconductor element
conductor layer
opening
insulating resin
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007091873A
Other languages
English (en)
Inventor
Atsushi Kumano
篤 熊野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2007091873A priority Critical patent/JP2008251868A/ja
Publication of JP2008251868A publication Critical patent/JP2008251868A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 絶縁樹脂板に開口部の角部を起点としたクラックが発生することがなく、内部に収容する半導体素子を長期間にわたり安定して作動させることが可能な半導体素子収納用パッケージを提供すること。
【解決手段】 中央部に半導体素子３を収容するための四角形の開口部８ａを有する絶縁樹脂板８と、該絶縁樹脂板８の上面に前記開口部８ａから離間して被着されており、前記半導体素子３の電極がボンディングワイヤ１９を介して電気的に接続される配線導体層１２とを具備して成る半導体素子収納用パッケージにおいて、前記絶縁樹脂板８は、前記開口部８ａの各角部側面に金属めっき層から成るダミーの導体層２２が被着されている。
【選択図】 図１

Description

本発明は、半導体素子を収容するための半導体素子収納用パッケージに関するものである。
従来、ＭＰＵ等の半導体素子を収容するための半導体素子収納用パッケージは、例えば図３に断面図で示すように、上面中央部に半導体素子４０が搭載される搭載部４１ａを有する四角平板状の放熱板４１と、この放熱板４１の上面に搭載部４１ａを取り囲むようにして接着層４２を介して接合されており、中央部に半導体素子４０を収容するための階段状の開口部４３ａを有する四角枠状の配線基板４３とから主に構成されている。
この従来の半導体素子収納用パッケージにおいては、放熱板４１は、銅等の良熱伝導性の金属材料から成り、その搭載部４１ａに半導体素子４０がエポキシ樹脂等の接着剤４４を介して搭載される。
放熱板４１と配線基板４３とを接合する接着層４２は、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、未硬化の接着層４２を放熱板４１と配線基板４３との間に挟んで上下から加圧しながら加熱してシート中の熱硬化性樹脂を硬化させることによって放熱板４１と配線基板４３とが接着層４２を介して接合されている。
配線基板４３は、接着層４５、４６を介して積層された３層の絶縁樹脂板４７、４８、４９を具備していおり、絶縁樹脂板４７、４８、４９の中央部には半導体素子を収容するための四角形の開口部４７ａ，４８ａ，４９ａがそれぞれ設けられている。接着層４５、４６および絶縁樹脂板４７、４８、４９は、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、熱硬化された絶縁樹脂板４７、４８、４９の間に未硬化の接着層４５、４６を挟み、上下から加圧しながら加熱して接着層４５、４６を熱硬化させることによって積層一体化されている。なお一般的には、開口部４７ａ，４８ａはこの積層一体化に先立ち予め設けられ。他方、開口部４９ａは積層一体化の後に形成される。これらの開口部４７ａ，４８ａ，４９ａは、いずれもルータを使用して形成される。
各絶縁樹脂板４７、４８、４９の上面には銅箔から成る配線導体層５０、５１、５２が被着されており、各絶縁樹脂板４７、４８、４９の下面には同じく銅箔から成る接地導体層または電源導体層５３、５４、５５が被着されている。また、配線基板４３の外周部の上面から下面にかけては複数のスルーホール５６が形成されており、このスルーホール５６の内面には銅めっきからなる貫通導体５７が被着される。
配線基板４３の最下層に位置する絶縁樹脂板４７は、その中央部に搭載部４１ａを露出させるようにして開口部４７ａが形成されており、その上面の開口部４７ａ周辺から外周部にかけては半導体素子４０の各電極がボンディングワイヤ５８を介して電気的に接続される複数の配線導体を有する銅箔から成る配線導体層５０が被着されている。またその下面には半導体素子４０に接地電位または電源電位を供給するための銅箔から成る接地導体層または電源導体層５３が被着されており、上面側の配線導体層５０の表面から開口部４７ａの側面を介して下面側の接地導体層または電源導体層５４の表面にかけて、配線導体層５０の一部と接地導体層または電源導体層５４とを電気的に接続する銅めっきから成る金属めっき層５９が被着されている。さらに絶縁樹脂板４７の下面には、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂および酸化珪素やタルク等の絶縁フィラーから成る保護樹脂層６０が接地導体層または電源導体層５３を覆うようにして被着されており、それにより接地導体層または電源導体層５３の電気的な絶縁が良好に保たれるとともに配線基板４３と接着層４２との接合が強固なものとなっている。
絶縁樹脂板４７の上に積層された絶縁樹脂板４８は、その中央部に開口部４７ａおよびその周辺を露出させるようにして開口部４８ａが形成されており、開口部４８ａ内には配線導体層５０の一端部が露出しており、この露出した一端部にボンディングワイヤ５８が接続される。
絶縁樹脂板４８の上面には開口部４８ａ周辺から外周部にかけて半導体素子４０の各電極がボンディングワイヤ５８を介して電気的に接続される複数の配線導体を有する銅箔から成る配線導体層５１が開口部４８ａから０．２ｍｍ程度離間して被着されており、その下面には半導体素子４０に接地電位または電源電位を供給するための銅箔から成る接地導体層または電源導体層５４が被着されている。なお、この絶縁樹脂板４８においては、上面に被着された配線導体層５１と下面に被着された接地または電源導体層５４とは開口部４８ａ側面を介して接続されておらず、したがって開口部４８ａ側面には金属めっき層は被着されていない。
絶縁樹脂板４８の上面に積層された絶縁樹脂板４９は、その中央部に開口部４８ａおよびその周辺を露出させるようにして開口部４９ａが形成されており、開口部４９ａ内には配線導体層５１の一端部が露出しており、この露出した一端部にボンディングワイヤ５８が接続されている。
絶縁樹脂板４９の上面には外部電気回路基板に半田ボール６１を介して電気的に接続される外部接続用の接続パッドを有する銅箔から成る配線導体層５２が被着されており、その下面には半導体素子４０に接地電位または電源電位を供給するための銅箔から成る接地導体層または電源導体層５５が被着されている。さらに、絶縁樹脂板４９の上面にはエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂および酸化珪素やタルク等の絶縁フィラーから成るソルダーレジスト層６２が被着されており、それにより配線導体層５２の電気的な絶縁が良好に保たれるとともに配線導体層５２の絶縁樹脂板４９への被着が強固なものとなっている。
スルーホール５６の内面から配線導体層５２の表面にかけては貫通導体５７を形成する金属めっき層が被着されており、貫通導体５７を介して所定の配線導体層５０、５１、５２や接地導体層または電源導体層５３、５４、５５の間が電気的に接続されている。なお、スルーホール５６内は、エポキシ樹脂やビスマレイミドトリアジン樹脂から成る孔埋め樹脂６３が充填されている。
そして、この従来の半導体素子収納用パッケージによれば、放熱板４１の搭載部４１ａに半導体素子４０を搭載するとともにこの半導体素子４０の各電極を配線導体層５０、５１にボンディングワイヤ５８を介して電気的に接続し、しかる後、外部接続用の接続パッドに半田ボール６１を接合するとともに開口部４３ａ内へ図示しない封止用樹脂をポッティングして半導体素子４０を気密に封止することにより製品としての半導体装置となる。
特開平１１−１５０３７２号公報
ところが近時、半導体素子収納用パッケージは、その薄型化が要求されており、そのため配線基板を構成する各絶縁樹脂板の厚みも０．２ｍｍ以下の薄いものとなってきている。このように各絶縁樹脂板の厚みが０．２ｍｍ以下の薄いものとなると、それらのうち、各絶縁樹脂板の積層一体化に先立ち半導体素子収納用の開口部が予め設けられており且つ開口部の側面に金属めっき層が被着されてない絶縁樹脂板の場合、各絶縁樹脂板を取り扱う際に発生する撓みや積層一体化する際に加えられる圧力により機械的な応力が加えられると、その応力により開口部の角部を起点として絶縁樹脂板にクラックが発生し易くなる。このようなクラックはその絶縁樹脂板上に設けた配線導体層に断線をもたらす危険があるとともにパッケージ内への水分等の滲入を許し、パッケージ内部に収容する半導体素子を長期間にわたり安定して作動させることが困難となる。
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、パッケージを構成する絶縁樹脂板の厚みが薄いものであったとしても、絶縁樹脂板に開口部の角部を起点としたクラックが発生することがなく、内部に収容する半導体素子を長期間にわたり安定して作動させることが可能な半導体素子収納用パッケージを提供することにある。
本発明の半導体素子収納用パッケージは、中央部に半導体素子を収容するための四角形の開口部を有する絶縁樹脂板と、該絶縁樹脂板の上面に前記開口部から離間して被着されており、前記半導体素子の電極がボンディングワイヤを介して電気的に接続される配線導体層とを具備して成る半導体素子収納用パッケージにおいて、前記絶縁樹脂板は、前記開口部の各角部側面に金属めっき層から成るダミーの導体層が被着されていることを特徴とするものである。
本発明の半導体素子収納用パッケージは、上面に半導体素子の電極がボンディングワイヤを介して電気的に接続される配線導体層が半導体素子を収容するための四角形の開口部から離間して被着された絶縁樹脂板を具備する半導体素子収納用パッケージにおいて、前記絶縁樹脂板の開口部の各角部側面に金属めっき層からなるダミーの導体層を被着させたので、前記絶縁樹脂板に機械的な応力が加えられても、前記ダミーの導体層が障壁となり、前記絶縁樹脂板にクラックが発生することが有効に防止される。したがって、内部に収容する半導体素子を長期間にわたり安定して作動させることが可能な半導体素子収納用パッケージを提供することができる。
次に、本発明の半導体素子収納用パッケージを添付の図面に基づいて説明する。図１は、本発明の半導体素子収納用パッケージを実施するための最良の形態例を示す断面図である。図中、１は放熱板、２は配線基板であり、主としてこれらで半導体素子３を収容するための本発明の半導体素子収納用パッケージが構成されている。また、図２は図１に示す半導体素子収納用パッケージの上面図である。
放熱板１は、銅等の熱伝導性に優れる金属から成る四角平板状であり、半導体素子３を支持するための支持体として機能するとともに半導体素子３が作動時に発生する熱を外部に良好に放熱するための放熱部材として機能し、その上面中央部に半導体素子３を搭載するための搭載部１ａを有している。そして、その搭載部１ａに半導体素子３がエポキシ樹脂等の接着剤４を介して接着固定される。
このような放熱板１は、例えば銅から成る板材を打ち抜き金型により所定の形状に打ち抜くことによって形成される。あるいは、銅から成る板材にエッチング加工を施すことにより形成される。なお、放熱板１の表面にニッケルや金等の耐食性の良好な金属をめっき法により１〜２０μｍの厚みに被着させておくと、放熱板１の酸化腐食を有効に防止することができる。さらに、放熱板１と配線基板２との接合力向上のために、放熱板１の表面に黒化処理やブラスト処理を施し、その表面に中心線平均粗さＲａが０．２〜３μｍ程度となるように微小な凹凸を形成してもよい。
放熱板１の上面には、接着層５を介して配線基板２が接合されている。放熱板１と配線基板２とを接合する接着層５は、例えばガラスクロスにエポキシ樹脂等の熱硬化性樹脂を含浸させて成る。このような接着層５を介した放熱板１と配線基板２との接合は、未硬化の接着層５を放熱板１と配線基板２との間に挟んで上下から加圧しながら加熱して接着層５を熱硬化させることにより行なわれる。
配線基板２は、その中央部に半導体素子３を収容するための四角形の開口部２ａを有する四角枠状であり、放熱板１の搭載部１ａを露出させるようにして放熱板１の上面に接合されている。
この配線基板２は、放熱板１の上面に接着層５を介して接合された第１の絶縁樹脂板６と、この絶縁樹脂板６の上面に接着層７を介して積層された第２の絶縁樹脂板８と、この絶縁樹脂板８の上面に接着層９を介して積層された第３の絶縁樹脂板１０とを備えており、各絶縁樹脂板６、８、１０の中央部には半導体素子を収容するための開口部６ａ，８ａ，１０ａがそれぞれ設けられている。これらの各絶縁樹脂板６、８、１０および接着層７、９は、いずれもガラス繊維やアラミド繊維のクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、硬化済の絶縁樹脂板６、８、１０と未硬化の接着層７、９とを所定の順に重ねるとともにそれを上下から加圧しながら加熱して接着層７，９を熱硬化させることにより積層一体化される。なお、開口部６ａ，８ａはこの積層一体化に先立ち予め設けられ、他方、開口部１０ａは積層一体化の後に設けられる。これらの開口部６ａ，８ａ，１０ａは、いずれもルータを使用して形成される。
また、各絶縁樹脂板６、８、１０の上面には銅箔から成る第１の配線導体層１１、第２の配線導体層１２、第３の配線導体層１３がそれぞれ被着されており、各絶縁樹脂板６、８、１０の下面には同じく銅箔から成る第１の接地導体層または電源導体層１４、第２の接地導体層または電源導体層１５、第３の接地導体層または電源導体層１６が被着されている。さらに、配線基板２の外周部の上面から下面にかけては複数のスルーホール１７が形成されており、このスルーホール１７の内面には銅めっきからなる貫通導体１８が被着されている。
放熱板１の上面に接合された第１の絶縁樹脂板６は、その中央部に放熱板１の搭載部１ａを露出させるようにして第１の開口部６ａが形成されている。また、その上面の第１の開口部６ａ周辺から外周部にかけては半導体素子３の各電極がボンディングワイヤ１９を介して電気的に接続される複数の配線導体を有する銅箔から成る第１の配線導体層１１が被着されている。また、その下面の第１の開口部６ａ周辺から外周部にかけては半導体素子３に接地電位または電源電位を供給するための銅箔から成る第１の接地導体層または電源導体層１４が被着されており、さらに第１の配線導体層１１の表面から第１の開口部６ａの側面を介して第１の接地導体層または電源導体層１４の表面にかけては、第１の配線導体層１１の一部と第１の接地導体層または電源導体層１４とを電気的に接続する無電解銅めっきおよび電解銅めっきを順次形成して成る複数の金属めっき層２０が被着されている。またさらに第１の絶縁樹脂板６の下面には、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂および酸化珪素やタルク等の絶縁フィラーから成る保護樹脂層２１が第１の導体層または電源導体層１４を覆うようにして被着されており、それにより第１の接地導体層または電源導体層１４の電気的な絶縁が良好に保たれるとともに配線基板２と接着層５との接合が強固なものとなっている。
第２の絶縁樹脂板８は、その中央部に第１の開口部６ａおよびその周辺を第１の開口部６ａの縁から０．５〜２ｍｍ程度の幅で露出させるようにして第２の開口部８ａが形成されており、第２の開口部８ａ内にはボンディングワイヤ１９が接続される第１の配線導体層１１の一端部が露出している。この第２の絶縁樹脂板８の上面には第２の開口部８ａの周辺から外周部にかけて半導体素子３の各電極がボンディングワイヤ１９を介して電気的に接続される複数の配線導体を有する銅箔から成る第２の配線導体層１２が開口部８ａから０．２ｍｍ程度離間して被着されており、その下面には半導体素子３に接地電位または電源電位を供給するための銅箔から成る第２の接地導体層または電源導体層１５が被着されている。
さらに第２の開口部８ａの側面には無電解銅めっきおよび電解銅めっきを順次施した金属めっき層から成るダミーの導体層２２が被着されている。ダミーの導体層２２は、第２の開口部８ａの少なくとも各角部側面を覆っており、電気的な接続導体としての機能はなく、第２の絶縁樹脂板８に第２の開口部８ａの角部を起点としたクラックが発生するのを防止するための障壁として機能する。このように第２の開口部８ａの角部側面に金属めっき層から成るダミーの導体層２２が被着されていることから、第２の絶縁樹脂板８を取り扱う際に発生する撓みや絶縁樹脂板６、８、１０を積層一体化する際に加えられる圧力により第２の絶縁樹脂板８に機械的な応力が加えられても、ダミーの導体層２２が障壁となるので前記絶縁樹脂板にクラックが発生することが有効に防止される。したがって、内部に収容する半導体素子を長期間にわたり安定して作動させることが可能な半導体素子収納用パッケージを提供することができる。ダミーの導体層２２は、その厚みが５μｍ未満であるとクラック防止の障壁として十分に機能しない危険性が大きくなり、５０μｍを超えると不要に厚くなり生産性が低下する。したがって、ダミーの導体層２２の厚みは５〜５０μｍの範囲が好ましい。
なお、第１の絶縁樹脂板６においては、金属めっき層２０がクラック発生の障壁として機能するので、第２の絶縁樹脂板８の場合と同様にクラックが発生することが有効に防止される。また、第３の絶縁樹脂板１０においては、絶縁樹脂板６、８、１０が接着層７、９を介して積層一体化され後に第３の開口部１０ａが形成されるので、第３の絶縁樹脂板１０の取扱いによる撓みや積層時の圧力等により応力が加えられても第３の開口部１０ａの角部を起点としたクラックが発生することはない。
第３の絶縁樹脂板１０は、その中央部に第２の開口部８ａおよびその周辺を第２の開口部８ａの縁から０．５〜５ｍｍ程度の幅で露出させるようにして第３の開口部１０ａが形成されており、第３の開口部１０ａ内にはボンディングワイヤ１９が接続される第２の配線導体層１２の一端部が露出している。第３の絶縁樹脂板１０の上面には外部電気回路基板に半田ボール２３を介して電気的に接続される外部用の接続パッドを有する銅箔から成る第３の配線導体層１３が被着されており、第３の絶縁樹脂板１０の下面には半導体素子３に接地電位または電源電位を供給するための銅箔から成る第３の接地導体層または電源導体層１６が被着されている。さらに、絶縁樹脂板１０の上面にはエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂および酸化珪素やタルク等の絶縁フィラーから成るソルダーレジスト層２４が被着されており、それにより第３の配線導体層１３の電気的な絶縁が良好に保たれるとともに第３の配線導体層１３と第３の絶縁樹脂板１０との被着が強固なものとなっている。
スルーホール１７の内面に被着された貫通導体１８は、無電解銅めっきおよび電解銅めっきを順次形成して成り、スルーホール１７内で所定の配線導体層１１、１２、１３や接地導体層または電源導体層１４、１５、１６に接続されることにより、所定の配線導体層１１、１２、１３や接地導体層または電源導体層１４、１５、１６が貫通導体１８を介して互いに電気的に接続される。なお、この例では貫通導体１８を形成する銅めっきの一部が第３の配線導体層１３の表面まで被着された例を示している。さらに、スルーホール１７内は、エポキシ樹脂やビスマレイミドトリアジン樹脂から成る孔埋め樹脂２５が充填されており、それによりスルーホール１７内の絶縁信頼性が高いものとなっているとともに配線基板の上下面が平坦なものとなっている。
そして、この例で示した本発明の半導体素子収納用パッケージによれば、第１の配線導体層１１および第２の配線導体層１２の露出する表面に図示しないニッケルめっき層および金めっき層を順次被着させた後、放熱板１の搭載部１ａに半導体素子３を搭載するとともにその半導体素子３の各電極を第１の配線導体層１１および第２の配線導体１２にボンディングワイヤ１９を介して電気的に接続し、しかる後、第３の配線導体層１３に形成された外部接続用の接続パッドに半田ボール２３を接合するとともに開口部２ａ内へ図示しない封止用樹脂をポッティングして半導体素子３を気密に封止することにより製品としての半導体装置となる。
なお、本発明は上述の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更が可能であることはいうまでもない。
本発明の半導体素子収納用パッケージを実施するための最良の形態例を示す断面図である。 図１に示す半導体素子収納用パッケージの上面図である。を本発明の製造方法によって製造する方法を説明するための工程毎の断面図である。 従来の半導体素子収納用パッケージを示す断面図である。
符号の説明
１：配線基板
２：放熱板
３：半導体素子
６，８，１９：絶縁樹脂板
６ａ，８ａ，１０ａ：半導体素子を収容するための開口部
１１，１２，１３：の配線導体層
１９：ボンディングワイヤ
２２：ダミーの導体層

Claims (1)

  1. 中央部に半導体素子を収容するための四角形の開口部を有する絶縁樹脂板と、該絶縁樹脂板の上面に前記開口部から離間して被着されており、前記半導体素子の電極がボンディングワイヤを介して電気的に接続される配線導体層とを具備して成る半導体素子収納用パッケージにおいて、前記絶縁樹脂板は、前記開口部の各角部側面に金属めっき層から成るダミーの導体層が被着されていることを特徴とする半導体素子収納用パッケージ。
JP2007091873A 2007-03-30 2007-03-30 半導体素子収納用パッケージ Pending JP2008251868A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007091873A JP2008251868A (ja) 2007-03-30 2007-03-30 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007091873A JP2008251868A (ja) 2007-03-30 2007-03-30 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2008251868A true JP2008251868A (ja) 2008-10-16

Family

ID=39976460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007091873A Pending JP2008251868A (ja) 2007-03-30 2007-03-30 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2008251868A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238687A (ja) * 2011-05-11 2012-12-06 Sony Corp 半導体パッケージ、半導体装置の製造方法、および固体撮像装置
WO2023135929A1 (ja) * 2022-01-11 2023-07-20 ソニーセミコンダクタソリューションズ株式会社 パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238687A (ja) * 2011-05-11 2012-12-06 Sony Corp 半導体パッケージ、半導体装置の製造方法、および固体撮像装置
WO2023135929A1 (ja) * 2022-01-11 2023-07-20 ソニーセミコンダクタソリューションズ株式会社 パッケージ

Similar Documents

Publication Publication Date Title
JP6671441B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
JP6626697B2 (ja) 配線基板およびその製造方法
US8319115B2 (en) Wiring board and manufacturing method thereof
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
JPH10229161A (ja) 電子部品及び電子部品の製造方法
JP2012054297A (ja) 配線基板およびその製造方法
CN110767553A (zh) 芯片封装的方法、芯片和芯片封装组件
JP2006253354A (ja) 回路装置およびその製造方法
CN105304580B (zh) 半导体装置及其制造方法
JP2015204263A (ja) 電池内蔵基板及びその製造方法
JP5265650B2 (ja) 埋め込み回路基板の製造方法
JP2006100759A (ja) 回路装置およびその製造方法
JP2008251868A (ja) 半導体素子収納用パッケージ
TWI525863B (zh) The wafer package structure is packaged using a wafer package structure A module, and a method of manufacturing the wafer package structure
CN107978575B (zh) 封装结构及其制作方法
US20160181188A1 (en) Ameliorated compound carrier board structure of flip-chip chip-scale package
JP2011009588A (ja) 配線基板およびその製造方法
TWI599003B (zh) 具有內建金屬塊以及防潮蓋之散熱增益型線路板及其製備方法
JP2009152372A (ja) プリント基板、半導体装置、及びこれらの製造方法
KR101027984B1 (ko) 히트싱크를 갖는 기판보드 어셈블리
JP2016207763A (ja) 部品内蔵配線基板およびその製造方法
JP4574035B2 (ja) 半導体素子収納用パッケージの製造方法
JP2009267061A (ja) 配線基板の製造方法
JP2018523918A (ja) エレクトロニクスデバイス