JP2008249919A - 表示装置及び電子機器 - Google Patents
表示装置及び電子機器 Download PDFInfo
- Publication number
- JP2008249919A JP2008249919A JP2007090025A JP2007090025A JP2008249919A JP 2008249919 A JP2008249919 A JP 2008249919A JP 2007090025 A JP2007090025 A JP 2007090025A JP 2007090025 A JP2007090025 A JP 2007090025A JP 2008249919 A JP2008249919 A JP 2008249919A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- light emitting
- emitting element
- drive transistor
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】各色画素で移動度補正時間を合わせつつ、各画素領域のデッドスペースをなくして、保持容量のサイズを拡大可能な表示装置を提供する。
【解決手段】画素アレイ部は、行状の走査線と、列状の信号線SLと、各走査線と各信号線SLとが交差する部分に配された行列状の画素2とからなる。駆動部は各走査線に制御信号を供給するとともに各信号線SLに映像信号を供給する。画素アレイ部は、駆動電流に応じて赤色に発光する赤色発光素子を備えた赤色画素Rと、緑色に発光する緑色発光素子を備えた緑色画素Gと、青色に発光する青色発光素子を備えた青色画素Bとを含む。RGB各画素は、各々の補助容量Csubのサイズを同一にし、以って各々の保持容量Csのサイズを均一にして最大限に確保するとともに、RGB各画素は各色発光素子の容量値を適正化し、以って移動度の補正時間を同一にする。
【選択図】図5
【解決手段】画素アレイ部は、行状の走査線と、列状の信号線SLと、各走査線と各信号線SLとが交差する部分に配された行列状の画素2とからなる。駆動部は各走査線に制御信号を供給するとともに各信号線SLに映像信号を供給する。画素アレイ部は、駆動電流に応じて赤色に発光する赤色発光素子を備えた赤色画素Rと、緑色に発光する緑色発光素子を備えた緑色画素Gと、青色に発光する青色発光素子を備えた青色画素Bとを含む。RGB各画素は、各々の補助容量Csubのサイズを同一にし、以って各々の保持容量Csのサイズを均一にして最大限に確保するとともに、RGB各画素は各色発光素子の容量値を適正化し、以って移動度の補正時間を同一にする。
【選択図】図5
Description
本発明は、赤色発光素子、緑色発光素子及び青色発光素子のいずれかを含む画素をマトリクス状(行列状)に配列した表示装置であって、特に各画素内に設けたトランジスタ素子や容量素子によって、各色発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御するものであり、以下の特許文献に記載がある。
特開2003−255856
特開2003−271095
特開2004−133240
特開2004−029791
特開2004−093682
特開平 10−214042
特開2005‐116516
特開2006−215213
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
ドライブトランジスタは、保持容量に保持された入力電圧をゲートに受けてソース/ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
ここでドライブトランジスタの動作特性は以下の式1で表わされる。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ(TFT)は、個々のデバイス特性にばらつきがある。特に、閾電圧Vthは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式1から明らかな様に、各ドライブトランジスタの閾電圧Vthがばらつくと、ゲート電圧Vgsが一定であっても、ドレイン電流Idsにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献3に開示がある。
閾電圧のばらつきをキャンセルする機能(閾電圧補正機能)を組み込んだ画素回路は、ある程度画面のユニフォーミティを改善することが可能である。しかしながら、ポリシリコン薄膜トランジスタの特性は、閾電圧Vthばかりでなく移動度μも素子ごとにばらつきがある。前述のトランジスタ特性式1から明らかなように、移動度μがばらつくと、ゲート電圧Vgsが一定であってもドレイン電流Idsにばらつきが出てしまう。この結果発光輝度が画素毎に変化するため画面のユニフォーミティを損なう。従来からドライブトランジスタの移動度のばらつきをキャンセルする機能(移動度補正機能)を組み込んだ画素回路も開発されており、例えば前記の特許文献8に開示がある。
各画素にはドライブトランジスタやサンプリングトランジスタなどのトランジスタ素子に加え、保持容量などの容量素子も形成されている。画素回路の動作を安定させる上で、一般的に保持容量のサイズは大きい方が良い。また赤色発光素子を含む画素(R画素)、緑色発光素子を含む画素(G画素)及び青色発光素子を含む画素(B画素)の間で動作シーケンスを共通化するため、保持容量のサイズは同一にすることが好ましい。一方、赤色発光素子、緑色発光素子及び青色発光素子は、デバイス構造上各々の容量値は異なっている。即ち、RGB画素で保持容量値は共通であるが、発光素子容量値は異なっている。この様な容量上のアンバランスに対処し、また上述した移動度補正動作を安定化するため、RGB画素には異なる容量値の補助容量も配されている。保持容量と補助容量は共に薄膜容量素子からなり、個々の画素領域内で保持容量及び補助容量は所定の面積を占めている。
RGB画素で発光素子容量が異なることから、補助容量値もRGB画素で異なっている。一方保持容量値はRGB画素で回路動作の観点から共通にしてある。保持容量と補助容量は画素領域内で占有面積を分け合う。従って保持容量の面積は最も大きなサイズの補助容量が配されている画素領域の残りの面積によって決定される。このようにすると、最も小さなサイズの補助容量が配されている画素領域では、共通サイズの保持容量を配しても、まだ空いている面積が生じ、これがいわゆるデッドスペースとなってしまう。この様に従来の画素構成では、容量素子の配置にデッドスペースがあるため、保持容量値がその分犠牲になっている。つまり、RGB画素で発光素子容量値に相違があるため、結果的に保持容量値が最大限で確保することが出来ず、素画領域の面積利用効率の上でデッドスペースが生じているという課題がある。
一方、ドライブトランジスタの移動度のばらつきをキャンセルする移動度補正動作は、映像信号のサンプリング時、ドライブトランジスタに流れる駆動電流を所定の補正時間だけ保持容量に負帰還してドライブトランジスタの移動度に対する補正を映像信号に加える。その際、動作シーケンスの共通化を図り回路構成を簡素にするため、移動度補正時間は、各色画素で共通に合わせることが好ましい。移動度補正時間は、ドライブトランジスタの駆動電流供給レベルに加え、発光素子、保持容量及び補助容量の合計容量値に依存している。各色画素で移動度補正時間を合わせるため、各画素の合計容量値に設計上の規制があり、この規制内で発光素子容量、保持容量及び補助容量の最適化を図る必要がある。
上述した従来の技術の課題に鑑み、本発明は各色画素で移動度補正時間を合わせつつ、各画素領域のデッドスペースをなくして、保持容量のサイズを拡大可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行の画素とからなり、前記駆動部は各走査線に制御信号を供給するとともに各信号線に映像信号を供給し、各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量と、これを補助する補助容量と、発光素子とを含み、前記サンプリングトランジスタはその制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、前記ドライブトランジスタは、一対の電流端の一方が電源に接続し他方が該発光素子に接続し、前記保持容量は該ドライブトランジスタの制御端と電流端との間に接続し、前記サンプリングトランジスタは、該制御信号に応じてオンし該映像信号をサンプリングして該保持容量に書き込み、該映像信号のサンプリング時、該ドライブトランジスタに流れる駆動電流を所定の補正時間だけ該保持容量に負帰還して該ドライブトランジスタの移動度に対する補正を該映像信号に加え、前記ドライブトランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に供給する表示装置であって、前記画素アレイ部は、該駆動電流に応じて赤色に発光する赤色発光素子を備えた赤色画素と、緑色に発光する緑色発光素子を備えた緑色画素と、青色に発光する青色発光素子を備えた青色画素とを含み、赤色画素、緑色画素及び青色画素は、各々の補助容量のサイズを同一にし、以って各々の保持容量のサイズを均一にして最大限に確保するとともに、赤色画素、緑色画素及び青色画素は各色発光素子の容量値を適正化して各色画素で移動度の補正時間を同一にしたことを特徴とする。
一態様では、赤色画素、緑色画素及び青色画素は、各ドライブトランジスタが各発光素子に供給する駆動電流の供給レベルが異なっており、該供給レベルに応じて、赤色画素、緑色画素及び青色画素で各色発光素子の容量値が異なるように調整し、以って各色画素で移動度の補正時間を同一する。他の態様では、赤色画素、緑色画素及び青色画素は、各ドライブトランジスタが各発光素子に供給する駆動電流の供給レベルが同じであり、赤色画素、緑色画素及び青色画素で各色発光素子の容量値を同一に調整し、以って赤色画素、緑色画素及び青色画素で各色発光素子、保持容量及び補助容量の合計容量値を合わせ、以って各色画素で移動度の補正時間を同一にする。好ましくは、各発光素子は互いに対向する一対の電極と、その間に保持された発光層とからなり、赤色画素、緑色画素及び青色画素は、各色発光素子の少なくとも一方の電極の厚みを調整して発光素子の容量値を適正化する。例えば、各発光素子は、片方の電極が反射電極層と該発光層に接する透明電極層とを重ねた積層構造を有し、発光色別に該透明電極層の厚みを調整することで各発光色の波長に対応した該一対の電極間の光学距離を設定するとともに、各発光色で容量値を適正化する。好ましくは、前記画素は、該映像信号のサンプリングに先立って、該ドライブトランジスタがカットオフするまで電流を流し、カットオフした時現われるドライブトランジスタの制御端と電流端との間の電圧を該保持容量に書き込み、以って該ドライブトランジスタの閾電圧に対する補正を行う。
本発明によれば、画素アレイ部は、駆動電流に応じて赤色に発光する赤色発光素子を備えた赤色画素と、緑色に発光する緑色発光素子を備えた緑色画素と、青色に発光する青色発光素子を備えた青色画素とを含んでいる。各色の発光素子は互いに対向する一対の電極(アノードとカソード)とその間に保持された発光層とからなる。本発明の特徴事項として、RGB画素は夫々の補助容量を共通サイズにしている。RGB画素で補助容量のサイズを揃えたことで、デッドスペースがなくなる。即ち本発明によればRGB画素は各画素領域で共通サイズの保持容量と共通サイズの補助容量を配置することになる。RGB画素間で補助容量のサイズに差がないため、デッドスペースは生じず、残りの画素領域の面積を全て保持容量に割り当てることが出来る。従来デッドスペースとなっていた面積を保持容量に割り当てることで、その容量値を大きくすることが可能である。保持容量値を高くすることで、画素回路の動作が安定し、発光輝度のばらつきがなくなるため、画質の改善につながるという効果がある。
一方、赤色画素、緑色画素及び青色画素は各色発光素子の容量値を適正化し、以って各色画素で移動度の補正時間を同一にしている。例えば、赤色画素、緑色画素及び青色画素の各ドライブトランジスタが各発光素子に供給する駆動電流の供給レベルが同じ場合には、赤色画素、緑色画素及び青色画素で各色発光素子の容量値を同一に調整し、以って赤色画素、緑色画素及び青色画素で各色発光素子、保持容量及び補助容量の合計容量値を合わせることで、各色画素で移動度の補正時間を同一する。あるいは、赤色画素、緑色画素及び青色画素の各ドライブトランジスタが各発光素子に供給する駆動電流の供給レベルが異なる場合には、その供給レベルに応じて、赤色画素、緑色画素及び青色画素で各色発光素子の容量値が異なるように調整し、以って各色画素で移動度の補正時間を同一する。このようにして本発明は、各色画素で移動度補正時間を合わせつつ、各画素領域のデッドスペースをなくして、保持容量のサイズを拡大可能な表示装置を提供することができる。
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は、本発明にかかる表示装置の基本構成を示す模式的なブロック図である。図示するように、アクティブマトリクス型の表示装置は画素アレイ部1とこれを駆動する周辺の駆動部とで構成されている。駆動部は、水平セレクタ3、ライトスキャナ4、ドライブスキャナ5、第1補正用スキャナ71、第2補正用スキャナ72などを含んでいる。画素アレイ部1は行状の走査線WSと列状の信号線SLと両者の交差する部分にマトリクス状(行列状)に配列した画素R,G,Bとで構成されている。本発明は、カラー表示を行うため、RGBの三原色画素を用いている。各画素R,G,Bはそれぞれ画素回路2で構成されている。信号線SLは水平セレクタ3によって駆動される。水平セレクタ3は信号線SLに映像信号を供給する。走査線WSはライトスキャナ4によって走査される。なお走査線WSと平行に別の走査線DS、AZ1及びAZ2も配線されている。走査線DSはドライブスキャナ5によって走査される。走査線AZ1は第1補正用スキャナ71によって走査される。走査線AZ2は第2補正用スキャナ72によって走査される。ライトスキャナ4、ドライブスキャナ5、第1補正用スキャナ71及び第2補正用スキャナ72は、1水平期間ごと画素の行を順次走査する。各画素回路2は走査線WSによって選択されたとき信号線SLから映像信号をサンプリングする。さらに走査線DSによって選択されたとき、サンプリングされた映像信号に応じて画素回路2内に含まれている発光素子を駆動する。加えて画素回路2は走査線AZ1及びAZ2によって走査されたとき、予め決められた閾電圧補正動作や移動度補正動作などの補正動作を行う。
図2は、図1に示した表示装置に組み込まれる画素回路2の構成を示す回路図である。図では理解を容易にするため1個の画素回路2のみを代表して表してある。実際には、RGB画素は、共通の回路構成となっている。図示するように画素2は、少なくともサンプリングトランジスタTr1と、ドライブトランジスタTrdと、保持容量Csと、発光素子ELとを含んでいる。本実施形態は、これらの基本要素に加え、スイッチングトランジスタTr2,Tr3,Tr4と補助容量Csubを含んでいる。
サンプリングトランジスタTr1はその制御端(ゲートG)が走査線WSに接続し、その一対の電流端(ソース及びドレイ)が信号線SLとドライブトランジスタTrdの制御端(ゲートG)との間に接続している。ドライブトランジスタTrdは、一対の電流端(ソース及びドレイン)の一方(ドレイン)が電源Vccに接続し、他方(ソースS)が発光素子ELのアノードに接続している。発光素子ELのカソードは所定のカソード電位Vcathに接続している。保持容量Csは、その一端がドライブトランジスタTrdの制御端Gに接続し、他端が同じくドライブトランジスタTrdの他方の電流端であるソースSに接続している。なお発光素子ELの容量成分を等価容量Coledとして表してある。補助容量CsubはドライブトランジスタTrdのソースSと所定の固定電位との間に接続されている。本実施形態ではこの固定電位はカソード電位Vcathとなっているが、これに限られるものではない。スイッチングトランジスタTr2のゲートは走査線AZ1に接続している。スイッチングトランジスタTr2の一対の電流端は所定の基準電位Vss1とドライブトランジスタTrdのゲートGとの間に接続している。スイッチングトランジスタTr3のゲートは走査線AZ2に接続している。スイッチングトランジスタTr3の一対の電流端はドライブトランジスタTrdのソースSと別の基準電位Vss2との間に接続している。スイッチングトランジスタTr4のゲートは走査線DSに接続している。スイッチングトランジスタTr4の一対の電流端は電源電位VccとドライブトランジスタTrdのドレインとの間に接続している。
かかる構成において、サンプリングトランジスタTr1は、制御信号WSに応じてオンし、映像信号をサンプリングして保持容量Csに書き込む。その際、映像信号のサンプリング時ドライブトランジスタTrdに流れる駆動電流Idsを所定の補正時間tだけ保持容量Csに負帰還してドライブトランジスタTrdの移動度μに対する補正を映像信号に加える。ドライブトランジスタTrdは、保持容量Csに書き込まれた映像信号に応じた駆動電流Idsを発光素子ELに供給する。なお説明を簡略化するため、走査線とこれに供給する制御信号は同一の符号で表す。例えば走査線WSに供給する制御信号は同じくWSで表すことにする。
画素アレイ部1は、駆動電流Idsに応じて赤色に発光する赤色発光素子を備えた赤色画素Rと、緑色に発光する緑色発光素子を備えた緑色画素Gと、青色に発光する青色発光素子を備えた青色画素Bとを含んでいる。本発明の特徴事項として、赤色画素R、緑色画素G及び青色画素Bは、各々の補助容量Csubのサイズを同一にし、以って保持容量Csのサイズを均一にして最大限に確保するとともに、赤色画素R、緑色画素G及び青色画素Bは各色発光素子ELの容量値Coledを適正化し、以って各色画素で移動度μの補正時間tを同一にしている。
一態様では、赤色画素R、緑色画素G及び青色画素Bは、各ドライブトランジスタTrdが各発光素子ELに供給する駆動電流Idsの供給レベルが同じであり、赤色画素R、緑色画素G及び青色画素Bで各色発光素子ELの容量値Coledを同一に調整し、以って赤色画素R、緑色画素G及び青色画素Bで各色発光素子EL、保持容量Cs及び補助容量Csubの合計容量値C=Coled+Cs+Csubを合わせ、以って各色画素で移動度μの補正時間tを同一する。
他の態様では、赤色画素R、緑色画素G及び青色画素Bは、各ドライブトランジスタTrdが各発光素子ELに供給する駆動電流Idsの供給レベルが異なっており、供給レベルに応じて、赤色画素R、緑色画素G及び青色画素Bで各色発光素子ELの容量値Coledが異なるように調整し、以って各色画素で移動度μの補正時間tを同一する。
ここで各色の発光素子ELは互いに対向する一対の電極(アノード及びカソード)と、その間に保持された発光層からなる。本発明の特徴事項として、赤色画素R、緑色画素G及び青色画素Bは、各々の発光素子ELの少なくとも一方の電極(例えばアノード)の厚みを調整して互いに発光素子ELの容量値Coledを適正化している。
具体的な構成では、各発光素子ELは、片方の電極(アノード)が反射電極層(例えばアルミニウム)と発光層に接する透明電極層(例えばITO膜)とを重ねた積層構造を有し、発光色別に透明電極層の厚みを調整することで各発光色の波長に対応した一対の電極(アノード及びカソード)間の光学距離を設定すると共に、各発光色で容量値Coledを適正化している。
好ましくは、画素回路2はスイッチングトランジスタTr2,Tr3,Tr4を所定の動作シーケンスに従ってオンオフ制御することで、映像信号のサンプリングに先立ち、ドライブトランジスタTrdがカットオフするまで電流を流し、カットオフしたとき現れるドライブトランジスタTrdの制御端(ゲートG)と電流端(ソースS)との間の電圧Vgsを保持容量Csに書き込み、以ってドライブトランジスタTrdの閾電圧Vthに対する補正を行っている。
図3は、各画素に含まれる発光素子の断面構造を示す模式図である。(A)は従来の発光素子のデバイス構造を示す模式的な断面図である。図は、RGB3画素に含まれる発光素子を表している。図示するように各発光素子は互いに対向する一対の電極とその間に保持された発光層とからなる。一対の電極は一方がカソードKで他方がアノードAである。カソードKは半透明電極材料からなる。アノードAはアルミニウムなどの反射電極層A1とITOなどの透明電極層A2を重ねた積層構造である。この構造はいわゆるマイクロキャビティと呼ばれ、光学的な共振器となっている。例えば画素Rに着目すると、半透明なカソード電極KとアノードA側の透明電極層A2との間に赤色の発光層ELRが保持されている。発光層ELRから発した光はカソードKの内面と、反射電極層A2の内面で多重反射を繰り返し、半透明なカソードKを通って前方に放射される。その際カソードKの内面と反射電極層A2の内面との間の光学距離drを赤色光の波長に対応させることで、このマイクロキャビティは赤色光に共振ピークを持った色純度の高い光をカソードK側から放射することになる。光学距離drを赤色光波長に合わせるため、赤色発光層ELRの厚みを調整している。同様に画素Gでも、緑色光の波長に合わせた光学距離dgを設定するため、緑色発光層ELGの厚みを調整している。同様に青色画素Bでも青色光の波長に合わせて光学距離dbを調整するため、青色発光層ELBの厚みを変えている。
この様に従来の発光素子構造では、マイクロキャビティの光学距離(光路長)をRGB各色の光に合わせて最適化するため、各色の発色層ELR,ELG,ELBの厚みを変えている。ところが各発光素子を一対の電極で誘電体層を挟んだ容量素子とすると、その容量値は誘電体層となる発光層ELR,ELG,ELBの厚みで決まる。(A)に示した従来の構造では、この誘電体層ELR,ELG,ELBの厚みがRGB画素で異なるため、結果的にRGB各画素の発光素子容量値は異なっている。
これに対し(B)は、本発明の第1実施形態にかかる発光素子のデバイス構造を示す模式的な断面図である。理解を容易にするため(A)に示した従来の断面構造と対応する部分には対応する参照番号を付してある。本実施形態でもRGB各色光の色純度を高めるため、マイクロキャビティ構造を採用している。各色のマイクロキャビティの光路長dr,dg,dbをそれぞれ設定するため、本実施形態では各色発光層ELR,ELG,ELBの厚みを変える代わりに、アノードA側の透明電極層A2の厚みを変えている。この様にすることで、発光層ELR,ELG,ELBの厚みはRGB各画素で共通に出来る。換言すると、この第1実施形態では、RGB各画素で発光素子容量値を同じになるように適正化している。
図4は、各画素回路2を構成する薄膜トランジスタTFT、保持容量Cs及び補助容量Csubのレイアウトを示す模式的な平面図である。但し図4の例は、図3の(A)に対応しており、RGB各画素の発光素子容量値を同一にしていない場合である。従って発光素子容量値のアンバランスに対処するため、補助容量値CsubはRGB各画素で異なっている。一方保持容量値CsはRGB各画素で共通している。
図2に示したサンプリングトランジスタTr1、ドライブトランジスタTrd及びスイッチングトランジスタTr2〜Tr4は、絶縁基板上に形成された薄膜トランジスタTFTsからなり、保持容量Csと補助容量Csubは同じく絶縁基板上に形成された薄膜容量素子からなる。図示しないが、これら薄膜素子の上に、図3に示した発光素子が形成されている。図4の例では補助容量Csubの一方の端子はアノードコンタクトを介して保持容量Csに接続する一方、他方の端子は所定の固定電位に接続されている。この固定電位は、発光素子ELのカソード側になる接地電位Vcath、画素回路2の正側電源電位Vccまたは負側電源電位Vssなどから選択される。図4に示した実施形態では補助容量Csubの他方の端子は接地電位に接続されている。前述したように図2に示した画素回路2は積層構造となっており、下層にTFTs、Cs、Csubなどが形成されている。上層に発光素子ELが接続されている。理解を容易にするため、図4では上層の発光素子ELが除かれている。実際には、発光素子ELはアノードコンタクトを介して画素回路2側に接続することになる。
図3の(A)に示した従来例では、赤色発光層ELRが最も厚いため、発光素子容量は最も小さい。一方緑色発光層ELGの厚みが最も小さい。これに対応して図4の例では、R画素の補助容量Csubのサイズが最も大きく、G画素のCsubのサイズが最も小さくなっている。B画素の補助容量Csubのサイズは中間である。一方画素回路の動作の関係から保持容量CsはそのサイズをRGB画素で共通にすることが好ましい。従って図4の平面図から明らかなように、保持容量Csのサイズは、R画素のレイアウトで決まってしまう。つまり画素領域の内薄膜トランジスタTFTsと補助容量Csubを除いた部分に保持容量Csが形成されるが、補助容量Csubのサイズが大きいたため、保持容量Csのサイズはその分制限される。この様に制限されたサイズの保持容量Csを画素G及び画素Bにも形成することになる。画素Gの場合補助容量Csubのサイズが小さいため、保持容量Csを形成してもまだ画素領域に空いた面積があり、これがデッドスペースとなって無駄になる。画素Bでも多少のデッドスペースがあり、画素領域を有効に活用しているとはいえない。画素の高密度化及び画面の高精細化が進むと、一画素当たりの画素領域が狭くなり、保持容量Csを十分に確保することが出来なくなっている。このためデッドスペースの存在も無視できない問題となっている。
図5は、本発明の第1実施形態にかかる画素の保持容量Cs及び補助容量Csubのレイアウトを示す模式的な平面図である。理解を容易にするため、図4と対応する部分には対応する参照番号を付してある。図3の(B)で説明したように、本発明の第1実施形態によればRGB各画素の発光素子容量は共通化されている。そして図5に示すようにRGB各画素の補助容量Csubのサイズも共通化する。図示の例では、発光素子容量側を調整して、可能な限り補助容量Csubのサイズを小型化している。各画素領域では、薄膜トランジスタTFTsを形成した領域と補助容量Csubを形成した領域を除く部分に、保持容量Csを共通のサイズで形成している。図5の平面図から明らかなように、RGB画素で発光素子容量、補助容量Csub及び保持容量Csを全て共通化することで、サイズの違いによるデッドスペースはなくなっている。結果的にRGB各画素で発光素子容量を共通にすることで、デッドスペースがなくなり従来に比べて保持容量Csのサイズを可能な限り大きく取ることが出来る。これによって画素回路の動作が安定化し、発光輝度のばらつきがなくなるため、画面のユニフォーミティを顕著に改善することが出来る。特に保持容量Csを最大化することで、ドライブトランジスタが行うブートストラップ動作のゲインを可能な限り100%に近付けることが出来、ブートストラップゲインロスに起因する発光輝度のばらつきを抑えることが出来る。
この第1実施形態は、赤色画素、緑色画素及び青色画素の各ドライブトランジスタが各色発光素子に供給する駆動電流の供給レベルが同じである場合に採用する。赤色画素、緑色画素及び青色画素で各色発光素子の容量値を同一に調整し、以って赤色画素、緑色画素及び青色画素で各色発光素子、保持容量及び補助容量の合計容量値Cを合わせている。RGB各画素のドライブトランジスタの駆動電流供給レベルが同じ場合、各色画素で合計容量値Cをそろえることで、移動度補正時間tを同一にすることができる。なお詳細については後述する。
本発明にかかる画素回路の動作を詳細に説明する。図6は、図2に示した表示装置から画素回路2の部分を取り出した模式図である。理解を容易にするためサンプリングトランジスタTr1によってサンプリングされる映像信号Vsigや、ドライブトランジスタTrdの入力電圧Vgs及び出力電流Ids、さらには発光素子ELが有する容量成分Coledや補助容量Csubなどを書き加えてある。以下図4に基づいて、本画素回路2の基本的な動作を説明する。
図7は、図6に示した画素回路のタイミングチャートである。図7を参照して、図6に示した画素回路の動作をより具体的且つ詳細に説明する。図7は、時間軸Tに沿って各走査線WS,AZ1,AZ2及びDSに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタTr1,Tr2,Tr3はNチャネル型なので、走査線WS,AZ1,AZ2がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタTr4はPチャネル型なので、走査線DSがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号WS,AZ1,AZ2,DSの波形と共に、ドライブトランジスタTrdのゲートGの電位変化及びソースSの電位変化も表してある。
図7のタイミングチャートではタイミングT1〜T8までを1フィールド(1f)としてある。1フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、1行分の画素に印加される各制御信号WS,AZ1,AZ2,DSの波形を表してある。
当該フィールドが始まる前のタイミングT0で、全ての制御線号WS,AZ1,AZ2,DSがローレベルにある。したがってNチャネル型のトランジスタTr1,Tr2,Tr3はオフ状態にある一方、Pチャネル型のトランジスタTr4のみオン状態である。したがってドライブトランジスタTrdはオン状態のトランジスタTr4を介して電源Vccに接続しているので、所定の入力電圧Vgsに応じて出力電流Idsを発光素子ELに供給している。したがってタイミングT0で発光素子ELは発光している。この時ドライブトランジスタTrdに印加される入力電圧Vgsは、ゲート電位(G)とソース電位(S)の差で表される。
当該フィールドが始まるタイミングT1で、制御信号DSがローレベルからハイレベルに切り替わる。これによりトランジスタTr4がオフし、ドライブトランジスタTrdは電源Vccから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングT1に入ると、全てのトランジスタTr1〜Tr4がオフ状態になる。
続いてタイミングT2に進むと、制御信号AZ1及びAZ2がハイレベルになるので、スイッチングトランジスタTr2及びTr3がオンする。この結果、ドライブトランジスタTrdのゲートGが基準電位Vss1に接続し、ソースSが基準電位Vss2に接続される。ここでVss1−Vss2>Vthを満たしており、Vss1−Vss2=Vgs>Vthとする事で、その後タイミングT3で行われるVth補正の準備を行う。換言すると期間T2‐T3は、ドライブトランジスタTrdのリセット期間に相当する。また、発光素子ELの閾電圧をVthELとすると、VthEL>Vss2に設定されている。これにより、発光素子ELにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うVth補正動作及び移動度補正動作を正常に行うために必要である。
タイミングT3では制御信号AZ2をローレベルにし且つ直後制御信号DSもローレベルにしている。これによりトランジスタTr3がオフする一方トランジスタTr4がオンする。この結果ドレイン電流Idsが保持容量Csに流れ込み、Vth補正動作を開始する。この時ドライブトランジスタTrdのゲートGはVss1に保持されており、ドライブトランジスタTrdがカットオフするまで電流Idsが流れる。カットオフするとドライブトランジスタTrdのソース電位(S)はVss1−Vthとなる。ドレイン電流がカットオフした後のタイミングT4で制御信号DSを再びハイレベルに戻し、スイッチングトランジスタTr4をオフする。さらに制御信号AZ1もローレベルに戻し、スイッチングトランジスタTr2もオフする。この結果、保持容量CsにVthが保持固定される。この様にタイミングT3‐T4はドライブトランジスタTrdの閾電圧Vthを検出する期間である。ここでは、この検出期間T3‐T4をVth補正期間と呼んでいる。
この様にVth補正を行った後タイミングT5で制御信号WSをハイレベルに切り替え、サンプリングトランジスタTr1をオンして映像信号Vsigを保持容量Csに書き込む。発光素子ELの等価容量Coledに比べて保持容量Csは充分に小さい。この結果、映像信号Vsigのほとんど大部分が保持容量Csに書き込まれる。正確には、Vss1に対する。Vsigの差分Vsig−Vss1が保持容量Csに書き込まれる。したがってドライブトランジスタTrdのゲートGとソースS間の電圧Vgsは、先に検出保持されたVthと今回サンプリングされたVsig−Vss1を加えたレベル(Vsig−Vss1+Vth)となる。以降説明簡易化の為Vss1=0Vとすると、ゲート/ソース間電圧Vgsは図7のタイミングチャートに示すようにVsig+Vthとなる。かかる映像信号Vsigのサンプリングは制御信号WSがローレベルに戻るタイミングT7まで行われる。すなわちタイミングT5‐T7がサンプリング期間に相当する。
サンプリング期間の終了するタイミングT7より前のタイミングT6で制御信号DSがローレベルとなりスイッチングトランジスタTr4がオンする。これによりドライブトランジスタTrdが電源Vccに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタTr1がまだオン状態で且つスイッチングトランジスタTr4がオン状態に入った期間T6‐T7で、ドライブトランジスタTrdの移動度補正を行う。即ち本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間T6‐T7で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ELは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間T6‐T7では、ドライブトランジスタTrdのゲートGが映像信号Vsigのレベルに固定された状態で、ドライブトランジスタTrdにドレイン電流Idsが流れる。ここでVss1−Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタTrdに流れる電流Idsは保持容量Csと発光素子ELの等価容量Coledと補助容量Csubの三者を結合した容量C=Cs+Coled+Csubに書き込まれていく。これによりドライブトランジスタTrdのソース電位(S)は上昇していく。図7のタイミングチャートではこの上昇分をΔVで表してある。この上昇分ΔVは結局保持容量Csに保持されたゲート/ソース間電圧Vgsから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタTrdの出力電流Idsを同じくドライブトランジスタTrdの入力電圧Vgsに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔVは移動度補正期間T6‐T7の時間幅tを調整する事で最適化可能である。
タイミングT7では制御信号WSがローレベルとなりサンプリングトランジスタTr1がオフする。この結果ドライブトランジスタTrdのゲートGは信号線SLから切り離される。映像信号Vsigの印加が解除されるので、ドライブトランジスタTrdのゲート電位(G)は上昇可能となり、ソース電位(S)と共に上昇していく。その間保持容量Csに保持されたゲート/ソース間電圧Vgsは(Vsig−ΔV+Vth)の値を維持する。ソース電位(S)の上昇に伴い、発光素子ELの逆バイアス状態は解消されるので、出力電流Idsの流入により発光素子ELは実際に発光を開始する。この時のドレイン電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性式1のVgsにVsig−ΔV+Vthを代入する事で、以下の式2のように与えられる。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2・・・式2
上記式2において、k=(1/2)(W/L)Coxである。この特性式2からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは帰還量ΔVで補正されている。この補正量ΔVは丁度特性式2の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2・・・式2
上記式2において、k=(1/2)(W/L)Coxである。この特性式2からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは帰還量ΔVで補正されている。この補正量ΔVは丁度特性式2の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
最後にタイミングT8に至ると制御信号DSがハイレベルとなってスイッチングトランジスタTr4がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びVth補正動作、移動度補正動作及び発光動作が繰り返される事になる。
図8は、移動度補正期間T6‐T7における画素回路2の状態を示す回路図である。図示するように、移動度補正期間T6‐T7では、サンプリングトランジスタTr1及びスイッチングトランジスタTr4がオンしている一方、残りのスイッチングトランジスタTr2及びTr3がオフしている。この状態でドライブトランジスタTr4のソース電位(S)はVss1−Vthである。このソース電位Sは発光素子ELのアノード電位でもある。前述したようにVss1−Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタTrdに流れる電流Idsは保持容量Csと発光素子ELの等価容量Coledと補助容量Csubとの合成容量C=Cs+Coled+Csubに流れ込む事になる。換言すると、ドレイン電流Idsの一部が保持容量Csに負帰還され、移動度の補正が行われる。
図9は上述したトランジスタ特性式2をグラフ化したものであり、縦軸にIdsを取り横軸にVsigを取ってある。このグラフの下方に特性式2も合わせて示してある。図9のグラフは、画素1と画素2を比較した状態で特性カーブを描いてある。画素1のドライブトランジスタの移動度μは相対的に大きい。逆に画素2に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素1,2に同レベルの映像信号Vsigを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素1に流れる出力電流Ids1´は、移動度μの小さい画素2に流れる出力電流Ids2´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Idsの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。
そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Idsが大きくなる。したがって負帰還量ΔVは移動度が大きいほど大きくなる。図9のグラフに示すように、移動度μの大きな画素1の負帰還量ΔV1は移動度の小さな画素2の負帰還量ΔV2に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素1でΔV1の補正をかけると、出力電流はIds1´からIds1まで大きく下降する。一方移動度μの小さな画素2の補正量ΔV2は小さいので、出力電流Ids2´はIds2までそれ程大きく下降しない。結果的に、Ids1とIds2は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでVsigの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素1と2があった場合、移動度の大きい画素1の補正量ΔV1は移動度の小さい画素2の補正量ΔV2に対して小さくなる。つまり移動度が大きいほどΔVが大きくIdsの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。
以下図10Aを参照して、上述した移動度補正の数値解析を行う。図10Aに示すように、トランジスタTr1及びTr4がオンした状態で、ドライブトランジスタTrdのソース電位を変数Vに取って解析を行う。ドライブトランジスタTrdのソース電位(S)をVとすると、ドライブトランジスタTrdを流れるドレイン電流Idsは以下の式3に示す通りである。
式4に式3を代入して両辺積分する。ここで、ソース電圧V初期状態は−Vthであり、移動度ばらつき補正時間(T6‐T7)をtとする。この微分方程式を解くと、移動度補正時間tに対する画素電流が以下の数式5のように与えられる。
図10Bは、式5をグラフ化した図であり、縦軸に出力電流Idsを取り、横軸に映像信号Vsigを取ってある。パレメータとして移動度補正期間t=0us、2.5us及び5usの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合1.2μと比較的小さい場合0.8μをパラメータにとってある。加えて、CはCs+ColedのみでCsubは0としている。t=0usとして実質的に移動度補正をかけない場合に比べ、t=2.5usでは移動度ばらつきに対する補正が十分にかかっていることがわかる。移動度補正なしではIdsに40%のばらつきがあったものが、移動度補正をかけると10%以下に抑えられる。但しt=5usとして補正期間を長くすると逆に移動度μの違いによる出力電流Idsのばらつきが大きくなってしまう。この様に、適切な移動度補正を掛けるために、tは最適な値に設定する必要がある。図10Bに示したグラフの場合、最適値はt=2.5usの近辺である。しかしながら、トランジスタのゲートに印加される制御信号(ゲートパルス)の遅延などを考えると、t=2.5usは必ずしも妥当ではなく、トランジスタの動作特性から考えると、tはより長いほうが良い。ここで前述の式5を見ると、tはt/Cとして式中に含まれていることが分かる。したがって、式5の右辺に影響を与えることなくtを大きくする為には、t/Cの値を一定に保ちつつ、Cの値を大きくすれば良いことになる。このため、本発明では容量Cを構成する保持容量Csと発光素子容量Coledに加え補助容量Csubを画素回路中に導入している。このCsubを加えることでトータル容量Cの値が大きくなり、その分tも延長でき、画素回路に含まれる補正手段の時間的な動作マージンを広げることが可能になる。
上述した画素回路2では、発光時に発光素子ELに駆動電流が流れ、ドライブトランジスタTrdのソースSの電位が上昇する。この上昇幅はドライブトランジスタTrdを流れる駆動電流Idsに対して発光素子ELのI‐V特性によって決められる。一方ドライブトランジスタTrdのゲートGの電位は保持容量Csを介してソースSに接続されている。ゲートGはインピーダンスが高い状態になっているので、ゲートGの電位はソースSの電位上昇に連動して上昇する。これがドライブトランジスタTrdのブートストラップ動作である。原理的にはゲートGとソースSの電位上昇分は等しいので、ブートストラップゲインは100%になる。しかしながらゲートGにはスイッチングトランジスタTr2やサンプリングトランジスタTr1の拡散容量などからなる寄生容量Cpが接続しており、ソース電位の上昇分ΔVsに対してゲート電位の上昇分ΔVgは以下の式6で示すように小さくなってしまう。
ΔVg=ΔVs×Cs/(Cs+Cp)・・・式6
式6から明らかなように、寄生容量Cpが大きいほどΔVgとΔVsの差が大きくなり、ブートストラップゲインにロスが生じる。逆にこのブートストラップゲインロスをなくすため、保持容量Csは可能な限り大きくした方が良い。この点で本発明の構成が必要とされている。
ΔVg=ΔVs×Cs/(Cs+Cp)・・・式6
式6から明らかなように、寄生容量Cpが大きいほどΔVgとΔVsの差が大きくなり、ブートストラップゲインにロスが生じる。逆にこのブートストラップゲインロスをなくすため、保持容量Csは可能な限り大きくした方が良い。この点で本発明の構成が必要とされている。
ブートストラップゲインロスがあると、ΔVsとΔVgの差分が前述した式5の電圧項に入ってしまう。ここでΔVsは発光時のドライブトランジスタのソース電位(即ち発光素子のアノード電位Voled)とドライブトランジスタTrdの閾電圧Vthによって決められるので、この差分項は式7のようになる。
このときのドレイン電流Idsは以下の式8で与えられる。
この様にVthばらつきがブートストラップゲインロスによって式8中に入ってしまい、ドレイン電流Idsが変動するため輝度に差異が生じてしまう。パネルが高精細化するにつれ、保持容量Csを十分に確保することが困難になるので、このブートストラップゲインロスに起因するVthのばらつきの割合は大きくなってしまう。よって表示装置を高精細化するとき、ブートストラップゲインを高くすることが求められており、本発明はこの点でも保持容量Csを十分に確保することが出来るので有力である。
続いて、移動度補正時間tにつき説明する。前述の式5から明らかなように、移動度補正時間tをC/(Vsig・k・μ)に比例するよう設定すれば、式5の分母を定数化できる。換言すると、移動度補正時間tをC/(Vsig・k・μ)に比例するよう設定すれば各色画素で移動度補正時間を共通化できる。ここで説明を簡略化するため、この条件をt∝C/(VgsM・k)で表す。説明を単純にするため、この条件式からはばらつき要因であるμを省き、且つVsigは実際にドライブトランジスタのソース/ゲート間に印加される最大電圧VgsMで置き換えてある。VgsMは映像信号Vsigの最大レベル(白レベル)に対応している。
ここで前述のトランジスタ特性式2のIds=kμ(Vgs−Vth)2から明らかなように、kはドライブトランジスタのサイズファクタであり、kが大きいほどドライブトランジスタの駆動電流Idsが大きくなる。すなわちサイズファクタkは、ドライブトランジスタの駆動電流供給レベルを規定している。又VgsMは映像信号Vsigの最大信号レベルに対応しており、やはりVgsMが大きいほどドライブトランジスタの駆動電流Idsが大きくなる。すなわちVgsMも、ドライブトランジスタの駆動電流供給レベルを規定している。
前述した第1実施形態では、赤色画素R、緑色画素G及び青色画素Bの各ドライブトランジスタTrdが各発光素子ELに供給する駆動電流の供給レベル(k及びVgsM)が同じである。したがって、上記の条件式t∝C/(VgsM・k)から明らかなように、RGB画素で、移動度補正時間tを合わせるためには、単純に合計容量C(=Cs+Coled+Csub)を各画素で同一にすればよい。ここで、CsとCsubは本発明にしたがって、あらかじめRGB各画素で同一に設定されている。よって第1実施形態では、赤色画素R、緑色画素G及び青色画素Bで各色発光素子ELの容量値Coledを同一に調整し、以って赤色画素R、緑色画素G及び青色画素Bで各色発光素子EL、保持容量Cs及び補助容量Csubの合計容量値Cを合わせ、以って各色画素で移動度μの補正時間tを同一する。
次に本発明の第2実施形態を説明する。表示装置の性能によっては、RGB各画素のドライブトランジスタの駆動電流供給レベルを変える場合がある。例えば、画面のホワイトバランスを取るため、緑色画素、青色画素及び赤色画素の発光輝度を異なるように調整したい場合がある。例えば、緑色画素のドライブトランジスタの駆動電流供給レベルが最も高く、ついで青色画素、赤色画素の順に低くなっていく。本発明の第2実施形態はこのような場合に対応したものである。上述の条件式t∝C/(VgsM・k)から分かる様に、補正時間を一定にするためには、電流供給レベルVgsM・kが高い場合、合計容量Cを大きくし、逆に電流供給レベルVgsM・kが低い場合、合計容量Cを小さくすれば良い。ここで、CsとCsubは本発明にしたがって、あらかじめRGB各画素で同一に設定されている。よって本第2実施形態では、ドライブトランジスタの駆動電流供給レベルに応じて、赤色画素R、緑色画素G及び青色画素Bで各色発光素子ELの容量値Coledが異なるように調整し、以って各色画素で移動度μの補正時間tを同一にする。例えば緑色画素のドライブトランジスタの駆動電流供給レベルが最も高く、ついで青色画素、赤色画素の順に低くなっていく場合、対応する各色発光素子の容量値Coledをこれに応じて調整すればよい。
以上説明したように、RGB各画素にて移動度補正時間tを揃えるには、上記の条件式より、RGB画素にてC/(VgsM・k)を同一にする必要がある。ここで、kはドライブトランジスタのチャネル幅とチャネル長の比W/Lであり、VgsMは最大信号電圧書込み後のドライブトランジスタのゲート/ソース間電圧であり、C=Cs+Coled+Csubである。この条件を満たす為に、Cs+Coled+CsubをRGB各画素にて調整する必要がある。本発明では、CsとCsubを共通にしているので、RG画素別にColedを調整する必要がある。
例えば、RGB画素毎に発光素子ELのアノード側のITO膜厚を変化させる。これにより従来はキャビティー構造により一意的に決まっていたEL膜厚を調整できるようにする。これにより、RGB画素ごとにColedも調整可能となる。よって、RGB各画素でC/(VgsM・k)を同一にし、同時にCsubを均一化するようにColedを設定することができる。なおVgsM・kがRGB画素で同一の場合は、第1実施形態のようにRGB画素でColedを均一化すれば良い。RGB各画素毎のColedを調整することによりRGB画素毎のCsubは均一化することができる。
図11は、本発明の第2実施形態にかかるRGB各画素に含まれる発光素子の断面構造を示す模式図である。(A)は発光素子のデバイス構造の第一の例を示す模式的な断面図である。図はRGB3画素に含まれる発光素子を表しており、理解を容易にするため、図3と同様の表記を採用している。図示するように、各発光素子は互いに対向する一対の電極(カソードKとアノードA)と、その間に保持された発光層ELR,ELG,ELBとからなり、赤色画素R、緑色画素G及び青色画素Bは、各色発光素子の少なくとも一方の電極の厚みを調整して発光素子の容量値を適正化している。本例では、カソードKの厚みを変えて発光層ELR,ELG,ELBの厚みを適正化している。ただし、この場合には各発光色の波長に対応して一対の電極間の光学距離を最適化することができないこともある。
(B)は発光素子のデバイス構造の第二の例を示す模式的な断面図である。(A)に示した第一の例と異なる点は、カソードKに加えアノードAの厚みを調整して、各発光素子の容量値を適正化している。特に本例では、各発光素子は、片方の電極(アノードA)が反射電極層A1と発光層ELに接する透明電極層A2とを重ねた積層構造を有し、発光色別に透明電極層A2の厚みを調整することで各発光色の波長に対応した一対の電極間の光学距離を設定するとともに、各発光色で容量値を適正化している。
図12は、本発明にかかる表示装置の第3実施形態を示すブロック図である。理解を容易にするため図2に示した第1実施形態と対応する部分には対応する参照番号を用いてある。本表示装置は、画素アレイ1とこれを囲む周辺の駆動部とで構成されている。周辺駆動部は、水平セレクタ3とライトスキャナ4とドライブスキャナ5と第一補正用スキャナ71と第二補正用スキャナ72とを含む。画素アレイ1はマトリクス状に配列した画素回路2で構成されている。図では理解を容易にする為1個の画素回路2のみを示してある。画素回路2は6個のトランジスタTr1,Trd,Tr3〜Tr6と、3個の容量素子Cs1,Cs2,Csubと1個の発光素子ELとで構成されている。トランジスタは全てNチャネル型である。本画素回路2の主要部となるドライブトランジスタTrdは、そのゲートGが各容量素子Cs1,Cs2の一端に接続されている。一方の容量素子Cs1は本画素回路2の出力側と入力側を結ぶ結合容量である。他方の容量素子Cs2は結合容量Cs1を介して映像信号が書き込まれる保持容量である。ドライブトランジスタTrdのソースSは保持容量Cs2の他端に接続すると共に、発光素子ELに接続している。発光素子ELはダイオード型のデバイスであり、そのアノードがドライブトランジスタTrdのソースSに接続する一方、カソードKが接地電位Vcathに接続されている。容量素子Csubは本発明に従って追加した補助容量であり、ドライブトランジスタTrdのソースSと接地電位Vcathとの間に接続されている。またドライブトランジスタTrdのソースSと所定の基準電位Vss2との間にスイッチングトランジスタTr3が介在している。このトランジスタTr3のゲートは走査線AZ2に接続している。ドライブトランジスタTrdのドレインはスイッチングトランジスタTr4を介して電源Vccに接続されている。スイッチングトランジスタTr4のゲートは走査線DSに接続している。加えてドライブトランジスタTrdのゲートGとドレインとの間にスイッチングトランジスタTr5が介在している。このトランジスタTr5のゲートは走査線AZ1に接続している。一方入力側のサンプリングトランジスタTr1は信号線SLと結合容量Cs1の他端との間に接続されている。サンプリングトランジスタTr1のゲートは走査線WSに接続されている。結合容量Cs1の他端と所定の基準電位Vss1との間にトランジスタTr6が介在している。このトランジスタTr6のゲートは走査線AZ1に接続している。
図13は、図12に示した画素回路の動作説明に供するタイミングチャートである。時間軸Tに沿って制御信号WS,DS,AZ1,AZ2の波形を表すと共に、ドライブトランジスタTrdのゲート電位(G)及びソース電位(S)の変化も表してある。当該フィールドが開始するタイミングT1では、制御信号WS,AZ1,AZ2がローレベルで、制御信号DSのみがハイレベルである。したがって、タイミングT1ではスイッチングトランジスタTr4のみがオン状態にあり、残りのトランジスタTr1,Tr3,Tr5,Tr6はオフ状態にある。この時ドライブトランジスタTrdはオン状態にあるスイッチングトランジスタTr4を介して電源Vccに接続されているので、所定のドレイン電流Idsが発光素子ELに流れる為、発光状態となっている。
タイミングT2になると制御信号AZ1とAZ2とがハイレベルとなり、スイッチングトランジスタTr5,Tr6がオンする。ドライブトランジスタTrdのゲートGはトランジスタTr5を通して電源Vcc側に接続するので、ゲート電位(G)は急激に上昇する。
この後タイミングT3で制御信号DSがローレベルとなり、トランジスタTr4がオフする。ドライブトランジスタTrdに対する電源供給が遮断されるので、ドレイン電流Idsは減衰していく。これによりソース電位(S)及びゲート電位(G)は共に下降するが、丁度両者の電位差がVthとなったところで電流が流れなくなる。この時のVthが保持容量Cs2に保持される。保持容量Cs2に保持されたVthはドライブトランジスタTrdの閾電圧のキャンセルに用いられる。また、スイッチングトランジスタTr3はオンしており、ドライブトランジスタTr2のソースSはトランジスタTr3を介して基準電位Vss2に接続される。このVss2は発光素子ELの閾電圧よりも低く設定されており、発光素子ELは逆バイアス状態におかれる。
この後タイミングT4になったとき制御信号AZ1がローレベルとなり、トランジスタTr5,Tr6がオフして、Cs2に書き込まれたVthが固定される。タイミングT2からT4までVth補正期間(T2‐T4)と呼ぶ。なおVth補正期間ではTr6がオンしている為、結合容量Cs1の他端は所定の基準電位Vss1に保持される。
タイミングT5になると制御信号WS及びAZ2がハイレベルになり、サンプリングトランジスタTr1がオンする。この結果、ドライブトランジスタTrdのゲートGは結合容量Cs1及びオンしたサンプリングトランジスタTr1を介して信号線SLに接続される。この結果映像信号が結合容量Cs1を介してドライブトランジスタTrdのゲートGにカップリングされ、その電位が上昇する。図13のタイミングチャートでは映像信号のカップリング分とVthを合わせた電圧をVinで表してある。保持容量Cs2にこのVinが保持された事になる。この後タイミングT7で制御信号WSがローレベルに戻り、保持容量Cs2に書き込まれた電位が保持固定される。この様にして映像信号が結合容量Cs1を介して保持容量Cs2に書き込まれる期間をサンプリング期間T5‐T7と呼ぶ。このサンプリング期間T5‐T7は通常1水平期間(1H)に相当する。
本実施形態では、サンプリング期間が終了するタイミングT7の前のタイミングT6で、制御信号DSがハイレベルになる一方制御信号AZ2がローレベルになる。この結果ドライブトランジスタTrdのソースSがVss2から切り離される一方ドレイン側からソースS側に向かって電流が流れる。一方サンプリングトランジスタTr1は引き続きオン状態なのでドライブトランジスタTrdのゲート電位(G)は映像信号側に保持されている。この様な状態でドライブトランジスタTrdに出力電流が流れるので、保持容量Cs2及び逆バイアス状態にある発光素子ELの等価容量を充電する事になる。これによりドライブトランジスタTrdのソース電位(S)はΔVだけ上昇し、その分だけCs2に保持されていた電圧Vinが減少する。換言すると、期間T6‐T7の間でソースS側の出力電流がゲートG側の入力電圧に負帰還される。この負帰還量がΔVで表される。この負帰還動作により、ドライブトランジスタTrdの移動度補正が行われる。
この後タイミングT7で制御信号WSがローレベルとなり、映像信号の印加が解除されると、いわゆるブートストラップ動作が行われゲート電位(G)及びソース電位(S)は両者の差(Vin−ΔV)を維持したまま上昇する。ソース電位(S)の上昇に伴い発光素子ELの逆バイアス状態は解消されるので、出力電流Idsが発光素子ELに流れ込み、映像信号に応じた輝度で発光が行われる。この後タイミングT8で当該フィールド1fが終わると次のフィールドに進む。次のフィールドでも、Vth補正、信号書き込み、移動度補正の各動作を行う。
図14は、図13に示した移動度補正期間T6‐T7における画素回路2の状態を表している。この画素回路2もスイッチングトランジスタTr3,Tr4,Tr5などで構成される補正手段を備えている。この補正手段は出力電流Idsのキャリア移動度μに対する依存性を打ち消す為、予め発光期間T6‐T8の前または先頭で保持容量Cs2に保持された入力電圧Vin(Vgs)を補正する。この補正手段は走査線WS及びDSから供給される制御信号WS,DSに応じてサンプリング期間T5‐T7の一部で動作し、映像信号Vsigがサンプリングされている状態でドライブトランジスタTrdから出力電流Idsを取り出し、これを保持容量Cs2に負帰還して入力電圧Vgsを補正する。加えてこの補正手段(Tr3,Tr4,Tr5)は、出力電流Idsの閾電圧Vthに対する依存性を打ち消す為に、予めサンプリング期間T5‐T7に先立つ期間T2‐T4でドライブトランジスタTrdの閾電圧Vthを検出し、且つ検出された閾電圧Vthを入力電圧Vgsに足し込む様にしてある。
本実施形態においても、ドライブトランジスタTrdはNチャネル型トランジスタでドレインが電源Vcc側に接続する一方ソースSが発光素子EL側に接続している。この構成において本補正手段は、サンプリング期間T5‐T7の後部分に重なる発光期間T6‐T8の先頭部分(T6‐T7)でドライブトランジスタTrdから出力電流Idsを取り出して、保持容量Cs2側に負帰還する。その際本補正手段は、発光期間の先頭部分(T6‐T7)でドライブトランジスタTrdのソースS側から取り出した出力電流Idsが、発光素子ELの有する等価容量Coledと補助容量Csubに流れ込むようにしている。発光素子ELはアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側がドライブトランジスタTrdのソースSに接続する一方カソード側がVcathに接地されている。本補正手段は前述したように予め発光素子ELのアノード/カソード間を逆バイアス状態にセットしておき、ドライブトランジスタTrdのソースS側から取り出した出力電流Idsが発光素子ELに流れ込む時、ダイオード型の発光素子ELを容量性素子Coledとして機能させている。その際発光素子容量Coledに補助容量Csubを接続してある。これにより出力電流Idsを流す時間を延長化でき、結果として移動度補正手段の時間的な動作マージンを拡大できる。本発明の特徴事項として、RGB画素は、各色の発光素子の少なくとも一方の電極(例えばアノード)の厚みを調整して互いに発光素子の容量値を適正化している。発光素子の容量値を適正化することで、容量バランス上RGB画素に配された各補助容量も共通サイズにすることが出来る。RGB画素で補助容量のサイズを揃えたことで、デッドスペースがなくなる。即ち本発明によればRGB画素は各画素領域で共通サイズの保持容量と共通サイズの補助容量を配置することになる。RGB画素間で補助容量のサイズに差がないため、デッドスペースは生じず、残りの画素領域の面積を保持容量Cs2や結合容量Cs1に割り当てることが出来る。デッドスペースとなっていた面積を保持容量等に割り当てることで、その容量値を大きくすることが可能である。保持容量値を高くすることで、画素回路の動作が安定し、発光輝度のばらつきがなくなるため、画質の改善につながるという効果がある。
本発明にかかる表示装置は、図15に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスター部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
本発明にかかる表示装置は、図16に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
図17は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
図18は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
図19は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
図20は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
図21は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
1・・・画素アレイ部、2・・・画素回路、3・・・水平セレクタ、4・・・ライトスキャナ、5・・・ドライブスキャナ、71・・・第1補正用スキャナ、72・・・第2補正用スキャナ、Tr1・・・サンプリングトランジスタ、Trd・・・ドライブトランジスタ、EL・・・発光素子、Cs・・・保持容量、Csub・・・補助容量、Coled・・・発光素子容量、A・・・アノード、K・・・カソード、A1・・・反射電極層、A2・・・透明電極層、ELR,ELG,ELB・・・発光層
Claims (7)
- 画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、
前記駆動部は各走査線に制御信号を供給するとともに各信号線に映像信号を供給し、
各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量と、これを補助する補助容量と、発光素子とを含み、
前記サンプリングトランジスタはその制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
前記ドライブトランジスタは、一対の電流端の一方が電源に接続し他方が該発光素子に接続し、
前記保持容量は該ドライブトランジスタの制御端と電流端との間に接続し、
前記サンプリングトランジスタは、該制御信号に応じてオンし該映像信号をサンプリングして該保持容量に書き込み、
該映像信号のサンプリング時、該ドライブトランジスタに流れる駆動電流を所定の補正時間だけ該保持容量に負帰還して該ドライブトランジスタの移動度に対する補正を該映像信号に加え、
前記ドライブトランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に供給する表示装置であって、
前記画素アレイ部は、該駆動電流に応じて赤色に発光する赤色発光素子を備えた赤色画素と、緑色に発光する緑色発光素子を備えた緑色画素と、青色に発光する青色発光素子を備えた青色画素とを含み、
赤色画素、緑色画素及び青色画素は、各々の補助容量のサイズを同一にし、以って各々の保持容量のサイズを均一にして最大限に確保するとともに、
赤色画素、緑色画素及び青色画素は各色発光素子の容量値を適正化し、以って各色画素で移動度の補正時間を同一にしたことを特徴とする表示装置。 - 赤色画素、緑色画素及び青色画素は、各ドライブトランジスタが各発光素子に供給する駆動電流の供給レベルが異なっており、該供給レベルに応じて、赤色画素、緑色画素及び青色画素で各色発光素子の容量値が異なるように調整し、以って各色画素で移動度の補正時間を同一することを特徴とする請求項1記載の表示装置。
- 赤色画素、緑色画素及び青色画素は、各ドライブトランジスタが各発光素子に供給する駆動電流の供給レベルが同じであり、赤色画素、緑色画素及び青色画素で各色発光素子の容量値を同一に調整し、以って赤色画素、緑色画素及び青色画素で各色発光素子、保持容量及び補助容量の合計容量値を合わせ、以って各色画素で移動度の補正時間を同一にすることを特徴とする請求項1記載の表示装置。
- 各発光素子は互いに対向する一対の電極と、その間に保持された発光層とからなり、
赤色画素、緑色画素及び青色画素は、各色発光素子の少なくとも一方の電極の厚みを調整して発光素子の容量値を適正化することを特徴とする請求項1記載の表示装置。 - 各発光素子は、片方の電極が反射電極層と該発光層に接する透明電極層とを重ねた積層構造を有し、発光色別に該透明電極層の厚みを調整することで各発光色の波長に対応した該一対の電極間の光学距離を設定するとともに、各発光色で容量値を適正化したことを特徴とする請求項4記載の表示装置。
- 前記画素は、該映像信号のサンプリングに先立って、該ドライブトランジスタがカットオフするまで電流を流し、カットオフした時現われるドライブトランジスタの制御端と電流端との間の電圧を該保持容量に書き込み、以って該ドライブトランジスタの閾電圧に対する補正を行うことを特徴とする請求項1記載の表示装置。
- 請求項1に記載の表示装置を含む電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007090025A JP2008249919A (ja) | 2007-03-30 | 2007-03-30 | 表示装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007090025A JP2008249919A (ja) | 2007-03-30 | 2007-03-30 | 表示装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008249919A true JP2008249919A (ja) | 2008-10-16 |
Family
ID=39974947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007090025A Withdrawn JP2008249919A (ja) | 2007-03-30 | 2007-03-30 | 表示装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008249919A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009122231A (ja) * | 2007-11-13 | 2009-06-04 | Sony Corp | 表示装置及び表示装置の駆動方法 |
JP2010139809A (ja) * | 2008-12-12 | 2010-06-24 | Sony Corp | 表示装置および電子機器 |
JP2010152222A (ja) * | 2008-12-26 | 2010-07-08 | Sony Corp | 表示装置、表示装置の画素レイアウト方法および電子機器 |
JP2010160378A (ja) * | 2009-01-09 | 2010-07-22 | Sony Corp | 表示装置および電子機器 |
US8570245B2 (en) | 2008-12-11 | 2013-10-29 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
JP2019120844A (ja) * | 2018-01-10 | 2019-07-22 | キヤノン株式会社 | 表示装置及び撮像装置 |
JP2020154215A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2007
- 2007-03-30 JP JP2007090025A patent/JP2008249919A/ja not_active Withdrawn
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009122231A (ja) * | 2007-11-13 | 2009-06-04 | Sony Corp | 表示装置及び表示装置の駆動方法 |
US9496324B2 (en) | 2008-12-11 | 2016-11-15 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
US10431645B2 (en) | 2008-12-11 | 2019-10-01 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
US8570245B2 (en) | 2008-12-11 | 2013-10-29 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
US10170533B2 (en) | 2008-12-11 | 2019-01-01 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
US9847384B2 (en) | 2008-12-11 | 2017-12-19 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
US8988330B2 (en) | 2008-12-11 | 2015-03-24 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
US9136285B2 (en) | 2008-12-11 | 2015-09-15 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
US9299762B2 (en) | 2008-12-11 | 2016-03-29 | Sony Corporation | Display device, method for driving the same, and electronic apparatus |
JP2010139809A (ja) * | 2008-12-12 | 2010-06-24 | Sony Corp | 表示装置および電子機器 |
JP2010152222A (ja) * | 2008-12-26 | 2010-07-08 | Sony Corp | 表示装置、表示装置の画素レイアウト方法および電子機器 |
US9653025B2 (en) | 2009-01-09 | 2017-05-16 | Sony Corporation | Display device and electronic apparatus |
US9368065B2 (en) | 2009-01-09 | 2016-06-14 | Sony Corporation | Display device and electronic apparatus |
KR101504779B1 (ko) * | 2009-01-09 | 2015-03-20 | 소니 주식회사 | 표시 장치 및 전자 기기 |
US10019944B2 (en) | 2009-01-09 | 2018-07-10 | Sony Corporation | Display device and electronic apparatus |
US8921865B2 (en) | 2009-01-09 | 2014-12-30 | Sony Corporation | Display device and electronic apparatus |
JP2010160378A (ja) * | 2009-01-09 | 2010-07-22 | Sony Corp | 表示装置および電子機器 |
US10607541B2 (en) | 2009-01-09 | 2020-03-31 | Sony Corporation | Display device and electronic apparatus |
US11004390B2 (en) | 2009-01-09 | 2021-05-11 | Sony Corporation | Display device and electronic apparatus |
JP2019120844A (ja) * | 2018-01-10 | 2019-07-22 | キヤノン株式会社 | 表示装置及び撮像装置 |
JP7057134B2 (ja) | 2018-01-10 | 2022-04-19 | キヤノン株式会社 | 表示装置及び撮像装置 |
JP2020154215A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社ジャパンディスプレイ | 表示装置 |
WO2020194932A1 (ja) * | 2019-03-22 | 2020-10-01 | 株式会社ジャパンディスプレイ | 表示装置 |
JP7372749B2 (ja) | 2019-03-22 | 2023-11-01 | 株式会社ジャパンディスプレイ | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4297169B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4715850B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4306753B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4600780B2 (ja) | 表示装置及びその駆動方法 | |
JP4470960B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
KR101425892B1 (ko) | 표시장치, 표시장치 구동방법 및 전자기기 | |
US7742027B2 (en) | Pixel circuit and display apparatus | |
JP5309470B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP5446216B2 (ja) | 表示装置及び電子機器 | |
JP2008287141A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4433039B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4715849B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2010113227A (ja) | 表示装置及び電子機器 | |
JP2008286953A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2007156460A (ja) | 表示装置及びその駆動方法 | |
JP4591511B2 (ja) | 表示装置及び電子機器 | |
JP2008249919A (ja) | 表示装置及び電子機器 | |
JP2008197607A (ja) | 画素回路、画像表示装置及びその駆動方法 | |
KR101544212B1 (ko) | 표시 장치 및 그 구동 방법과 전자기기 | |
JP2008203661A (ja) | 表示装置及びその駆動方法 | |
JP2012137513A (ja) | 信号処理装置および表示装置 | |
JP5909759B2 (ja) | 画素回路、表示パネル、表示装置および電子機器 | |
JP4985303B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008203658A (ja) | 表示装置及び電子機器 | |
JP2010139897A (ja) | 表示装置及びその駆動方法と電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090212 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090226 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100601 |