JP2008242572A

JP2008242572A - 制御処理シミュレーション装置

Info

Publication number: JP2008242572A
Application number: JP2007078803A
Authority: JP
Inventors: Yasuhiro Nakajima; 泰宏中島; Yoshio Maruyama; 良雄丸山; Hideki Hanami; 英樹花見; Sunao Masunaga; 直舛永
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2007-03-26
Filing date: 2007-03-26
Publication date: 2008-10-09
Also published as: US8170696B2; US20080243283A1

Abstract

【課題】実プラントや入出力装置が無くても、プラント制御システムのデバッグ作業を効率よく実施する制御処理シミュレーション装置を提供する。
【解決手段】ＰＣ１０は、モデル実行部１２で作成した模擬データを、時系列にメモリ領域１１ａに格納する。プログラマブルコントローラ１４は、仮想入出力要求がある場合に、入力装置Ｉ／Ｆ部１７ａからの入力を停止し、仮想入出力処理部１８が時系列メモリ領域１１ａの模擬データを時系列メモリ領域１５ｂに設定する。プログラム実行部１６はプログラム実行の演算周期と同一の分解能で、時系列メモリ領域１５ｂの模擬データをメモリ領域１５ａに設定し、プログラムを実行する。この演算結果である制御出力はＰＣ１０のモデル実行部１２にフィードバックされ、このタイミングのプロセス値である模擬データを演算し、時系列メモリ領域１１ａに格納する。これにより、長時間のプロセス変化に対しても、短時間にデバック作業を行うことが可能になる。
【選択図】図１

Description

本発明は、実プラントや、制御処理装置の入出力装置が無くても、実プラントの挙動を模擬する制御処理シミュレーション装置に関する。

プロセスと処理装置との間のデータの入出力を、インターフェース装置を介して行うプラント制御システムにおいて、インターフェース装置を介せずに、時系列データを処理装置に直接挿入して、処理をおこなう装置が特許文献１に公知である。

特開昭５９−２２９６２０号公報

実機の動きは、制御処理装置の制御出力によって、実プラントの状態が変化し、プロセス値が変化する。しかし、特許文献１のようなシミュレーション装置にあっては、時系列データのように予め設定したデータしか入力することができず、制御出力によってフィードバックする入力値を設定することは不可能であった。

本発明の目的は、上記従来技術の問題点を克服し、プラントモデルの演算結果であるプロセス値をフィードバックすることで、実プラントの挙動を含めたシステムのデバッグ効率を向上する制御処理シミュレーション装置を提供することにある。

上記目的を達成する本発明は、模擬データ演算装置とプラント制御装置を備え、互いに通信インターフェースを介して通信する制御処理シミュレーション装置において、前記模擬データ演算装置は、実プラントの挙動を模擬するプラントモデル実行部と、プラント制御装置に入力するためのデータが時系列に格納される時系列メモリ領域とを有し、前記プラント制御装置は、プラント制御のプログラムを実行するプログラム実行部と、プログラム実行の際の参照対象及び実行結果による設定対象となるべきデータが格納されるメモリ領域と、プログラム実行の際の参照対象となるべきデータが時系列に格納される時系列メモリ領域と、かつ、所定の操作が受け付けられるのを条件として、前記模擬データ演算装置上の時系列メモリのデータを、前記プラント制御装置上の時系列メモリ領域に格納し、その一部のデータを前記メモリ領域に移して前記プログラム実行部の実行に供し、前記プログラム実行部の実行結果によるデータが格納されるメモリ領域の内容を、前記模擬データ演算装置上のプラントモデル実効部へ出力する手段を備えることを特徴とする。前記所定の操作が受け付けられる条件とは、前記プラント制御装置に仮想入出力要求がある場合である。

前記プラント制御装置は、前記プログラム実行部の演算周期と同一の分解能で、前記プラント制御装置上の時系列メモリ領域の１ステップ分のデータを前記プラント制御装置上の前記メモリ領域に保存することを特徴とする。

前記プログラム実行部の実行結果によるデータが前記模擬データ演算装置上のプラントモデル実効部へ出力され、該プラントモデル実効部は前記データを前記プログラム実行部の演算周期と同一の分解能で入力することを特徴とする。

前記プラント制御装置は、プラントから入力データを受け取る入力インターフェースと、前記プログラム実行部の演算結果である制御出力をプラントに出力する出力インターフェースを設け、これらインターフェースは前記所定の操作が受け付けられる条件がないときに、動作が可能となることを特徴とする。

本発明は、プラント制御装置（プログラマブルコントローラ）に搭載されたプログラムのデバッグを行う場合に好適である。すなわち、模擬制御装置（ＰＣ）で作成した時系列データをプログラマブルコントローラに入力し、プログラマブルコントローラの演算結果である制御情報を、実プラントの挙動を模擬するＰＣのプラントモデルに入力し、プラントモデルの演算結果であるプロセス値をプログラマブルコントローラに再度フィードバックすることが可能となる。そのため、実機装置を用いずに、システム全体の動きを考慮したプログラマブルコントローラのデバッグが可能になり、プログラマブルコントローラ開発に置けるデバッグ効率の向上が可能となる。

本発明による制御処理シミュレーション装置は、制御処理装置に模擬データを入力する模擬制御装置（ＰＣ）と、ＰＣからの模擬データを受けてプログラムを実行する制御処理装置（プログラマブルコントローラ）を、通信インターフェースで互いに接続する構成からなる。

ＰＣは、プログラマブルコントローラに入力するためのデータが時系列に格納される時系列メモリ領域と、実プラントの挙動を模擬するプラントモデル実行部と、通信インターフェースを備えている。

プログラマブルコントローラは、プラント制御のプログラムを実行するプログラム実行部と、プログラム実行の際の参照対象及び実行結果による設定対象となるべきデータが格納されるメモリ領域と、プログラム実行の際の参照対象となるべきデータが時系列に格納される時系列メモリ領域を備えている。また、入出力装置（ＰＩ／Ｏ）からのデータを前記メモリ領域に保存する入力装置インターフェースと、前記メモリ領域のデータを入出力装置（ＰＩ／Ｏ）に送る出力装置インターフェースと、ＰＣとの通信インターフェースを備えている。

さらにプログラマブルコントローラは、所定の操作が受け付けられるのを条件（仮想入出力要求あり）として、前記入力装置インターフェースを無効にする手段と、前記ＰＣの時系列メモリのデータを、前記通信インターフェースを介して前記時系列メモリ領域に格納する手段を備えている。また、所定の操作が受け付けられるのを条件として、プログラム実行部の演算周期と同一の分解能で、前記時系列メモリ領域の１ステップ分の内容を、前記メモリ領域に保存する手段を備えている。また、所定の操作が受け付けられるのを条件として、プログラム実行部の設定対象となるべきデータが格納されるメモリ領域の内容を、前記通信インターフェースを介して、ＰＣのプラントモデル実効部へ格納する手段を備えている。

本発明の制御処理シミュレーション装置は以上のように構成されているので、ＰＣで作成された仮想データをプログラマブルコントローラに時系列に入力することが可能である。さらに実機装置が無くとも、制御処理装置の演算結果である制御情報によるプラントの挙動をＰＣにフィードバックし、ＰＣで再び仮想データを模擬し、その結果であるプロセス値をプログラマブルコントローラにフィードバックする。これにより、システム全体の動きを考慮したプログラマブルコントローラのデバッグを容易にすることができ、プログラマブルコントローラ開発に置けるデバッグ効率の向上が可能となる。

以下、この発明の好適な実施の形態について図面を参照しながら詳細に説明する。図１は本発明に係る制御処理シミュレーション装置を示し、プログラマブルコントローラとＰＣからなるシステム構成図である。

ＰＣ１０は入力データの作成やプラントモデルを実行し、プログラマブルコントローラ１４との通信等を行う。ＰＣ１０において、メモリ１１はモデル実行部１２が実行するプログラムや入出力値を格納する。時系列メモリ領域１１ａは、制御処理実行の際の参照対象及び実行結果による設定対象となるべきデータが格納される。プラントモデル実行部１２は実プラントの挙動を模擬する。通信インターフェース１３はプログラマブルコントローラ１４との通信を可能にする。

図２に時系列メモリ領域１１aの構成を示す。１ステップの情報を示していて、デバイス数とその下でのデバイス番号と入力値が記憶されている。後述のように、プログラム実行部１６は１ステップの情報を、プログラム実行部の演算周期と同一の分解能で取り込む。

プログラマブルコントローラ１４は、プログラムの実行、入出力処理、ＰＣ１０との通信等を行う。メモリ１５はプログラムや入出力値を格納するもので、プログラム実行の際の参照対象及び実行結果による設定対象となるべきデータが格納されるメモリ領域１５aと、プログラム実行の際の参照対象となるべきデータが時系列に格納される時系列メモリ領域１５bを有している。

プログラム実行部１６はメモリ領域１５aに格納されている参照対象の値を読み取り、プログラムを実行し、結果となる設定対象の値をメモリ領域１５aに格納する。入力装置インターフェース１７aは入力装置（ＰＩ／Ｏ）から入力したデータを、メモリ領域1５aの参照対象部に設定する。出力装置インターフェース１７bはメモリ領域１５aの設定対象部の値を、出力装置（ＰＩ／Ｏ）に送る。

仮想入出力処理部１８は所定の操作が受け付けられるのを条件（仮想入力の要求がある）として、入力装置インターフェース１７aを無効にする、これと共に、プログラム実行部１６の演算周期と同一の分解能で、時系列メモリ領域１５bの１ステップ分の内容を、メモリ領域１５aの参照対象部に設定する。通信インターフェース１９はＰＣ１０と通信を可能とし、ＰＣ１０の時系列メモリ領域１１aの内容を、プログラマブルコントローラ１４の時系列メモリ領域１５bに格納する。

図３はプログラマブルコントローラの入力処理の動作を示したフローチャートである。入力処理は、プログラマブルコントローラ１４がプログラムの実行を開始すると同時に実行を開始する。まず、プログラム実行部１６はステップ２０で仮想入力の要求があるかを判断し、仮想入力の要求があれば、仮想入出力処理部１８に仮想入力処理を動作させる。仮想入出力処理部１８はステップ２１で通信Ｉ／Ｆ部１９を介し、ＰＣ１０の予め設定した時系列メモリ領域１１aのデータ（例えば、スイッチのＯＮ／ＯＦＦなどのＤＩ値や電圧などのＡＩ値）と、プラントモデルの計算結果であるプロセス値を受信する。さらに、ステップ２２で受信したデータを、プログラマブルコントローラ１４の時系列メモリ領域１５aに格納する。その後、プログラム実行部１６はステップ２３で制御処理を実行する。

図４はプログラム実行部の動作を示すフローチャートである。プログラム実行部１６は制御処理が実行を開始すると同時に実行を開始する。プログラム実行部１６はステップ２４で仮想入出力の要求があるかを判断し、仮想入出力の要求が無ければ、ステップS２５で、入力装置Ｉ／Ｆ部１７aを介し、プロセス値をメモリ領域１５aに格納する。ステップS２４で仮想入出力の要求があれば、ステップS２６で、時系列メモリ領域１５bの内容をメモリ領域１５aに格納する。

次に、プログラム実行部１６は、ステップＳ２７でメモリ領域１５aに格納されている参照対象の値を読み取り、ステップＳ２８でプログラムを実行し、ステップＳ２９で結果となる設定対象の値をメモリ領域１５aに格納する。

次に、ステップS３０で仮想入出力の要求があるかを判断し、仮想入出力の要求が無ければ、ステップS３１で出力装置Ｉ／Ｆ部１７bを介し、制御情報を出力する。ステップS３０で仮想入出力の要求があれば、ステップS３２で通信Ｉ／Ｆ部１９を介し、制御情報をＰＣ１０のプラントモデルに出力し、モデル実行部１２はこの制御情報を基に再びプラントの挙動を模擬し、その結果の模擬データがメモリ１１に格納される。このとき、モデル実行部１２は前記制御情報をプログラム実行部１６の演算周期と同一の分解能で取り込んで演算する。

図５に実機とシミュレーション装置の模試図を対比して示す。（ａ）は実機の構成で、ユーザが操作盤の実スイッチを操作した入力は入力Ｉ／Ｆを介してプログラマブルコントローラに取り込まれる。プログラマブルコントローラはその入力を元に演算を行い、演算結果である制御信号を出力Ｉ／Ｆを介して実機プラントへ出力する。実機プラントでは、制御信号によってポンプや弁といった機器が動作し、プロセス値が変動する。そのプロセス値を入力Ｉ／Ｆを介して取り込み、制御が続けられる。

（ｂ）は本発明の制御シミュレーション装置の構成で、実機のスイッチに相当する初期入力はＰＣで作成し、伝送線を介してプログラマブルコントローラに入力される。プログラマブルコントローラはその入力を元に演算を行い、演算結果である模擬の制御信号をＰＣ上のプラントモデルに入力する。プラントモデルは模擬の制御信号を元に実機プラントの挙動をプロセス値を模擬する。そのプロセス値を、プログラマブルコントローラに入力して、模擬の制御を続ける。

このように、本発明の制御シミュレーション装置によれば、実プラントや入出力装置が無くても、プラント制御システムのデバッグ作業を効率よく実施できる。これにより、長時間のプロセス変化に対しても、短時間にデバック作業を行うことが可能になる。

本発明の一実施例における制御処理シミュレーション装置の構成図。一実施例による時系列メモリ領域の構成図。一実施例によるプログラマブルコントローラの動作を示すフローチャート。一実施例によるプログラム実行部の動作を示しすフローチャート。実機と制御処理シミュレーション装置を対比した構成図。

符号の説明

１０…ＰＣ、１１…メモリ、１１a…時系列メモリ領域、１２…モデル実行部、１３…通信Ｉ／Ｆ部、１４…プログラマブルコントローラ、１５…メモリ、１５a…メモリ領域、１５ｂ…時系列メモリ領域、１６…プログラム実行部、１７a…入力装置インターフェース、１７ｂ…出力装置インターフェース、１８…仮想入出力処理部、１９…通信Ｉ／Ｆ部。

Claims

模擬データ演算装置とプラント制御装置を備え、互いに通信インターフェースを介して通信する制御処理シミュレーション装置において、
前記模擬データ演算装置は、実プラントの挙動を模擬するプラントモデル実行部と、プラント制御装置に入力するためのデータが時系列に格納される時系列メモリ領域とを有し、
前記プラント制御装置は、プラント制御のプログラムを実行するプログラム実行部と、プログラム実行の際の参照対象及び実行結果による設定対象となるべきデータが格納されるメモリ領域と、プログラム実行の際の参照対象となるべきデータが時系列に格納される時系列メモリ領域と、
かつ、所定の操作が受け付けられるのを条件として、前記模擬データ演算装置上の時系列メモリのデータを、前記プラント制御装置上の時系列メモリ領域に格納し、その一部のデータを前記メモリ領域に移して前記プログラム実行部の実行に供し、前記プログラム実行部の実行結果によるデータが格納されるメモリ領域の内容を、前記模擬データ演算装置上のプラントモデル実効部へ出力する手段を備えることを特徴とする制御処理シミュレーション装置。
請求項１において、前記プラント制御装置は、前記プログラム実行部の演算周期と同一の分解能で、前記プラント制御装置上の時系列メモリ領域の１ステップ分のデータを前記プラント制御装置上の前記メモリ領域に保存することを特徴とする制御処理シミュレーション装置。
請求項１または２において、前記プログラム実行部の実行結果によるデータが前記模擬データ演算装置上のプラントモデル実効部へ出力され、該プラントモデル実効部は前記データを前記プログラム実行部の演算周期と同一の分解能で入力することを特徴とする制御処理シミュレーション装置。
請求項１、２または３において、前記プラント制御装置は、プラントから入力データを受け取る入力インターフェースと、前記プログラム実行部の演算結果である制御出力をプラントに出力する出力インターフェースを設け、これらインターフェースは前記所定の操作が受け付けられる条件がないときに、動作が可能となることを特徴とする制御処理シミュレーション装置。
請求項１−４のいずれか１項において、前記所定の操作が受け付けられる条件とは、前記プラント制御装置に仮想入出力要求がある場合である制御処理シミュレーション装置。