JP2008225697A

JP2008225697A - 電源制御装置

Info

Publication number: JP2008225697A
Application number: JP2007060942A
Authority: JP
Inventors: Makoto Tsukada; 誠塚田; Hirobumi Hari; 博文播; Kazuo Watanabe; 和夫渡邊
Original assignee: Teac Corp
Current assignee: Teac Corp
Priority date: 2007-03-09
Filing date: 2007-03-09
Publication date: 2008-09-25

Abstract

【課題】装置の電源スイッチ切断後、一定時間は電源からの電力供給を維持してシャットダウンを可能とする。
【解決手段】電源スイッチ１２と並列にリレー回路１４をＡＣ電源１０に接続する。リレー回路１４は電源スイッチ１２のＯＮ状態ではＯＦＦ状態に設定される。ウオッチドックタイマ１８で電源スイッチ１２切断時の電源電圧低下を検出し、ＣＰＵ２０で一定時間リレー回路１４をＯＦＦ状態からＯＮ状態に設定する。ＣＰＵ２０の異常時には、タイマ２２からのタイムアウト信号によりリレー回路１４をＯＮ状態からＯＦＦ状態に設定する。
【選択図】図１

Description

本発明は電源制御装置、特に電源切断時の電力供給に関する。

磁気記録装置や光ディスク装置等では、記憶ファイル管理構造のため、記録区画をある単位で区切ったクラスタで処理しており、記録時及び再生時にもデータサイズをクラスタサイズに適合したアクセス動作とする必要がある。例えば、クラスタサイズに満たない僅かなデータの書き換えも、一旦、当該クラスタ全体を読み込んで、変更部分のデータをメモリ上で更新してから、クラスタ単位で媒体に再度記録する。このため、メモリ上に存在している各種データと、記憶媒体のデータは常に同一ではない。通常は、記録動作終了後にメモリ上に残されたデータを記憶媒体に記録することで記録動作を完了する。

一方、書換可能な光ディスクであっても、書換回数に制限のある記憶媒体がある。例えば、書換可能回数が通常１０００回と称されるＤＶＤ＋ＲＷであっても、ディスク面上の同一箇所に集中的に書換を行えば、１０００回以下の少ない回数で記録品質が低下してしまう。そこで、ディスク管理情報のように頻繁にその内容をディスク上の同じ箇所に記録する事態を回避するため、メモリ上で管理情報の更新を繰り返しておき、ディスク取り出し時、あるいは電源切断時にメモリ上のディスク管理情報をディスクに記録するように制御する。

したがって、電源スイッチの切断の前に、シャットダウン操作を行ってメモリ上に残されたデータが確実にディスクに記録されたことを確認し、その後、電源を切断することが求められている。これは、シャットダウン操作なしに電源が切断されるとディスク管理情報が更新されていないディスクとなり記録再生動作が不能となってしまうからである。

従来より、電源スイッチのオフ操作が行われたときに、直ちに装置への電源供給を遮断するのではなく、一定時間電源供給を確保する技術が提案されている。

下記に示す特許文献１には、コンピュータの電源装置において、停電等で主電源が突然遮断された場合や、操作者がシャットダウン操作を忘れて主電源を遮断した場合に、電源を補助電源に切り替え、一定時間電力の供給を継続させるとともに、コンピュータのシャットダウン処理を実行し、シャットダウン処理の終了後に補助電源を停止することが開示されている。

また、特許文献２には、シャットダウン処理が必要なワークステーション等の情報処理装置において、ボタンスイッチのオフに応答して、シャットダウン処理を実行するとともに、電源制御部により電源を遮断するタイミングを制御し、ボタンスイッチのオフに応じた電源オフ信号の出力から所定時間（シャットダウン処理に要する時間よりも長い時間に設定）経過後に、リレースイッチをオフにして電源供給を停止することが開示されている。

また、特許文献３には、電源制御装置において、メカスイッチのオフ操作に応答して、電子機器に動作終了処理を開始するための電源ＯＦＦ検出信号を送出するとともに、サブ電源によりメイン電源の電源供給を遮断するタイミングを制御し、メカスイッチのオフ操作の検出から所定時間（電子機器の動作終了処理に要する時間よりも長い時間に設定）経過後に、リレースイッチをオフにしてメイン電源の電源供給を遮断することが開示されている。

特開平５−７３１８３号公報特開平１０−７８８３２号公報特開２００３−３３３７４８号公報

しかしながら、補助電源あるいはサブ電源を用いる構成では、待機電力が生じてしまう問題がある。

本発明は、補助電源あるいはサブ電源を用いることなく、簡易な構成でシャットダウン処理を確実に行うことができる電源制御装置を提供することにある。

本発明の電源制御装置は、電源に接続された電源スイッチの切断による電源電圧の低下を検出する検出回路と、前記電源に対して前記電源スイッチと並列接続され、前記電源スイッチが閉成状態では開放状態に維持されるリレー回路と、前記電源電圧の低下に応じて前記リレー回路を前記開放状態から閉成状態に設定して前記電源スイッチの切断にもかかわらず前記電源からの電力を供給し、一定時間経過後に前記リレー回路を前記閉成状態から前記開放状態に設定して前記電源からの電力供給を切断する制御回路とを有する。

本発明では、補助電源等を設けることなく電源スイッチ切断後の一定時間に限り電力を自動供給できる。

以下、図面に基づき本発明の実施形態について説明する。

図１に、本実施形態における電源制御装置の回路構成を示す。本実施形態の電源制御装置は、例えば光ディスク装置に組み込むことができる。ＡＣ電源１０（１００−２４０Ｖ）からの電力は電源スイッチ１２を介して電力供給回路１６に供給され、電力供給回路１６から磁気記録装置や光ディスク装置等の装置各部、例えばＤＳＰ（デジタルシグナルプロセッサ）あるいはＣＰＵに電力が供給される。

ＡＣ電源１０から電力供給回路１６に至る電源ライン上に、電源スイッチ１２と並列にリレー回路１４が設けられる。リレー回路１４は通常はＯＦＦ状態、すなわち電源スイッチ１２がＯＮ状態のときにＯＦＦ状態にあり、ＡＣ電源１０からの電力は電源スイッチ１２のみを介して電力供給回路１６に供給される。リレー回路１４は、リレーＯＮ信号により通電してＯＦＦ状態からＯＮ状態となり、電源スイッチ１２に代わってＡＣ電源１０からの電力を供給する。

また、ＡＣ電源１０から電力供給回路１６に至る電源ライン上には、ウォッチドックタイマ（ＷＤＴ）１８が設けられる。ウォッチドックタイマ１８はフォトカプラ１９を有し、電源ラインの電圧を監視して電源スイッチ１２の切断による電源電圧低下を検出する。電源電圧低下の検出信号（パワーダウン信号）はタイマ２２及びＣＰＵ２０に供給される。

タイマ２２は、電圧低下の検出信号に基づいてカウントを開始し、所定時間が経過するとタイムアウト信号を出力する。タイムアウト信号はタイムアウト時にＬｏｗレベルとなる信号で、カウント中はＨｉレベルの信号である。一方、ＣＰＵ２０は、電源電圧低下の検出信号に基づいてパワーＯＦＦレディ信号をＨｉｇｈ出力し、一定時間経過後にパワーＯＦＦレディ信号をＬｏｗとする。この一定時間は、少なくともシャットダウン操作に必要と考えられる時間である。また、ＣＰＵ２０は、パワーＯＦＦレディ信号をＨｉｇｈ出力した場合、タイマが停止する前にタイマクリア信号をタイマ２２に供給してタイマ２２の動作が延長（カウントがクリア）される。ＣＰＵ２０が正常に動作している場合、ＣＰＵ２０からはタイマクリア信号が定期的に出力されるためタイマ２２が停止することはない。一方、ＣＰＵ２０が暴走するなどして正常にタイマクリア信号をＨｉｇｈ出力できない場合、タイマ２２はＣＰＵ２０からのタイマクリア信号が出力されなくなるためカウントアップが進み、やがてタイムアウト信号を出力する。

タイマ２２からのタイムクリア信号及びＣＰＵ２０からのパワーＯＦＦレディ信号はＡＮＤゲート２４に供給される。ＡＮＤゲート２４は、ＣＰＵ２０からの信号及びタイマ２２からの信号の２つの信号の論理和を演算し、演算結果をリレーＯＮ信号としてリレー回路１４に供給する。タイマ２２がタイムアウトしない限りタイムアウト信号はＨｉレベルであるので、ＣＰＵ２０からのパワーＯＦＦレディ信号がそのままリレーＯＮ信号としてリレー回路１４に供給されリレー回路１４のＯＮ／ＯＦＦを制御し、タイマ２２がタイムアウトする場合にはタイムアウト信号がそのままリレーＯＮ信号としてリレー回路１４に供給されリレー回路１４のＯＮ／ＯＦＦを制御するということができる。

図２に、本実施形態のタイミングチャートを示す。図２（ａ）はＡＣ電源１０の電源電圧の時間変化を示す。時間ｔ＝ｔ１で電源スイッチ１２がＯＦＦされたものとすると、この時点で電圧は０となる。図２（ｂ）はウォッチドックタイマ１８の出力であるパワーダウン信号の時間変化を示す。電源スイッチ１２がＯＮされている間はパワーダウン信号はＬｏｗレベルであり、電源スイッチ１２が切断されて電圧が低下するとフォトカプラで検出され、パワーダウン信号はＬｏｗからＨｉｇｈになる。すなわち、フォトカプラの受光側トランジスタは電源電圧低下によりＯＮ状態からＯＦＦ状態となり、受光側トランジスタのコレクタ電圧であるパワーダウン信号はＬｏｗレベルからＨｉレベルになる。図２（ｅ）はＣＰＵ２０から出力されるパワーＯＦＦレディ信号の時間変化であり、パワーダウン信号が入力されることでＣＰＵ２０はパワーＯＦＦレディ信号をＨｉｇｈ出力する。また、一定時間経過して時間ｔ＝ｔ２になると、ＣＰＵ２０はパワーＯＦＦレディ信号をＬｏｗとする。図２（ｃ）はタイマクリア信号の時間変化であり、パワーＯＦＦレディ信号がＯＮ出力された後にＯＮ出力され、所定の周期でＨｉｇｈ、Ｌｏｗの出力を繰り返す。図２（ｄ）はタイムアウト信号であり、図２（ｃ）のタイマクリア信号のＨｉｇｈレベル（立ち上がりエッジ）によりタイマ２２はカウントがクリアされるため、タイマが動作し続けることからタイムアウトせず、したがってＨｉレベルのままとなる。タイマクリア信号のＨｉｇｈレベルの発生周期は、タイマ２２がクリアされてからタイムアウト信号を出力するまでの時間よりも短くなるように設定される。図２（ｆ）はＡＮＤゲート２４からのリレーＯＮ信号であり、タイムクリア信号がＨｉレベルであり、かつ、パワーＯＦＦレディ信号がＨｉレベルの場合にＨｉレベルとなり、リレー回路１４をＯＦＦ状態からＯＮ状態に設定する。

以上のようにして時間ｔ＝ｔ１で電源スイッチ１２が切断されると、ＣＰＵ２０からパワーＯＦＦレディ信号がＨｉｇｈ出力されてリレー回路１４がＯＮ状態に設定され、ＡＣ電源１０からの電力はリレー回路１４を介して電力供給回路１６に供給され、シャットダウン操作が実行される。そして、時間ｔ＝ｔ１から一定時間経過して時間ｔ＝ｔ２となると、ＣＰＵ２０はパワーＯＦＦレディ信号をＬｏｗとするので、リレーＯＮ信号はＯＦＦとなり、リレー回路１４は再びＯＮ状態からＯＦＦ状態に設定されてＡＣ電源１０からの電力が遮断される。

図３に、ＣＰＵ２０が暴走する等して正常に動作しない場合のタイミングチャートを示す。図２と同様に、時間ｔ＝ｔ１で電源スイッチ１２が切断されたものとする。図２（ｂ）に示すように時間ｔ＝ｔ１でパワーダウン信号がＨｉレベルとなり、ＣＰＵ２０に供給される。ＣＰＵ２０は、パワーダウン信号が入力されることでパワーＯＦＦレディ信号をＨｉｇｈ出力してリレー回路１４をＯＮ状態に設定するが、例えば、ＣＰＵ２０が時間ｔ＝ｔ３で正常に動作しなくなった場合、ＣＰＵ２０は図３（ｃ）のようにタイマクリア信号を出力しなくなり、また、図３（ｅ）のようにパワーＯＦＦレディ信号もＬｏｗ出力しない。この場合、タイマ２２はカウントアップを継続し、所定時間経過して時間ｔ＝ｔ４になるとタイマ２２はタイムアウト信号を出力する。すると、図３（ｄ）のように時間ｔ＝ｔ４においてタイムアウト信号はＨｉｇｈからＬｏｗとなり、図３（ｆ）のようにリレーＯＮ信号はＯＮからＯＦＦとなるためリレー回路１４はＯＦＦ状態に設定され、ＡＣ電源１０からの電力が遮断される。

すなわち、タイマ２２はＣＰＵ２０が暴走する等して正常に動作できなくなった場合にＡＣ電源１０からの電力を確実に遮断するためのタイマであり、これにより電源スイッチ１２がＯＦＦされているにもかかわらず常時ＡＣ電源１０からの電力が供給されてしまう事態を確実に防止できる。所定時間は、タイマ２２がクリアされてからタイムアウト信号を出力するまでの時間である。なお、時間ｔ＝ｔ１で電源スイッチ１２が切断された時点で、既にＣＰＵ２０が正常に動作していない場合には、パワーダウン信号が入力されてもパワーＯＦＦレディ信号が出力されることはないので、リレー回路１４が作動せず、ＡＣ電源１０からの電力が即座に遮断される。

このように、本実施形態では、ＡＣ電源１０に対して電源スイッチ１２と並列にリレー回路１４を接続し、通常通電時にはリレー回路１４をＯＦＦ（開放）状態とすることで電源スイッチ１２の切断に伴う電圧低下を検出しており、補助電源あるいはサブ電源を設ける必要がない。また、ＣＰＵ２０とは別個にタイマ２２を設けることで、ＣＰＵ２０の異常時にも確実に電源を切断できる。また、本実施形態では、装置内の一次側（ＡＣ電源１０側）に設けたウォッチドックタイマ１８で二次側（装置内のＤＳＰやＣＰＵ側）の電圧が低下してしまう前に電源スイッチ１２の切断に伴う電源電圧の低下を検出してリレー回路１４をＯＮ状態に設定するので、装置のＤＳＰあるいはＣＰＵはシャットダウン操作を確実に実行できる。

なお、本実施形態ではシャットダウン操作を実行するために電源スイッチ１２の切断後に自動的にリレー回路１４をＯＮ状態に設定して一定時間電力を供給する構成であるが、電源スイッチ１２の切断後にシャットダウン操作を実行する必要があるか否かを判断し、必要あると判断した場合にのみ自動的にリレー回路１４をＯＮ状態に設定して一定時間電力を供給してもよい。但し、シャットダウンすべきか否かを判断するためにディスクをリードする必要がある場合には、上記の実施形態のように電源スイッチ１２の切断時に自動的にリレー回路１４をＯＮ状態に設定するのが好適である。

実施形態の回路図である。実施形態のＣＰＵ正常動作時のタイミングチャートである。実施形態のＣＰＵ異常時のタイミングチャートである。

符号の説明

１０ＡＣ電源、１２電源スイッチ、１４リレー回路、１６電力供給回路、１８ウォッチドックタイマ（ＷＤＴ）、２０ＣＰＵ、２２タイマ、２４ＡＮＤゲート。

Claims

電源に接続された電源スイッチの切断による電源電圧の低下を検出する検出回路と、
前記電源に対して前記電源スイッチと並列接続され、前記電源スイッチが閉成状態では開放状態に維持されるリレー回路と、
前記電源電圧の低下に応じて前記リレー回路を前記開放状態から閉成状態に設定して前記電源スイッチの切断にもかかわらず前記電源からの電力を供給し、一定時間経過後に前記リレー回路を前記閉成状態から前記開放状態に設定して前記電源からの電力供給を切断する制御回路と、
を有することを特徴とする電源制御装置。
請求項１記載の装置において、
前記電源電圧の低下に応じてカウントを開始するとともに、前記制御回路による前記リレー回路の前記閉成状態から前記開放状態への移行に応じてカウントを停止するタイマと、
を有し、前記タイマは、カウントが停止されない限り所定時間経過後にタイムアウト信号を出力して前記リレー回路を前記閉成状態から前記開放状態に設定する
ことを特徴とする電源制御装置。
請求項１、２のいずれかに記載の装置において、
前記一定時間は、少なくともシャットダウン操作に必要な時間であることを特徴とする電源制御装置。
電源に接続された電源スイッチの切断による電源電圧の低下を検出する検出回路と、
前記電源に対して前記電源スイッチと並列接続され、前記電源スイッチが閉成状態では開放状態に維持されるリレー回路と、
前記電源電圧の低下に応じてカウントを開始し、所定時間経過後に前記リレー回路にタイムアウト信号を出力するタイマと、
前記電源電圧の低下に応じて前記リレー回路にリレー閉成信号を出力するとともに一定時間経過後にリレー開放信号を出力し、かつ、前記リレー閉成信号を出力した後に前記タイマにタイマクリア信号を出力するプロセッサと、
を有し、前記リレー回路は、前記プロセッサからの前記リレー閉成信号により閉成するとともに前記リレー開放信号により開放し、かつ、前記タイマからのタイムアウト信号により開放することを特徴とする電源制御装置。