JP2008219295A - オフセット補正回路 - Google Patents
オフセット補正回路 Download PDFInfo
- Publication number
- JP2008219295A JP2008219295A JP2007051966A JP2007051966A JP2008219295A JP 2008219295 A JP2008219295 A JP 2008219295A JP 2007051966 A JP2007051966 A JP 2007051966A JP 2007051966 A JP2007051966 A JP 2007051966A JP 2008219295 A JP2008219295 A JP 2008219295A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- correction
- circuit
- signal
- instruction signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】オフセット補正回路は、第1の周波数のクロック信号に同期して変化する第1の補正指示信号を生成する第1の補正指示信号発生回路と、第1の周波数よりも高い第2の周波数のクロック信号に同期して変化する第2の補正指示信号を生成する第2の補正指示信号発生回路と、通常モード時に第1の補正指示信号の変化に応答して容量素子への充放電を行うことにより、容量素子の電荷量の変化により補正対象回路へのオフセット補正入力電圧を変化させるとともに、高速モード時に少なくとも第2の補正指示信号の変化に応答して容量素子への充放電を行うことにより、容量素子の電荷量の変化により補正対象回路へのオフセット補正入力電圧を変化させるオフセット補正信号発生回路を含む。
【選択図】図4
Description
Q1=±C21×SG
となる。
ΔOF=±C21×SG/C1
となる。
ΔOF=±C22×SG/C1
となる。容量素子31の容量C22を容量素子30の容量C21よりも十分に大きくしておくことで、十分に高速なオフセット補正動作を実現することが可能となる。
Q1=±C2×ΔVcharge
となる。
ΔOF=±C2×ΔVcharge/C1
となる。
ΔOF=±C2×ΔVcharge/C1
となる。第2の補正指示信号COR2は、クロック信号CK64Kに同期して高速にHIGH/LOWを繰り返す信号であり、そのHIGH/LOWの繰り返しに応じて容量素子83が高速に充放電を繰り返す。従って、高速動作モード時には、高速にオフセットを補正することが可能となる。
52 オフセット検出回路
53 第1の補正指示信号発生回路
54 第2の補正指示信号発生回路
55 オフセット補正信号発生回路
Claims (5)
- 補正対象回路の出力のオフセットを検出してオフセット検出信号を出力するオフセット検出回路と、
該オフセット検出信号に応じて第1の周波数のクロック信号に同期して変化する第1の補正指示信号を生成する第1の補正指示信号発生回路と、
高速動作モード時に該オフセット検出信号に応じて該第1の周波数よりも高い第2の周波数のクロック信号に同期して変化する第2の補正指示信号を生成する第2の補正指示信号発生回路と、
該高速動作モードでない場合に該第1の補正指示信号の変化に応答して容量素子への充放電を行うことにより、該充放電動作に伴う該容量素子の電荷量の変化により該補正対象回路へのオフセット補正入力電圧を変化させるとともに、該高速動作モードの場合に少なくとも該第2の補正指示信号の変化に応答して該容量素子への充放電を行うことにより、該充放電動作に伴う該容量素子の電荷量の変化により該補正対象回路へのオフセット補正入力電圧を変化させるオフセット補正信号発生回路
を含むことを特徴とするオフセット補正回路。 - 該オフセット検出回路は該オフセットが所定の閾値以上であるか以下であるかを示すイネーブル信号を出力するように構成され、該第1の補正指示信号発生回路は該オフセットが所定の閾値以下であることを該イネーブル信号が示す場合に動作しないことを特徴とする請求項1記載のオフセット補正回路。
- 該オフセット検出回路は該オフセットが所定の閾値以上であるか以下であるかを示すイネーブル信号を出力するように構成され、該第2の補正指示信号発生回路は該オフセットが所定の閾値以下であることを該イネーブル信号が示す場合に動作しないことを特徴とする請求項1記載のオフセット補正回路。
- 該オフセット補正信号発生回路の該容量の第1端は基準電圧に接続され、該容量の第2端はスイッチを介して電源電圧と該基準電圧との間の第1の電圧又は該基準電圧とグランド電圧との間の第2の電圧との何れかに接続されるよう構成されることを特徴とする請求項1記載のオフセット補正回路。
- 該第1の補正指示信号発生回路は該高速動作モード時以外に動作して該高速動作モード時には動作せず、第2の補正指示信号発生回路は該高速動作モード時に動作して該高速動作モード時以外には動作しないことを特徴とする請求項1記載のオフセット補正回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007051966A JP4859710B2 (ja) | 2007-03-01 | 2007-03-01 | オフセット補正回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007051966A JP4859710B2 (ja) | 2007-03-01 | 2007-03-01 | オフセット補正回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008219295A true JP2008219295A (ja) | 2008-09-18 |
JP4859710B2 JP4859710B2 (ja) | 2012-01-25 |
Family
ID=39838833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007051966A Expired - Fee Related JP4859710B2 (ja) | 2007-03-01 | 2007-03-01 | オフセット補正回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4859710B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020008593A1 (ja) * | 2018-07-05 | 2020-01-09 | 三菱電機株式会社 | リミッティング増幅回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01185004A (ja) * | 1988-01-19 | 1989-07-24 | Fuji Facom Corp | 多段階オフセット補償方式 |
JPH01284118A (ja) * | 1988-05-11 | 1989-11-15 | Anarogu Debaisezu Kk | A/d変換回路 |
JP2001044770A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ten Ltd | 増幅回路 |
JP2002504280A (ja) * | 1997-06-10 | 2002-02-05 | シーラス ロジック,インコーポレイテッド | 拡張された条件付き安定のための動的オフセット低減、制御された飽和電流限界、および電流フィードバックを備える高位マルチパス演算増幅器 |
JP2002305447A (ja) * | 2001-04-06 | 2002-10-18 | Sharp Corp | 直流オフセット補償回路 |
-
2007
- 2007-03-01 JP JP2007051966A patent/JP4859710B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01185004A (ja) * | 1988-01-19 | 1989-07-24 | Fuji Facom Corp | 多段階オフセット補償方式 |
JPH01284118A (ja) * | 1988-05-11 | 1989-11-15 | Anarogu Debaisezu Kk | A/d変換回路 |
JP2002504280A (ja) * | 1997-06-10 | 2002-02-05 | シーラス ロジック,インコーポレイテッド | 拡張された条件付き安定のための動的オフセット低減、制御された飽和電流限界、および電流フィードバックを備える高位マルチパス演算増幅器 |
JP2001044770A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ten Ltd | 増幅回路 |
JP2002305447A (ja) * | 2001-04-06 | 2002-10-18 | Sharp Corp | 直流オフセット補償回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020008593A1 (ja) * | 2018-07-05 | 2020-01-09 | 三菱電機株式会社 | リミッティング増幅回路 |
JPWO2020008593A1 (ja) * | 2018-07-05 | 2020-12-17 | 三菱電機株式会社 | リミッティング増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4859710B2 (ja) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5302869A (en) | Voltage comparator and subranging A/D converter including such voltage comparator | |
US8164357B2 (en) | Digital noise protection circuit and method | |
US20090225044A1 (en) | Determining touch on keys of touch sensitive input device | |
EP2547096A2 (en) | Solid-state image sensing apparatus | |
US20100065341A1 (en) | Driving scanned channel and non-scanned channels of a touch sensor with same amplitude and same phase | |
JP2015156159A5 (ja) | ||
KR20060042204A (ko) | 시정수 자동조정 회로 | |
JP2010178438A (ja) | スイッチング電源制御回路 | |
JP5124476B2 (ja) | 電流測定回路及び方法 | |
JP4835009B2 (ja) | 発振回路及び発振制御方法 | |
JP5535766B2 (ja) | タイマー回路 | |
JP4859710B2 (ja) | オフセット補正回路 | |
CN101257252B (zh) | 电压控制电路 | |
EP3393040A1 (en) | Oscillator circuit with comparator delay cancelation | |
JP2009077172A (ja) | アナログデジタル変換器及び撮像装置 | |
CN109656426B (zh) | 电容式触控感测电路及其电荷补偿方法 | |
JP2011188250A (ja) | 時定数調整回路 | |
US9374101B2 (en) | Sensor device including high-resolution analog to digital converter | |
JP2001004681A (ja) | 電荷検出装置 | |
KR950004637B1 (ko) | 플로우팅 감지 회로 | |
JP4828560B2 (ja) | 三角波生成回路および台形波生成回路 | |
TWI828339B (zh) | 觸碰偵測電路及操作裝置 | |
KR102521732B1 (ko) | 시간 증폭기, 이를 포함하는 아날로그-디지털 변환기 및 이미지 센서 | |
US20060245130A1 (en) | Delay circuit | |
TW201332294A (zh) | 以計數器為基礎之可擴充解析度的數位脈寬調變裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4859710 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |