JP2008218899A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008218899A
JP2008218899A JP2007057429A JP2007057429A JP2008218899A JP 2008218899 A JP2008218899 A JP 2008218899A JP 2007057429 A JP2007057429 A JP 2007057429A JP 2007057429 A JP2007057429 A JP 2007057429A JP 2008218899 A JP2008218899 A JP 2008218899A
Authority
JP
Japan
Prior art keywords
region
source
insulating film
drain regions
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007057429A
Other languages
English (en)
Inventor
Takeshi Sudo
岳 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007057429A priority Critical patent/JP2008218899A/ja
Priority to US12/043,453 priority patent/US20080251842A1/en
Publication of JP2008218899A publication Critical patent/JP2008218899A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ＦＥＴのチャネル領域に効果的にストレスを印加できる半導体装置及びその製造方法を提供することを目的としている。
【解決手段】ＦＥＴにおけるソース／ドレイン領域１４，１５のコンタクト部１９Ｓ，２０Ｓ，１９Ｄ，２０Ｄが存在しない部分に、それぞれ埋め込み絶縁膜２１Ｓ−１，２１Ｓ−２，２１Ｓ−３，２１Ｄ−１，２１Ｄ−２，２１Ｄ−３を設けた。上記埋め込み酸化膜の体積膨張により発生する圧縮方向のストレスをＦＥＴのチャネル領域に印加することでホールの移動度を向上させ、ドレイン電流を増大させて性能を向上させる。
【選択図】 図１

Description

この発明は、ＦＥＴのチャネル領域にストレスを印加してホールの移動度を向上させる技術を用いた半導体装置及びその製造方法に関し、特にＰチャネル型ＦＥＴに適用されるものである。
半導体集積回路装置では、９０ｎｍ世代以降、ＦＥＴのチャネル領域にストレスを加えることで電子やホールの移動度を向上させ、ドレイン電流を増大させて性能を向上させる検討が進められている。
Ｎチャネル型ＦＥＴの性能を向上させるためには、例えば図２７に示すように、ゲート電極上に伸張性の応力を発生するストレスライナー（Stress Liner）１０１を設けることでＦＥＴ Ｑ１，Ｑ２のチャネル領域１０２Ａ，１０２Ｂにそれぞれ矢印で示すような伸張方向の応力を与える。この際、チャネル領域１０２Ａ，１０２Ｂには、下方に押し下げる応力も加わる。
また、ＣＭＯＳ型の回路では、例えば図２８に示すように、Ｎチャネル型ＦＥＴ Ｑ３とＰチャネル型ＦＥＴ Ｑ４それぞれに最適な応力を与えるように、伸張性の応力を発生するストレスライナー１０１と、圧縮性の応力を発生するストレスライナー１０３の二種類のストレスライナー（ＤＳＬ）を用いる（例えば非特許文献１参照）。すなわち、Ｎチャネル型ＦＥＴ Ｑ３のゲート電極上にストレスライナー１０１を設けることでチャネル領域１０４に伸張方向の応力を与え、Ｐチャネル型ＦＥＴ Ｑ４上にストレスライナー１０３を形成することでチャネル領域１０５に圧縮方向の応力を与える。
更に、ストレスライナーに代えてＳｉＧｅ層を用いてＮチャネル型ＦＥＴにストレスを与える構造も提案されている（例えば非特許文献２参照）。このEpitaxial ＳｉＧｅ（以後ｅＳｉＧｅと称する）技術は、例えば図２９に示すようにＰチャネル型ＦＥＴ Ｑ４のソース／ドレイン領域１０８，１０９下にＳｉＧｅ層１０６，１０７をそれぞれ埋め込み、格子定数の違いからチャネル領域１０５に圧縮方向の応力を与えるものである。
しかしながら、次世代ではＦＥＴの更なる性能向上が求められている。しかも、世代が進むにしたがってＦＥＴが微細化され、ストレス源であるストレスライナー１０１，１０３を形成するのが難しくなっている。また、格子定数の違いを利用するｅＳｉＧｅ技術では、大きなストレスを与えることができず充分な効果が得られない。
IEDM 2004 "Dual Stress Liner for High Performance sub-45nm Gate Length SOI CMOS Manufacturing" H.S.Yang et al. pp.1075-1078. IEDM 2003 "A 90nm High Volume Manufacturing Logic Technology Featuring Novel 45nm Gate Length Strained Silicon CMOS Transistor" T.Ghani et al. pp.978-980.
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、ＦＥＴのチャネル領域に効果的にストレスを印加できる半導体装置及びその製造方法を提供することにある。
この発明の一態様によると、半導体基板の主表面に形成された素子分離領域と、前記素子分離領域で区画された素子領域の前記半導体基板上に、ゲート絶縁膜を介在して設けられたゲート電極と、前記素子領域の前記半導体基板中に、前記ゲート電極を挟んで形成されたソース／ドレイン領域と、前記ソース／ドレイン領域上にそれぞれ接続されたコンタクト部と、前記ソース／ドレイン領域にそれぞれ埋め込み形成され、前記ソース／ドレイン領域間のチャネル領域に応力を与える埋め込み絶縁膜とを具備する半導体装置が提供される。
この発明の他の一態様によると、ＳＯＩ基板のシリコン領域に形成された素子分離領域と、前記素子分離領域で区画された島状のシリコン領域上に、ゲート絶縁膜を介在して形成されたゲート電極と、前記島状のシリコン領域中に、前記ゲート電極を挟んで形成されたソース／ドレイン領域と、前記ソース／ドレイン領域上にそれぞれ接続されたコンタクト部と、前記ソース／ドレイン領域にそれぞれ埋め込み形成され、前記ソース／ドレイン領域間のチャネル領域に応力を与える埋め込み絶縁膜とを具備する半導体装置が提供される。
この発明の更に他の一態様によると、半導体基板の主表面に素子分離領域を形成する工程と、前記素子分離領域で区画された素子領域上に、ゲート絶縁膜及びゲート電極を形成する工程と、前記ゲート電極をマスクの一部に用いて前記素子領域中に不純物を導入し、ソース／ドレイン領域を形成する工程と、前記ソース／ドレイン領域中にそれぞれ、体積膨張によりチャネル領域に圧縮応力を与える埋め込み絶縁膜を形成する工程とを具備する半導体装置の製造方法が提供される。
この発明の別の一態様によると、ＳＯＩ基板のシリコン領域に素子分離領域を形成して区画し、島状のシリコン領域を形成する工程と、島状のシリコン領域上に、ゲート絶縁膜及びゲート電極を形成する工程と、前記島状のシリコン領域に前記ゲート電極をマスクの一部に用いて不純物を導入し、ソース／ドレイン領域を形成する工程と、前記ソース／ドレイン領域中にそれぞれ、体積膨張によりチャネル領域に圧縮応力を与える埋め込み絶縁膜を形成する工程とを具備する半導体装置の製造方法が提供される。
この発明によれば、ＦＥＴのチャネル領域に効果的にストレスを印加できる半導体装置及びその製造方法が得られる。
以下、この発明の実施形態について図面を参照して説明する。
［第１の実施形態］
図１（ａ）〜（ｄ）はそれぞれ、この発明の第１の実施形態に係る半導体装置について説明するためのものでＰチャネル型ＭＯＳＦＥＴを示している。（ａ）図はパターン平面図、（ｂ）図は（ａ）図のＡ−Ａ’線に沿った断面図、（ｃ）図は（ａ）図のＢ−Ｂ’線に沿った断面図、（ｄ）図は（ａ）図のＣ−Ｃ’線に沿った断面図である。
半導体基板（Ｓｉ基板）１０の主表面には、素子領域を電気的に分離するための素子分離領域１１が形成されている。この素子分離領域１１で区画された素子領域の基板１０上にはゲート酸化膜（ゲート絶縁膜）１２を介在してゲート電極１３が形成され、このゲート電極１３を挟んで基板１０中にソース／ドレイン領域１４，１５が配置されている。上記ゲート電極１３上及びソース／ドレイン領域１４，１５上にはそれぞれ、シリサイド層１６Ｇ，１６Ｓ，１６Ｄが形成されている。
上記ゲート電極１３の側壁には絶縁膜（酸化膜または窒化膜、ここでは酸化膜を例にとって説明する）１７が形成されている。上記基板１０の主表面上、上記絶縁膜１７上及びシリサイド層１６Ｇ上には層間絶縁膜１８が形成されている。この層間絶縁膜１８の上記ソース／ドレイン領域１４，１５上に対応する位置にはそれぞれ、２つのコンタクト部１９Ｓ，２０Ｓ，１９Ｄ，２０Ｄが形成され、標準的なトランジスタ構成になっている。各コンタクト部１９Ｓ，２０Ｓ，１９Ｄ，２０Ｄはそれぞれ、コンタクトホール内に金属プラグが埋め込まれており、シリサイド層１６Ｓ，１６Ｄと電気的に接続されている。
上記ソース／ドレイン領域１４，１５におけるコンタクト部１９Ｓ，２０Ｓ，１９Ｄ，２０Ｄが形成されていない領域には、埋め込み酸化膜（埋め込み絶縁膜）２１Ｓ−１，２１Ｓ−２，２１Ｓ−３，２１Ｄ−１，２１Ｄ−２，２１Ｄ−３が配置されている。これらの埋め込み酸化膜２１Ｓ−１，２１Ｓ−２，２１Ｓ−３，２１Ｄ−１，２１Ｄ−２，２１Ｄ−３は、チャネル長方向では素子分離領域１１には接しておらず、チャネル幅方向で接している（２１Ｓ−１，２１Ｓ−３，２１Ｄ−１，２１Ｄ−３）。また、Ｃ−Ｃ’線に沿った断面は、（ｃ）図に示すように、チャネル領域の中心に対して対称構造となっている。
図示しないが、上記層間絶縁膜１８上には配線層が形成されており、上記コンタクト部１９Ｓ，２０Ｓ，１９Ｄ，２０Ｄが電源、接地点及び他の素子などに電気的に接続され、種々の回路が構成される。
上記のような構成によれば、埋め込み酸化膜２１Ｓ−１，２１Ｓ−２，２１Ｓ−３，２１Ｄ−１，２１Ｄ−２，２１Ｄ−３を形成するための酸化時に、酸化膜が体積膨張することによりＰチャネル型ＭＯＳＦＥＴのチャネル領域に矢印方向の圧縮応力が加わり、ホールの移動度を向上させてドレイン電流を増大させることができる。上記埋め込み酸化膜２１Ｓ−１，２１Ｓ−２，２１Ｓ−３，２１Ｄ−１，２１Ｄ−２，２１Ｄ−３は、ＦＥＴに本来必要なソース／ドレイン領域１４，１５中に形成するので専用のスペースは不要である。しかも、埋め込み酸化膜が体積膨張することにより発生する応力は、ｅＳｉＧｅ技術により発生する格子定数の違いを利用する応力よりもはるかに大きいので、微細化が進んでも充分に高い効果を得ることができる。従って、Ｐチャネル型ＭＯＳＦＥＴのチャネル領域に効果的にストレスを印加して性能を向上できる。
［第２の実施形態］
図２（ａ）〜（ｃ）はそれぞれ、この発明の第２の実施形態に係る半導体装置について説明するためのものでＰチャネル型ＭＯＳＦＥＴを示している。（ａ）図はパターン平面図、（ｂ）図は（ａ）図のＤ−Ｄ’線に沿った断面図、（ｃ）図は（ａ）図のＥ−Ｅ’線に沿った断面図である。
このＦＥＴの基本構造は第１の実施形態と同様であるが、非対称な平面パターンになっている。すなわち、ソース／ドレイン領域１４，１５に対してそれぞれ１つのコンタクト部１９Ｓ，１９Ｄが設けられており、コンタクト部１９Ｓはソース領域１４の端部に設けられ、コンタクト部１９Ｄはドレイン領域１５の中央部に設けられている。また、埋め込み酸化膜２１Ｓの一端が素子分離領域１１に接し、埋め込み酸化膜２１Ｄ−１，２１Ｄ−２は素子分離領域１１には接していない。
このように、ＦＥＴの平面パターンが非対称であっても、チャネル領域に圧縮応力を加えることができればホールの移動度を向上させてドレイン電流を増大させることができる。よって、第１の実施形態と実質的に等しい作用効果が得られる。
なお、コンタクト部がソース／ドレイン領域１４，１５の端部にあるか中央部にあるか、埋め込み酸化膜が素子分離領域に接しているか否かなどは、必要に応じて適宜選択すれば良い。
［第３の実施形態］
図３は、この発明の第３の実施形態に係る半導体装置について説明するためのもので、Ｐチャネル型ＭＯＳＦＥＴのパターン平面図である。このＦＥＴでは、素子領域上に２本のゲート電極（図３ではシリサイド層１６Ｇａ，１６Ｇｂで示す）が配置されており、２つのＦＥＴでソース／ドレイン領域の一方（ここではドレイン領域）を共用している。また、コンタクト部１９Ｓａ，１９Ｄ，１９Ｓｂは、ソース／ドレイン領域の一端側と他端側に交互に配置されている。更に、埋め込み酸化膜２１Ｓａ−１，２１Ｓａ−２はコンタクト部１９Ｓａを挟むように配置されており、埋め込み酸化膜２１Ｄ−１，２１Ｄ−２はコンタクト部１９Ｄを挟むように配置されており、埋め込み酸化膜２１Ｓｂ−１，２１Ｓｂ−２はコンタクト部１９Ｓｂを挟むように配置されている。上記埋め込み酸化膜２１Ｓａ−１，２１Ｓａ−２，２１Ｄ−１，２１Ｄ−２，２１Ｓｂ−１，２１Ｓｂ−２の一端はそれぞれ、素子分離領域１１に接している。
他の基本構造は、第１，第２の実施形態と同様である。
このような、２つのＦＥＴでソース／ドレイン領域の一方を共用するパターン構成であっても、埋め込み酸化膜２１Ｓａ−１，２１Ｓａ−２，２１Ｄ−１，２１Ｄ−２，２１Ｓｂ−１，２１Ｓｂ−２の形成時の体積膨張を利用して隣接するＦＥＴのチャネル領域に圧縮応力を加えることができる。この結果、ホールの移動度を向上させてＦＥＴのドレイン電流を増大させることができる。よって、ＦＥＴの性能を向上さ、第１，第２の実施形態と実質的に等しい作用効果が得られる。
［第４の実施形態］
図４（ａ）〜（ｃ）はそれぞれ、この発明の第４の実施形態に係る半導体装置について説明するためのものでＰチャネル型ＭＯＳＦＥＴを示している。（ａ）図はパターン平面図、（ｂ）図は（ａ）図のＦ−Ｆ’線に沿った断面図、（ｃ）図は（ａ）図のＣ−Ｃ’線に沿った断面図である。
このＦＥＴの基本構造は、第１の実施形態と同様であるが、（ｂ）図に示すようにコンタクト部１９Ｓ−１と埋め込み酸化膜２１Ｓ−１，２１Ｓ−２の一部、及びコンタクト部１９Ｓ−２と埋め込み酸化膜２１Ｓ−２，２１Ｓ−３の一部が重なっている。この構成は、層間絶縁膜１８へのコンタクトホールの形成時に埋め込み酸化膜２１Ｓ−１，２１Ｓ−２，２１Ｓ−３の端部を掘り込むことにより形成できる。
このような構成によれば、上述した第１乃至第３の実施形態の効果に加えて、素子領域のパターン占有面積を増大させることなく埋め込み酸化膜２１Ｓ−１，２１Ｓ−２，２１Ｓ−３の幅を広げることができる。これによって、コンタクト部１９Ｓ−１，１９Ｓ−２とシリサイド層１６Ｓ−１，１６Ｓ−２の接触面積を広げることができる。
従って、微細化が進んでも充分に高い効果を得ることができ、ＦＥＴのチャネル領域に効果的にストレスを印加して性能を向上できる。
なお、上述した第４の実施形態では、ソース側のコンタクト部１９Ｓ−１と埋め込み酸化膜２１Ｓ−１，２１Ｓ−２の一部、及びソース側のコンタクト部１９Ｓ−２と埋め込み酸化膜２１Ｓ−２，２１Ｓ−３の一部が重なっているパターン構成を示した。しかし、ドレイン側のコンタクト部１９Ｄ−１と埋め込み酸化膜２１Ｄ−１，２１Ｄ−２の一部、及びドレイン側のコンタクト部１９Ｄ−２と埋め込み酸化膜２１Ｄ−２，２１Ｄ−３の一部が重なっているパターン構成でも同様な作用効果が得られ、ソース側とドレイン側の両方のコンタクト部と埋め込み酸化膜の一部が重なるパターン構成であっても良い。
［第５の実施形態］
図５（ａ），（ｂ）はそれぞれ、この発明の第５の実施形態に係る半導体装置について説明するための断面図である。上述した第１乃至第４の実施形態では、図５（ａ）に示すように埋め込み酸化膜２１Ｓ，２１Ｄがソース／ドレイン領域１４，１５の接合深さより浅い場合を例にとって説明した。
しかしながら、図５（ｂ）に示すように埋め込み酸化膜２１Ｓ’，２１Ｄ’をソース／ドレイン領域１４，１５の接合深さより深く形成しても良い。上記埋め込み酸化膜２１Ｓ，２１Ｄは、酸化時に体積膨張によりチャネル領域に圧縮応力を与えられれば、図５（ａ）に示すようにソース／ドレイン領域の接合深さより浅くても良いし、図５（ｂ）に示すように深くても良い。
［第６の実施形態］
図６（ａ），（ｂ）はそれぞれ、この発明の第６の実施形態に係る半導体装置について説明するための断面図である。図６（ａ），（ｂ）は、ＳＯＩウェーハ（ＳＯＩ基板）にＰチャネル型ＭＯＳＦＥＴを形成した例を示している。ＳＯＩ基板２３には、半導体基板１０上にＢＯＸ層２４が形成され、このＢＯＸ層２４上にシリコン層が形成されている。上記シリコン層２３には、上記ＢＯＸ層２４に達する深さまで素子分離領域１１が形成され、素子領域となる島状のシリコン領域２５が形成されている。
このシリコン領域２５上には、ゲート酸化膜１２を介在してゲート電極１３が形成される。このゲート電極１３上にはシリサイド層１６Ｇが形成され、側壁には絶縁膜１７が形成されている。上記ゲート電極１３を挟んで、シリコン領域２５中にソース／ドレイン領域１４，１５が形成されている。このソース／ドレイン領域１４，１５上にはそれぞれシリサイド層１６Ｓ，１６Ｄが形成されている。
そして、上記ソース／ドレイン領域１４，１５にそれぞれ、チャネル領域に圧縮応力を与えるための埋め込み絶縁膜２２Ｓ，２２Ｄが形成されている。図６（ａ）に示す構成は埋め込み酸化膜２２Ｓ，２２ＤがＢＯＸ層２４に到達している場合、図６（ｂ）に示す構成は埋め込み酸化膜２２Ｓ’，２２Ｄ’がＢＯＸ層２４に到達していない場合を示している。
ＳＯＩウェーハにこの発明を適用した場合、上記埋め込み酸化膜は、チャネル領域に圧縮応力を与えられれば図６（ａ）に示すようにＢＯＸ層２４に到達しても良いし、図６（ｂ）に示すように到達しなくても良い。
このような構成であっても埋め込み酸化膜２１Ｓ，２１Ｄを形成する時の体積膨張を利用してチャネル領域に圧縮応力を与えることができ、ホールの移動度を向上させてドレイン電流を増大させることができる。上記埋め込み酸化膜２１Ｓ，２１Ｄは、ＦＥＴに本来必要なソース／ドレイン領域１４，１５中に形成するので専用のスペースは不要であり、且つｅＳｉＧｅ技術に比べて大きな圧縮応力を発生できるので、微細化が進んでも充分に高い効果を得ることができる。従って、ＦＥＴのチャネル領域に効果的にストレスを印加して性能を向上できる。
［第７の実施形態］
図７（ａ），（ｂ）乃至図１１（ａ），（ｂ）はそれぞれ、この発明の第７の実施形態に係る半導体装置の製造方法について説明するためのもので、図１（ａ）〜（ｄ）に示したＰチャネル型ＭＯＳＦＥＴの製造工程の一部を順次示している。（ａ）図はパターン平面図であり、（ｂ）図は（ａ）図のＧ−Ｇ’線に沿った断面図である。
まず、図７（ａ），（ｂ）に示すように、半導体基板１０の主表面に素子分離領域１１を形成する。ここではＳＴＩ構造を例に取って示しており、素子分離領域１１で区画された領域が素子領域となる。
次に、図８（ａ），（ｂ）に示すように、上記基板１０上に埋め込み酸化膜形成用のハードマスク３１を成膜し、フォトレジストを使用してパターンニングを行う。そして、このハードマスク３１と基板１０の対応する位置をリセスする。
その後、上記ハードマスク３１上及びリセスした基板１０内に酸化膜を成膜し、ＣＭＰとウェット処理またはウェット処理のみを用いて、図９（ａ），（ｂ）に示すように基板１０のリセスした場所に酸化膜を残存させて埋め込み酸化膜３２Ｓ，３２Ｄを形成する。
次に、図１０（ａ），（ｂ）に示すようにハードマスク３１を除去する。
以後は、周知の製造技術を用いて、図１１（ａ），（ｂ）に示すようにゲート酸化膜１２、ゲート電極１３及び側壁絶縁膜１７などを形成する。一例をあげると素子分離領域１１で区画された素子領域の表面を熱酸化してゲート酸化膜を形成し、このゲート酸化膜上にゲート電極材料、例えばポリシリコン層を形成してパターニングすることによりゲート酸化膜１２とゲート電極１３を形成する。続いて、ＣＶＤ法等により全面に酸化膜を形成した後、エッチバックしてゲート電極１３の側壁に残存させる。また、上記ゲート電極１３をマスクの一部に用いて基板１０中に不純物を導入し、ソース／ドレイン領域１４，１５を形成する。引き続き、サリサイドプロセスによりゲート電極１３上及びソース／ドレイン領域１４，１５上にそれぞれシリサイド層（図示せず）を形成する。更に、全面に層間絶縁膜を形成した後、ソース／ドレイン領域１４，１５上に対応する位置にコンタクトホールを形成し、金属プラグを埋め込んでコンタクト部を形成する。そして、上記層間絶縁膜上に配線層の形成や表面保護膜の形成を行う。
上記のような製造方法によれば、ソース／ドレイン領域１４，１５にそれぞれ埋め込み酸化膜３２Ｓ，３２Ｄを形成する時の体積膨張により、Ｐチャネル型ＭＯＳＦＥＴのチャネル領域に圧縮方向の応力を与えることができる。これによって、ホールの移動度を向上させてドレイン電流を増大させることができる。上記埋め込み酸化膜３２Ｓ，３２Ｄは、ソース／ドレイン領域１４，１５中に形成するので、特別なスペースは不要であり且つＦＥＴが微細化されても高い効果を得ることができる。
［第８の実施形態］
図１２（ａ），（ｂ）乃至図１６（ａ），（ｂ）はそれぞれ、この発明の第８の実施形態に係る半導体装置の製造方法について説明するためのもので、Ｐチャネル型ＭＯＳＦＥＴの製造工程の一部を順次示している。（ａ）図はパターン平面図であり、（ｂ）図は（ａ）図のＨ−Ｈ’線に沿った断面図である。
まず、図１２（ａ），（ｂ）に示すように、半導体基板１０の主表面に素子分離領域１１を形成する。ここではＳＴＩ構造を例に取って示しており、素子分離領域１１で区画された領域が素子領域となる。
次に、図１３（ａ），（ｂ）に示すように、上記基板１０上に埋め込み酸化膜形成用のハードマスク３１を成膜し、フォトレジストを使用してパターンニングを行う。
その後、上記ハードマスク３１の開口内に露出された基板１０を酸化して酸化膜（埋め込み酸化膜）３３Ｓ，３３Ｄを形成する。
そして、図１５（ａ），（ｂ）に示すように、上記ハードマスク３１を除去する。
以後は、周知の製造技術を用いて、図１６（ａ），（ｂ）に示すようにゲート酸化膜１２、ゲート電極１３及び側壁絶縁膜１７などを形成する。一例をあげると素子分離領域１１で区画された素子領域の表面を熱酸化してゲート酸化膜を形成し、このゲート酸化膜上にゲート電極材料、例えばポリシリコン層を形成してパターニングすることによりゲート酸化膜１２とゲート電極１３を形成する。続いて、ＣＶＤ法等により全面に酸化膜を形成した後、エッチバックしてゲート電極１３の側壁に残存させる。また、上述した第７の実施形態と同様に上記ゲート電極１３をマスクの一部に用いて基板１０中に不純物を導入し、ソース／ドレイン領域１４，１５を形成する。引き続き、サリサイドプロセスによりゲート電極１３上及びソース／ドレイン領域１４，１５上にそれぞれシリサイド層（図示せず）を形成する。更に、全面に層間絶縁膜を形成した後、ソース／ドレイン領域１４，１５上に対応する位置にコンタクトホールを形成し、金属プラグを埋め込んでコンタクト部を形成する。そして、上記層間絶縁膜上に配線層の形成や表面保護膜の形成を行う。
上記のような製造方法によれば、基板１０を酸化して酸化膜３３Ｓ，３３Ｄを形成する時の体積膨張により、Ｐチャネル型ＭＯＳＦＥＴのチャネル領域に圧縮方向の応力を与えることができる。これによって、ホールの移動度を向上させてドレイン電流を増大させることができる。上記酸化膜３３Ｓ，３３Ｄは、ソース／ドレイン領域１４，１５中に形成するので、特別なスペースは不要であり且つＦＥＴが微細化されても高い効果を得ることができる。
［第９の実施形態］
図１７（ａ），（ｂ）乃至図２１（ａ），（ｂ）はそれぞれ、この発明の第９の実施形態に係る半導体装置の製造方法について説明するためのもので、図１（ａ）〜（ｄ）に示したＰチャネル型ＭＯＳＦＥＴの製造工程の一部を順次示している。（ａ）図はパターン平面図であり、（ｂ）図は（ａ）図のＩ−Ｉ’線に沿った断面図である。
まず、図１７（ａ），（ｂ）に示すように、半導体基板１０の主表面に素子分離領域１１を形成する。ここではＳＴＩ構造を例に取って示しており、素子分離領域１１で区画された領域が素子領域となる。
次に、図１８（ａ），（ｂ）に示すように、上記基板１０上に埋め込み酸化膜形成用のハードマスク３１を成膜し、フォトレジストを使用してパターンニングを行う。そして、このハードマスク３１と基板１０の対応する位置をリセスする。
その後、図１９（ａ），（ｂ）に示すように、上記リセスした基板１０の表面を酸化して酸化膜（埋め込み酸化膜）３４Ｓ，３４Ｄを形成する。
次に、図２０（ａ），（ｂ）に示すようにハードマスク３１を除去する。
以後は、周知の製造技術を用いて、図２１（ａ），（ｂ）に示すようにゲート酸化膜１２、ゲート電極１３及び側壁絶縁膜１７などを形成する。一例をあげると素子分離領域１１で区画された素子領域の表面を熱酸化してゲート酸化膜を形成し、このゲート酸化膜上にゲート電極材料、例えばポリシリコン層を形成してパターニングすることによりゲート酸化膜１２とゲート電極１３を形成する。続いて、ＣＶＤ法等により全面に酸化膜を形成した後、エッチバックしてゲート電極１３の側壁に残存させる。また、上述した第７，第８の実施形態と同様に、上記ゲート電極１３をマスクの一部に用いて基板１０中に不純物を導入し、ソース／ドレイン領域１４，１５を形成する。引き続き、サリサイドプロセスによりゲート電極１３上及びソース／ドレイン領域１４，１５上にそれぞれシリサイド層（図示せず）を形成する。更に、全面に層間絶縁膜を形成した後、ソース／ドレイン領域上に対応する位置にコンタクトホールを形成し、金属プラグを埋め込んでコンタクト部を形成する。そして、上記層間絶縁膜上に配線層の形成や表面保護膜の形成を行う。
上記のような製造方法によれば、酸化膜３４Ｓ，３４Ｄを形成する時の体積膨張により、Ｐチャネル型ＭＯＳＦＥＴのチャネル領域に圧縮方向の応力を与えることができる。これによって、ホールの移動度を向上させてドレイン電流を増大させ性能を向上させることができる。上記埋め込み酸化膜３４Ｓ，３４Ｄは、ソース／ドレイン領域１４，１５中に形成するので、特別なスペースは不要であり且つＦＥＴが微細化されても高い効果を得ることができる。
［第１０の実施形態］
図２２（ａ），（ｂ）乃至図２６（ａ），（ｂ）はそれぞれ、この発明の第１０の実施形態に係る半導体装置の製造方法について説明するためのもので、図１（ａ）〜（ｄ）に示したＰチャネル型ＭＯＳＦＥＴの製造工程の一部を順次示している。（ａ）図はパターン平面図であり、（ｂ）図は（ａ）図のＪ−Ｊ’線に沿った断面図である。
まず、図２２（ａ），（ｂ）に示すように、半導体基板１０の主表面に素子分離領域１１を形成する。ここではＳＴＩ構造を例に取って示しており、素子分離領域１１で区画された領域が素子領域となる。素子分離領域１１で区画された素子領域の表面を熱酸化してゲート酸化膜を形成し、このゲート酸化膜上にゲート電極材料、例えばポリシリコン層を形成してパターニングすることによりゲート酸化膜１２とゲート電極１３を形成する。
次に、図２３（ａ），（ｂ）に示すように、上記基板１０上、ゲート電極１３上及びゲート電極１３の側壁にわたって埋め込み酸化膜形成用のハードマスク３１を成膜し、フォトレジストを使用してパターンニングを行い、ハードマスク３１の所望の場所を除去する。
引き続き、図２４（ａ），（ｂ）に示すように、ハードマスク３１の開口部分の基板１０の表面を酸化して酸化膜３５Ｓ，３５Ｄを形成する。
その後、図２５（ａ），（ｂ）に示すように、ハードマスク３１を除去する。
以後は、周知の技術を用いて、図２６（ａ），（ｂ）に示すようにゲート電極１３の側壁に絶縁膜１７を形成する。また、上記ゲート電極１３をマスクの一部に用いて基板１０中に不純物を導入し、ソース／ドレイン領域１４，１５を形成する。引き続き、サリサイドプロセスによりゲート電極１３上及びソース／ドレイン領域１４，１５上にそれぞれシリサイド層（図示せず）を形成する。更に、全面に層間絶縁膜を形成した後、ソース／ドレイン領域上に対応する位置にコンタクトホールを形成し、金属プラグを埋め込んでコンタクト部を形成する。そして、上記層間絶縁膜上に配線層の形成や表面保護膜の形成を行う。
上記のような製造方法によれば、酸化膜３５Ｓ，３５Ｄを形成する時の体積膨張により、Ｐチャネル型ＭＯＳＦＥＴのチャネル領域に圧縮方向の応力を与えることができる。これによって、ホールの移動度を向上させてドレイン電流を増大させ性能を向上させることができる。上記埋め込み酸化膜３５Ｓ，３５Ｄは、ソース／ドレイン領域１４，１５中に形成するので、特別なスペースは不要であり且つＦＥＴが微細化されても高い効果を得ることができる。
すなわち、この発明の一態様に係る半導体装置は、半導体基板の主表面に形成された素子分離領域と、前記素子分離領域で区画された素子領域の前記半導体基板上に、ゲート絶縁膜を介在して設けられたゲート電極と、前記素子領域の前記半導体基板中に、前記ゲート電極を挟んで形成されたソース／ドレイン領域と、前記ソース／ドレイン領域上にそれぞれ接続されたコンタクト部と、前記ソース／ドレイン領域にそれぞれ埋め込み形成され、前記ソース／ドレイン領域間のチャネル領域に応力を与える埋め込み絶縁膜とを具備する。
そして、下記（ａ）〜（ｈ）のような構成を有する。
（ａ）上記埋め込み絶縁膜は、前記ソース／ドレイン領域の非コンタクト部に設けられている。
（ｂ）上記埋め込み絶縁膜上にコンタクトホールの一部が重なって形成されている。
（ｃ）上記埋め込み絶縁膜は酸化膜である。
（ｄ）上記埋め込み絶縁膜の深さは、素子分離領域の深さよりも浅い、もしくは深い。
（ｅ）上記埋め込み絶縁膜の深さは、ソース／ドレイン領域の接合深さよりも浅い、もしくは深い。
（ｆ）上記埋め込み絶縁膜の深さは、ゲート絶縁膜の２倍以上である。
（ｇ）上記埋め込み絶縁膜は、素子分離領域と接しない。
（ｈ）上記埋め込み絶縁膜は、チャネル幅方向に素子分離領域と接し、且つチャネル長方向には素子分離領域と接しない。
また、この発明の一態様に係る半導体装置は、ＳＯＩ基板のシリコン領域に形成された素子分離領域と、前記素子分離領域で区画された島状のシリコン領域上に、ゲート絶縁膜を介在して形成されたゲート電極と、前記島状のシリコン領域中に、前記ゲート電極を挟んで形成されたソース／ドレイン領域と、前記ソース／ドレイン領域上にそれぞれ接続されたコンタクト部と、前記ソース／ドレイン領域にそれぞれ埋め込み形成され、前記ソース／ドレイン領域間のチャネル領域に応力を与える埋め込み絶縁膜とを具備する。
そして、下記（ｉ）〜（ｏ）のような構成を有する。
（ｉ）上記埋め込み絶縁膜は、ソース／ドレイン領域の非コンタクト部に設けられている。
（ｊ）上記埋め込み絶縁膜上にコンタクトホールの一部が重なって形成されている。
（ｋ）上記埋め込み絶縁膜は酸化膜である。
（ｌ）上記埋め込み絶縁膜は、ＢＯＸ層に到達している。
（ｍ）上記埋め込み絶縁膜の深さは、ゲート絶縁膜の２倍以上である。
（ｎ）上記埋め込み絶縁膜は、素子分離領域と接しない。
（ｏ）上記埋め込み絶縁膜は、チャネル幅方向に素子分離領域と接し、且つチャネル長方向には素子分離領域と接しない。
更に、この発明の一態様に係る半導体装置の製造方法は、半導体基板の主表面に素子分離領域を形成する工程と、前記素子分離領域で区画された素子領域上に、ゲート絶縁膜及びゲート電極を形成する工程と、前記ゲート電極をマスクの一部に用いて前記素子領域中に不純物を導入し、ソース／ドレイン領域を形成する工程と、前記ソース／ドレイン領域中にそれぞれ、体積膨張によりチャネル領域に圧縮応力を与える埋め込み絶縁膜を形成する工程とを具備する。
更にまた、この発明の一態様に係る半導体装置の製造方法は、ＳＯＩ基板のシリコン領域に素子分離領域を形成して区画し、島状のシリコン領域を形成する工程と、島状のシリコン領域上に、ゲート絶縁膜及びゲート電極を形成する工程と、前記島状のシリコン領域に前記ゲート電極をマスクの一部に用いて不純物を導入し、ソース／ドレイン領域を形成する工程と、前記ソース／ドレイン領域中にそれぞれ、体積膨張によりチャネル領域に圧縮応力を与える埋め込み絶縁膜を形成する工程とを具備する。
上記のような構成並びに製造方法によれば、ＦＥＴのチャネル領域に効果的にストレスを印加できる半導体装置及びその製造方法が得られる。
以上第１乃至第１０の実施形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
この発明の第１の実施形態に係る半導体装置について説明するためのもので、Ｐチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第２の実施形態に係る半導体装置について説明するためのもので、Ｐチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第３の実施形態に係る半導体装置について説明するためのもので、Ｐチャネル型ＭＯＳＦＥＴのパターン平面図。 この発明の第４の実施形態に係る半導体装置について説明するためのもので、Ｐチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第５の実施形態に係る半導体装置について説明するためのもので、Ｐチャネル型ＭＯＳＦＥＴの断面図。 この発明の第６の実施形態に係る半導体装置について説明するためのもので、Ｐチャネル型ＭＯＳＦＥＴの断面図。 この発明の第７の実施形態に係る半導体装置の製造方法について説明するためのもので、第１の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第７の実施形態に係る半導体装置の製造方法について説明するためのもので、第２の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第７の実施形態に係る半導体装置の製造方法について説明するためのもので、第３の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第７の実施形態に係る半導体装置の製造方法について説明するためのもので、第４の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第７の実施形態に係る半導体装置の製造方法について説明するためのもので、第５の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第８の実施形態に係る半導体装置の製造方法について説明するためのもので、第１の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第８の実施形態に係る半導体装置の製造方法について説明するためのもので、第２の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第８の実施形態に係る半導体装置の製造方法について説明するためのもので、第３の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第８の実施形態に係る半導体装置の製造方法について説明するためのもので、第４の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第８の実施形態に係る半導体装置の製造方法について説明するためのもので、第５の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第９の実施形態に係る半導体装置の製造方法について説明するためのもので、第１の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第９の実施形態に係る半導体装置の製造方法について説明するためのもので、第２の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第９の実施形態に係る半導体装置の製造方法について説明するためのもので、第３の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第９の実施形態に係る半導体装置の製造方法について説明するためのもので、第４の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第９の実施形態に係る半導体装置の製造方法について説明するためのもので、第５の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第１０の実施形態に係る半導体装置の製造方法について説明するためのもので、第１の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第１０の実施形態に係る半導体装置の製造方法について説明するためのもので、第２の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第１０の実施形態に係る半導体装置の製造方法について説明するためのもので、第３の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第１０の実施形態に係る半導体装置の製造方法について説明するためのもので、第４の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 この発明の第１０の実施形態に係る半導体装置の製造方法について説明するためのもので、第５の工程を示しておりＰチャネル型ＭＯＳＦＥＴのパターン平面図及び断面図。 従来の半導体装置及びその製造方法について説明するためのもので、第１の例を示す断面図。 従来の半導体装置及びその製造方法について説明するためのもので、第２の例を示す断面図。 従来の半導体装置及びその製造方法について説明するためのもので、第３の例を示す断面図。
符号の説明
１０…半導体基板（Ｓｉ基板）、１１…素子分離領域、１２…ゲート酸化膜（ゲート絶縁膜）、１３…ゲート電極、１４，１５…ソース／ドレイン領域、１５…埋め込み酸化膜、１６Ｇ，１６Ｓ，１６Ｄ…シリサイド層、１７…側壁絶縁膜、１８…層間絶縁膜、１９Ｓ，２０Ｓ，１９Ｄ，２０Ｄ…コンタクト部、２１Ｓ，２１Ｄ，２１Ｓ’，２１Ｄ’，２２Ｓ，２２Ｄ，２２Ｓ’，２２Ｄ’，２１Ｓ−１，２１Ｓ−２，２１Ｓ−３，２１Ｄ−１，２１Ｄ−２，２１Ｄ−３…埋め込み酸化膜（埋め込み絶縁膜）、２３…ＳＯＩ基板、２４…ＢＯＸ層、２５…島状のシリコン領域、３１…埋め込み酸化膜形成用ハードマスク、３２Ｓ，３２Ｄ，３３Ｓ，３３Ｄ，３４Ｓ，３４Ｄ，３５Ｓ，３５Ｄ…埋め込み酸化膜。

Claims (5)

  1. 半導体基板の主表面に形成された素子分離領域と、
    前記素子分離領域で区画された素子領域の前記半導体基板上に、ゲート絶縁膜を介在して設けられたゲート電極と、
    前記素子領域の前記半導体基板中に、前記ゲート電極を挟んで形成されたソース／ドレイン領域と、
    前記ソース／ドレイン領域上にそれぞれ接続されたコンタクト部と、
    前記ソース／ドレイン領域にそれぞれ埋め込み形成され、前記ソース／ドレイン領域間のチャネル領域に応力を与える埋め込み絶縁膜と
    を具備することを特徴とする半導体装置。
  2. ＳＯＩ基板のシリコン領域に形成された素子分離領域と、
    前記素子分離領域で区画された島状のシリコン領域上に、ゲート絶縁膜を介在して形成されたゲート電極と、
    前記島状のシリコン領域中に、前記ゲート電極を挟んで形成されたソース／ドレイン領域と、
    前記ソース／ドレイン領域上にそれぞれ接続されたコンタクト部と、
    前記ソース／ドレイン領域にそれぞれ埋め込み形成され、前記ソース／ドレイン領域間のチャネル領域に応力を与える埋め込み絶縁膜と
    を具備することを特徴とする半導体装置。
  3. 前記埋め込み絶縁膜は、体積膨張によって前記ソース／ドレイン領域間のチャネル領域に圧縮応力を与える酸化膜であることを特徴とする請求項１または２に記載の半導体装置。
  4. 半導体基板の主表面に素子分離領域を形成する工程と、
    前記素子分離領域で区画された素子領域上に、ゲート絶縁膜及びゲート電極を形成する工程と、
    前記ゲート電極をマスクの一部に用いて前記素子領域中に不純物を導入し、ソース／ドレイン領域を形成する工程と、
    前記ソース／ドレイン領域中にそれぞれ、体積膨張によりチャネル領域に圧縮応力を与える埋め込み絶縁膜を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
  5. ＳＯＩ基板のシリコン領域に素子分離領域を形成して区画し、島状のシリコン領域を形成する工程と、
    島状のシリコン領域上に、ゲート絶縁膜及びゲート電極を形成する工程と、
    前記島状のシリコン領域に前記ゲート電極をマスクの一部に用いて不純物を導入し、ソース／ドレイン領域を形成する工程と、
    前記ソース／ドレイン領域中にそれぞれ、体積膨張によりチャネル領域に圧縮応力を与える埋め込み絶縁膜を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
JP2007057429A 2007-03-07 2007-03-07 半導体装置及びその製造方法 Pending JP2008218899A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007057429A JP2008218899A (ja) 2007-03-07 2007-03-07 半導体装置及びその製造方法
US12/043,453 US20080251842A1 (en) 2007-03-07 2008-03-07 P-Channel FET Whose Hole Mobility is Improved by Applying Stress to the Channel Region and a Method of Manufacturing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007057429A JP2008218899A (ja) 2007-03-07 2007-03-07 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008218899A true JP2008218899A (ja) 2008-09-18

Family

ID=39838544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007057429A Pending JP2008218899A (ja) 2007-03-07 2007-03-07 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20080251842A1 (ja)
JP (1) JP2008218899A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227276A (ja) * 2011-04-18 2012-11-15 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
US8647935B2 (en) 2010-12-17 2014-02-11 International Business Machines Corporation Buried oxidation for enhanced mobility
US10043905B2 (en) 2015-09-11 2018-08-07 Toshiba Memory Corporation Semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776699B2 (en) * 2008-02-05 2010-08-17 Chartered Semiconductor Manufacturing, Ltd. Strained channel transistor structure and method
US20130240997A1 (en) * 2012-03-19 2013-09-19 International Business Machines Corporation Contact bars for modifying stress in semiconductor device and related method
FR3011678B1 (fr) * 2013-10-07 2017-01-27 St Microelectronics Crolles 2 Sas Procede de relaxation des contraites mecaniques transversales dans la region active d'un transistor mos, et circuit integre correspondant
US9178068B1 (en) 2014-06-05 2015-11-03 International Business Machines Corporation FinFET with oxidation-induced stress
FR3046492B1 (fr) * 2015-12-31 2018-03-23 Stmicroelectronics Sa Procede de realisation de transistors mos contraints

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203989A (ja) * 2002-01-10 2003-07-18 Hitachi Ltd 半導体装置
WO2006023185A2 (en) * 2004-08-24 2006-03-02 Freescale Semiconductor, Inc. Transistor structure with stress modification and capacitive reduction feature in a channel direction and method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026310A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置及びその製造方法
US6429091B1 (en) * 2000-12-08 2002-08-06 International Business Machines Corporation Patterned buried insulator
US6727558B1 (en) * 2001-02-15 2004-04-27 Advanced Micro Devices, Inc. Channel isolation using dielectric isolation structures
KR100395879B1 (ko) * 2001-08-30 2003-08-25 삼성전자주식회사 얕은 트렌치 소자분리를 갖는 반도체 장치 및 그 제조방법
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US20050233540A1 (en) * 2004-04-15 2005-10-20 Texas Instruments, Incorporated Minimizing transistor variations due to shallow trench isolation stress
US7161199B2 (en) * 2004-08-24 2007-01-09 Freescale Semiconductor, Inc. Transistor structure with stress modification and capacitive reduction feature in a width direction and method thereof
KR100607785B1 (ko) * 2004-12-31 2006-08-02 동부일렉트로닉스 주식회사 스플릿 게이트 플래시 이이피롬의 제조방법
JP4515951B2 (ja) * 2005-03-31 2010-08-04 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7442618B2 (en) * 2005-07-16 2008-10-28 Chartered Semiconductor Manufacturing, Ltd Method to engineer etch profiles in Si substrate for advanced semiconductor devices
US7759739B2 (en) * 2005-10-27 2010-07-20 International Business Machines Corporation Transistor with dielectric stressor elements
US7888214B2 (en) * 2005-12-13 2011-02-15 Globalfoundries Singapore Pte. Ltd. Selective stress relaxation of contact etch stop layer through layout design
US7402885B2 (en) * 2006-05-15 2008-07-22 Toshiba America Electronic Components, Inc. LOCOS on SOI and HOT semiconductor device and method for manufacturing
US7968960B2 (en) * 2006-08-18 2011-06-28 Micron Technology, Inc. Methods of forming strained semiconductor channels
US7572712B2 (en) * 2006-11-21 2009-08-11 Chartered Semiconductor Manufacturing, Ltd. Method to form selective strained Si using lateral epitaxy

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203989A (ja) * 2002-01-10 2003-07-18 Hitachi Ltd 半導体装置
WO2006023185A2 (en) * 2004-08-24 2006-03-02 Freescale Semiconductor, Inc. Transistor structure with stress modification and capacitive reduction feature in a channel direction and method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647935B2 (en) 2010-12-17 2014-02-11 International Business Machines Corporation Buried oxidation for enhanced mobility
JP2012227276A (ja) * 2011-04-18 2012-11-15 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
US10043905B2 (en) 2015-09-11 2018-08-07 Toshiba Memory Corporation Semiconductor device
USRE49164E1 (en) 2015-09-11 2022-08-09 Kioxia Corporation Semiconductor device

Also Published As

Publication number Publication date
US20080251842A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
KR100618852B1 (ko) 높은 동작 전류를 갖는 반도체 소자
KR101647888B1 (ko) Ｆｉｎｆｅｔ 소자를 제조하는 방법
JP5091397B2 (ja) 半導体装置
WO2009141977A1 (ja) 半導体装置およびその製造方法
JP2008218899A (ja) 半導体装置及びその製造方法
JP2007158322A (ja) ひずみシリコンｃｍｏｓ装置
JP2009105155A (ja) 半導体装置およびその製造方法
US8232178B2 (en) Method for forming a semiconductor device with stressed trench isolation
JP2011138947A (ja) 半導体装置、および、その製造方法
US20090215277A1 (en) Dual contact etch stop layer process
US20090020828A1 (en) Semiconductor device and its manufacturing method
JP2007173466A (ja) 半導体装置
JP2006278754A (ja) 半導体装置及びその製造方法
JP2009105233A (ja) 半導体装置およびその製造方法
JP2007258330A (ja) 半導体装置及びその製造方法
US20130292779A1 (en) Semiconductor device and semiconductor device production process
KR101109704B1 (ko) 반도체장치 및 그 제조 방법
JP2008262954A (ja) 半導体装置
JP2006228950A (ja) 半導体装置およびその製造方法
JP4590979B2 (ja) 半導体装置及びその製造方法
JP4765598B2 (ja) 半導体装置の製造方法
JP4745620B2 (ja) 半導体装置及びその製造方法
US20080111202A1 (en) Forming conductive stud for semiconductive devices
JP2005259745A (ja) 半導体装置及びその製造方法
JP5114892B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120329

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120724