JP2008211477A - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP2008211477A JP2008211477A JP2007045739A JP2007045739A JP2008211477A JP 2008211477 A JP2008211477 A JP 2008211477A JP 2007045739 A JP2007045739 A JP 2007045739A JP 2007045739 A JP2007045739 A JP 2007045739A JP 2008211477 A JP2008211477 A JP 2008211477A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor transistor
- transistor
- inductance
- stabilization
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】回路の安定化を損なうことなく、受動素子型のインダクタンスを使用した場合に比べてサイズが大幅に小さい増幅回路を提供する。
【解決手段】信号増幅用半導体トランジスタ1と、信号増幅用半導体トランジスタを安定に動作させるための安定化回路と、を備える増幅器であって、安定化回路は、信号増幅用半導体トランジスタ1の接地端子4とグランド6との間に接続され、周波数の増大に伴って、出力インピーダンスが増大する安定化用半導体トランジスタ7を備える。
【選択図】図2
【解決手段】信号増幅用半導体トランジスタ1と、信号増幅用半導体トランジスタを安定に動作させるための安定化回路と、を備える増幅器であって、安定化回路は、信号増幅用半導体トランジスタ1の接地端子4とグランド6との間に接続され、周波数の増大に伴って、出力インピーダンスが増大する安定化用半導体トランジスタ7を備える。
【選択図】図2
Description
本発明は増幅器に関し、特に小型で安定に動作する広帯域増幅器に関する。
特許文献1及び2に記載されるように、数百MHz以上の高周波信号まで動作する広帯域増幅器では、信号増幅用半導体トランジスタの端子にインダクタンスを接続して安定な動作が行われるようにしている。
図1は、信号増幅用半導体トランジスタと、インダクタンスで構成される安定化回路と、を有する増幅回路器の従来例の構成を示す図である。図1において、参照番号1は電界効果トランジスタ(以下FETと称す)を、2はFET1のゲート端子を、3はFET1のドレイン端子を、4はFET1のソース端子を、5は配線等で形成されたインダクタンスを、6は接地導体を、示す。
増幅用素子としてFET1の代わりに、バイポーラトランジスタ(以下BJTと称す)を使用する場合もあり、その場合の参照番号2はBJTのベース、3はBJTのコレクタ、4はBJTのエミッタ端子に対応する。
インダクタンス5を含めてFET1の動作が安定になる条件を考える。以下に示す式(1)から(4)は、インダクタンス5を含むFET1のゲート端子2から見込んだ入力インピーダンスZINを表す式である。
入力インピーダンスZINの実成分Re(ZIN)は式(2)で表される。
FET1の動作が安定になるには、実成分Re(ZIN)が式(5)の条件、すなわち実成分Re(ZIN)が0Ωより大きくならなければならない。
式(5)で、gm、LS、Cgsが全て正になれば、式(5)は常に0以上の値有することになる。したがってFET1の動作は安定化される。
図1に示した増幅回路において安定化回路として用いられるインダクタンスは、一般的に電圧印加を必要としない受動素子であるが、これをICチップ内に形成する場合、特許文献1及び2に記載されるように、配線を使ってインダクタンスを構築するか、あるいは、信号増幅用トランジスタと別の異なる基板上にチップインダクタを設けて構成していた。
しかしながら、トランジスタを動作させる周波数が低い場合、インダクタンスの効果を十分に得るためには、非常に大きなインダクタンスが必要となり、その寸法は非常に大きくなり、ICチップの面積の殆どがインダクタンスによって占有され、また外部へ搭載する場合、インダクタンスを搭載するための面積が必要になるといった問題があった。例えば、特許文献1の図5参照のこと。
本発明は、回路の安定化を損なうことなく、受動素子型のインダクタンスを使用した場合に比べてサイズが大幅に小さい増幅回路を提供することを目的とする。
上記目的を達成するために、本発明の増幅回路は、周波数の増大に伴って出力インピーダンスが増大する安定化用半導体トランジスタを、信号増幅用トランジスタの接地端子へ接続して安定化回路として利用することを特徴とする。
安定化用トランジスタは、信号周波数の増大に伴い、その出力インピーダンスが増大するため、インダクタンスと同等の作用を生み出す。しかも、受動素子型のインダクタンスに比べてサイズを大幅に小さくでき、増幅用トランジスタと同等のサイズにできる。
本発明によれば、周波数の増大に伴って出力インピーダンスが増大する半導体トランジスタを安定化回路として使用するので、受動素子型のインダクタンスと同等の機能を、受動素子型のインダクタンスに比べてサイズが大幅に小さいトランジスタで実現できるため、増幅回路のサイズを大幅に小さくできる。
以下、添付の図面を参照して本発明の実施例を説明する。
図2に、本発明の実施例の増幅回路の構成を示す。実施例の増幅回路は、図1の従来の増幅回路を類似した構成を有するが、安定化回路を構成するインダクタンス5の代わりに、周波数の増大に伴って出力インピーダンスが増大する安定化用FET7を、安定化回路として図示のように接続していることが異なる。図2で、参照番号8は安定化用FET7のゲート端子を、9は安定化用FET7のドレイン端子を、10は安定化用FET7のソース端子を、11は安定化用FET7のゲート電位を固定するための抵抗を、12はゲート電圧制御端子を、示す。
本実施例の半導体トランジスタである安定化用FET7として、例えば、リン化インジウム基板上に作製された高電子移動度トランジスタ(InP HEMT (High Electron Mobility Transistor))を利用する。図3はInP HEMTの電流電圧特性の一例であり、図4はドレインソース間電圧Vdsが1.4V、ゲート・ソース間電圧Vgsが0Vの時の入出力反射係数の周波数依存性を示すスミス図(チャート)であり、掃引周波数は250MHzから110GHzである。
スミスチャートにおいて上半分の領域は、トランジスタがインダクタンス(L)性を示し、下半分の領域は容量性を示す。このInP HEMTの出力反射係数S22の特性を見てみると、250Hzから1GHzまでの部分が上半分にあり、インピーダンスが誘導性、即ち、インダクタンスとして動作することが分かる。
また、このInP HEMTの250Hzから1GHzまでの出力反射係数S22はゲート電圧を変更することで、そのインピーダンスを変化させることができ、増幅回路の安定度を変えることができる。
図5にInP HEMT安定化回路を接続した信号増幅用InP HEMTのゲート端子から見込んだインピーダンスの実成分Re(ZIN)の周波数依存性を示す。また一緒に、配線により形成したインダクタンスがある場合の特性、およびインダクタンスを接続しない場合の特性を比較のために示してある。
本実施例で使用しているInP HEMTは受動素子型のインダクタを利用した場合に比べて非常に大きい実抵抗を実現できている。
なお、上記実施例ではFETを使用しているが、トランジスタとして同等の特性が得られるものであれば何でもよい。例えばBJTでも構わない。FETの代わりにBJTを使用する場合、図2において、参照番号8はBJTのベース端子、9はBJTのコレクタ端子、10はBJTのエミッタ端子、11はBJTのベース電位を固定するための抵抗に対応する。
以上説明したように、周波数の増大に伴って出力インピーダンスが増大する半導体トランジスタを安定化回路として使用することにより、受動素子で構成していたインダクタンスをトランジスタで構成することができるため、インダクタンス機能を有する部分の占有面積が大幅に小さくなる。
図6は、受動素子型インダクタンスを使用した従来例と本実施例における実際のICチップ内のレイアウトを示す図であり、(A)が従来例のレイアウトを、(B)が本実施例のレイアウトを示す。図において、参照番号20が増幅用トランジスタを、21が安定化用トランジスタを、22が受動素子型インダクタンスを示す。安定化の度合いは、図5に示す通り、従来回路に対して本発明回路では約2倍改善しているパターンで比較をしている。従来回路の面積が420x430平方μmであるのに対し、本発明の回路では20x50平方μmであり、約1/180の面積比になり、ICチップ面積が大幅に縮小している。
本発明は、半導体トランジスタを使用して増幅回路に適用される。
1 信号増幅用トランジスタ(FET)
2 ゲート端子
3 ドレイン端子
4 ソース端子
5 受動素子型インダクタンス
7 安定化用トランジスタ(FET)
8 ゲート端子
9 ドレイン端子
10 ソース端子
2 ゲート端子
3 ドレイン端子
4 ソース端子
5 受動素子型インダクタンス
7 安定化用トランジスタ(FET)
8 ゲート端子
9 ドレイン端子
10 ソース端子
Claims (5)
- 信号増幅用半導体トランジスタと、前記信号増幅用半導体トランジスタを安定に動作させるための安定化回路と、を備える増幅器であって、
前記安定化回路は、前記信号増幅用半導体トランジスタの接地端子とグランドとの間に接続され、周波数の増大に伴って、出力インピーダンスが増大する安定化用半導体トランジスタを備えることを特徴とする増幅器。 - 前記安定化用半導体トランジスタは、制御端子に印加する電圧に応じて出力インピーダンスが変化する請求項1に記載の増幅器。
- 前記安定化用半導体トランジスタは、電界効果型トランジスタである請求項1または2に記載の増幅器。
- 前記安定化用半導体トランジスタは、HEMTである請求項3に記載の増幅器。
- 前記安定化用半導体トランジスタは、接合型トランジスタである請求項1または2に記載の増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007045739A JP2008211477A (ja) | 2007-02-26 | 2007-02-26 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007045739A JP2008211477A (ja) | 2007-02-26 | 2007-02-26 | 増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008211477A true JP2008211477A (ja) | 2008-09-11 |
Family
ID=39787413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007045739A Pending JP2008211477A (ja) | 2007-02-26 | 2007-02-26 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008211477A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06188643A (ja) * | 1992-10-21 | 1994-07-08 | Fukushima Nippon Denki Kk | 高周波低雑音増幅器 |
JPH09181541A (ja) * | 1995-12-22 | 1997-07-11 | Fujitsu Ltd | 高周波増幅回路 |
JP2002185253A (ja) * | 2000-12-13 | 2002-06-28 | Seiko Epson Corp | 発振回路 |
JP2004343373A (ja) * | 2003-05-15 | 2004-12-02 | Nec Electronics Corp | アクティブインダクタンス回路及び差動アンプ回路 |
JP2007005911A (ja) * | 2005-06-21 | 2007-01-11 | Nippon Dempa Kogyo Co Ltd | 電圧制御型水晶発振器 |
-
2007
- 2007-02-26 JP JP2007045739A patent/JP2008211477A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06188643A (ja) * | 1992-10-21 | 1994-07-08 | Fukushima Nippon Denki Kk | 高周波低雑音増幅器 |
JPH09181541A (ja) * | 1995-12-22 | 1997-07-11 | Fujitsu Ltd | 高周波増幅回路 |
JP2002185253A (ja) * | 2000-12-13 | 2002-06-28 | Seiko Epson Corp | 発振回路 |
JP2004343373A (ja) * | 2003-05-15 | 2004-12-02 | Nec Electronics Corp | アクティブインダクタンス回路及び差動アンプ回路 |
JP2007005911A (ja) * | 2005-06-21 | 2007-01-11 | Nippon Dempa Kogyo Co Ltd | 電圧制御型水晶発振器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4206589B2 (ja) | 分布増幅器 | |
WO2010113779A1 (ja) | 半導体装置 | |
US7692490B2 (en) | Power amplifying device having linearizer | |
US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
JP2000068747A (ja) | 検波回路 | |
JP2005501459A5 (ja) | ||
JP6515493B2 (ja) | 増幅回路の帯域幅を改善するための方法及び回路 | |
JP2008211477A (ja) | 増幅回路 | |
WO2014200027A1 (ja) | 電圧発生回路 | |
JP2010199241A (ja) | 半導体装置 | |
Kobayashi | High linearity-wideband PHEMT Darlington amplifier with+ 40 dBm IP3 | |
US6239670B1 (en) | Short-stub matching circuit | |
JP5820176B2 (ja) | 電子回路 | |
CN112929000A (zh) | 功率放大电路 | |
JP2001144550A (ja) | 非線型歪み補償回路及び非線型歪み補償電力増幅器 | |
JP5448044B2 (ja) | 高周波増幅回路および通信機器 | |
JP5752515B2 (ja) | 増幅器 | |
JP2008182388A (ja) | 信号切替装置 | |
JP2008236354A (ja) | 増幅器 | |
JP2020127152A (ja) | 電流制御回路及び電力増幅回路 | |
US11251820B2 (en) | Circuit for processing radio frequency signal | |
JP5566583B2 (ja) | 電子回路 | |
KR101490020B1 (ko) | 저잡음 증폭기 | |
KR20230073861A (ko) | 바이어스 회로 및 이를 갖는 초고주파 증폭기 | |
JPS60140907A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090611 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20100916 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A02 | Decision of refusal |
Effective date: 20110208 Free format text: JAPANESE INTERMEDIATE CODE: A02 |