JP2008211365A - 復調器およびフレーム同期方法 - Google Patents

Abstract

【課題】大きなクロック周波数偏差が存在する場合であっても、正確にフレーム同期を行うことのできる復調器を得ること。
【解決手段】高速フーリエ変換手段と復調手段を備え、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）復調を行う復調器であって、受信信号に含まれるフレーム同期のための同期信号に基づきクロック周波数偏差を検出するクロック周波数偏差検出部５と、ＦＦＴ部６の前段において受信信号のクロック周波数偏差を補正するクロック周波数補正部４と、前記同期信号に基づきフレームの先頭を示すフレームパルス位置を制御するＴＧ７と、を備え、ＦＦＴ部６は、クロック周波数補正部４によって補正された受信信号に対して前記フレームパルスの位置をフレーム先頭位置として高速フーリエ変換を行い、データ抽出部８は、高速フーリエ変換後の信号を復調する。
【選択図】 図１

Description

本発明は、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）方式で通信を行う通信システムにおける復調器に関するものであり、特に、ＴＤＭＡ（Time Division Multiple Access）を用いたＯＦＤＭ方式で通信を行う通信システムにおける復調器およびフレーム同期方法に関するものである。

近年、無線通信システムにおいて、マルチパスに強く周波数利用効率が高いことからＯＦＤＭ通信方式が注目されている。また、ＴＤＭＡ通信システムは、ユーザデータを衝突させることなくフレーム内に収容するため、従来無線ＬＡＮ（Local Area Network）にて使用されてきたＣＳＭＡ（Carrier Sense Multiple Access）方式よりも通信の効率が良い。このため、最近では、ＣＳＭＡを用いたＯＦＤＭ通信方式に代わり、ＴＤＭＡを用いたＯＦＤＭ通信方式がよく使用されるようになってきた。

ＴＤＭＡを用いたＯＦＤＭ通信システムでは、受信フレームの先頭位置を示すフレームパルスを受信機にて生成する必要がある。フレームパルスは、ＯＦＤＭ信号を正しく復調するために必要な同期信号であり、ＦＦＴ（Fast Fourier Transform：高速フーリエ変換）を実行するためのタイミング信号（ＦＦＴタイミング信号）となる。したがって、復調を正しく行うためには、フレームパルスを正しいタイミング（正しいＦＦＴタイミング）で生成する必要がある。正しいＦＦＴタイミングの検出法は種々存在して、たとえば、下記特許文献１では、検出精度の向上を図った検出法が開示されている。

また、送信機のクロック発振器と受信機のクロック発振器では発振周波数に差があるため、ＴＤＭＡを用いたＯＦＤＭ通信システムにおいては、受信機がクロック周波数同期機能（クロック周波数偏差を補正する機能）を備える必要がある。したがって、受信機は、同期機能として、上述のフレームパルスを生成する機能（ＦＦＴタイミング同期機能）とクロック周波数同期機能の２つを備える必要がある。

一方、クロック周波数偏差が大きいとＯＦＤＭのサブキャリア間の直交が崩れて復調データの品質が劣化するため、従来は、規格により高精度なクロック発振器の使用が定められており、クロック周波数偏差の影響は少ないため考慮する必要がなかった。したがって、従来は、同期機能としてＦＦＴタイミング同期機能を備えていればよく、クロック周波数偏差については特に考慮されていなかった(たとえば、下記特許文献１参照)。

特開２００４−２２２２０７号公報

クロック発振器に要求される精度は、ＦＦＴのデータサイズが大きくなるほど高くなる。近年の無線通信に対する高速化要求を背景に、ＦＦＴのデータサイズは従来の無線ＬＡＮに比して増大する傾向にあり、より高精度なクロック発振器が必要になってきている。しかし、高精度な発振器は高価であり装置コストを上昇させる。コスト上昇を避けるには安価で精度の低いクロック発振器を使用する必要があり、その場合には、影響を無視できない（大きな）クロック周波数偏差が発生する可能性がある。

しかしながら、上記従来の受信機では、大きなクロック周波数偏差を考慮した同期機能を備えていない。このため、大きなクロック周波数偏差がある場合には、フレーム同期機能が正常に同期を確立できない、または、同期確立後の追従性能が劣化するという問題があった。

本発明は、上記に鑑みてなされたものであって、大きなクロック周波数偏差が存在する場合であっても、正確にフレーム同期を行うことのできる復調器およびフレーム同期方法を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、高速フーリエ変換手段と復調手段を備え、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）復調を行う復調器であって、受信信号に含まれるフレーム同期のための同期信号に基づきクロック周波数偏差を検出するクロック周波数偏差検出手段と、高速フーリエ変換手段の前段において受信信号のクロック周波数偏差を補正するクロック周波数補正手段と、前記同期信号に基づきフレームの先頭を示すフレームパルス位置を制御するタイミング制御手段と、を備え、前記高速フーリエ変換手段は、前記クロック周波数補正手段によって補正された受信信号に対して前記フレームパルスの位置をフレーム先頭位置として高速フーリエ変換を行い、前記復調手段は、高速フーリエ変換後の信号を復調することを特徴とする。

この発明によれば、フーリエ変換の前段においてクロック周波数偏差の補正を行うようにしたので、大きなクロック周波数偏差が存在する場合であっても、正確にフレーム同期を行うことのできるという効果を奏する。

以下に、本発明にかかる復調器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明にかかる復調器の実施の形態１の機能構成例を示す図である。図１に示すように、本実施の形態の復調器１は、入力された受信信号Ｓ１をディジタル信号に変換するアナログ／ディジタル（Ａ／Ｄ）変換部２と、クロックを生成するクロック発振器３と、ディジタル信号に対してクロック周波数偏差を補正するクロック周波数偏差補正部４、通信相手とのクロック周波数偏差を検出するクロック周波数偏差検出部５、クロック周波数偏差補正後のディジタル信号にＦＦＴ（Fast Fourier Transform）を行うＦＦＴ部６、タイミング誤差を補正したフレームパルスを生成するタイミングジェネレータ（ＴＧ）７と、同期検波や遅延検波などによりＦＦＴ後の信号を復調して受信データを抽出するデータ抽出部８と、で構成される。

ＴＧ７は、さらに、遅延プロファイルを検出する遅延プロファイル検出部７１と、フレームパルス制御位置計算部７２と、フレームパルス（ＦＰ）生成部７３と、で構成される。受信信号Ｓ１は、本実施の形態の復調器に入力されるアナログ信号であり、たとえば、無線通信の場合には、アンテナで受信された信号にアナログ回路が増幅やフィルタリングなどの処理を施した信号である。また、ＰＬＣ（Power Line Communication）と称される電力線通信の場合には、電力線によって送信された信号にアナログ回路が増幅やフィルタリングなどの処理を施した信号である。フレームパルスＳ２は、ＦＦＴのタイミングを制御するためのタイミング信号である。復調データＳ３は、本実施の形態の復調器による処理が行われた復調データであり、外部（データを使用するユーザ装置など）に出力される。

また、本実施の形態では、受信信号Ｓ１は、ＴＤＭＡ（Time Division Multiple Access）フレームフォーマットを用いたＯＦＤＭ（Orthogonal Frequency Division Multiplexing）信号とする。図２は、本実施の形態のＴＤＭＡのフレームフォーマット例を示す図である。図２に示すように、本実施の形態のフレームは、ＴＤＭＡでは、フレーム先頭に配置され、送信局の局番号などを報知する報知情報チャネル（ＢＣＨ）と、ユーザに割り当てたチャネル情報（使用するタイムスロットの番号など）を通知する制御チャネル（ＣＣＨ）と、各ユーザが情報伝送を行うデータチャネル（ＤＣＨ）と、で構成される。

ここで、本実施の形態のフレーム同期とは、図２に示すフォーマットの信号を受信して、そのフレームの先頭位置（ＢＣＨの位置）でフレームパルスを正確に出力する機能である。そして、本実施の形態の復調器は、生成されたフレームパルスのタイミングに基づきＦＦＴ処理を行い、データを抽出する。なお、ＢＣＨにはプリアンブル（図示せず）と呼ばれる同期をとるための既知系列のＯＦＤＭ信号が付随している。ＣＣＨやＤＣＨにもプリアンブルが付随している場合があるが、通常、ＢＣＨに付随するプリアンブルは、ＣＣＨやＤＣＨの既知系列とは異なる既知系列から作られており識別可能である。したがって、本実施の形態では、このＢＣＨに付随するプリアンブル信号を観測して、この信号の受信タイミングに追随することでフレーム同期を継続的に維持し、通信を行う。

つづいて、本実施の形態の動作について説明する。図１において、まず、復調器１に、受信信号Ｓ１が入力されると、Ａ／Ｄ変換部２が、クロック発振器３で生成されるクロックに基づき受信信号Ｓ１をディジタル信号に変換し、クロック周波数偏差補正部４に出力する。つぎに、クロック周波数偏差補正部４は、このディジタル信号に対して、クロック周波数偏差を含む周波数偏差の補正を行う。周波数偏差としては、Ａ／Ｄ変換の速度による周波数偏差（以下、サンプリング周波数偏差という）と通信相手とのクロック周波数偏差（以下、クロック周波数偏差という）の２種類がある。クロック周波数偏差補正部４の処理としては、具体的には、サンプリング周波数偏差およびクロック周波数偏差に基づき通信相手（送信側）のクロック周波数を推定し、Ａ／Ｄ変換されたディジタル信号を、その推定した周波数に変換して出力する。したがって、クロック周波数偏差補正部４の回路はディジタル回路によるサンプル速度変換部であり、たとえば、ＦＩＲ（Finite Impulse Response）フィルタのタップ係数を順次シフトすることで構成できる。

ここで、Ａ／Ｄ変換の周波数は、クロック発振器３の周波数（固定周波数）と同一であり、この固定周波数は、サンプリング定理を満足する周波数以上とする必要があり、一般には、サンプリング定理を満足する周波数に対して一定の周波数だけ高くして余裕をもたせる。この一定の周波数が、サンプリング周波数偏差であり、既知であるため固定値としてあらかじめ設定しておくことができる。一方、送受クロック周波数偏差については、未知の数値であるため、あらかじめ決めておくことはできない。送受クロック周波数偏差については、後述のクロック周波数偏差検出部５のクロック周波数偏差検出処理により出力される数値を用いる。Ａ／Ｄ変換されたディジタル信号の周波数に対して、これらの２つの周波数偏差の両方の補正を行うと、通信相手（送信側）のクロック周波数の推定値を求めることができる。

つぎに、ＦＦＴ部６は、ＴＧ７から入力されるフレームパルスＳ２に基づきフレームの先頭を認識し、クロック周波数偏差補正部４によってクロック周波数偏差補正された信号に対してＦＦＴを行い、データ抽出部８に出力する。そして、データ抽出部８は、ＦＦＴ後の信号を復調し復調データＳ３を外部に出力する。データ復調の方法は、一般的なものでよく、同期検波や遅延検波などである。

つづいて、本実施の形態のクロック周波数偏差検出部５におけるクロック周波数偏差検出処理について説明する。本実施の形態では、ＦＦＴ後の信号に基づき、クロック周波数偏差を検出する。クロック周波数偏差がある場合には、ＦＦＴ部６の出力であるＦＦＴ後のサブキャリア毎に異なった位相偏移量として表れる。したがって、それらのサブキャリア毎の位相偏移量の違いからクロック周波数偏差を検出することができる。

なお、クロック周波数偏差の検出は、受信信号Ｓ１に、繰返しの時間波形（同一波形が規定時間毎に繰返す波形）、または、既知の時間波形が存在する場合には、その波形を用いてＦＦＴ処理前に行うこととしてのよい。その場合には、ＦＦＴ前にクロック周波数偏差の検出を精度良く行う場合には、時間波形に対する相関器が必要となる。この相関器は、回路規模が大きく、特にＦＦＴポイント数が大きい場合には、回路規模が極めて大きくなるため、復調器全体の装置規模も大きくなってしまう。そこで、本実施の形態では、ＦＦＴ後の信号を使用して、回路規模の大きな相関器を不要としている。また、クロック周波数偏差はＦＦＴ処理前に補正するので、大きなクロック周波数偏差があったとしても、ＦＦＴ処理において直交崩れを生じることはない。

また、クロック周波数偏差の補正を行うために使用する信号が、フレーム内の特定の位置に埋め込まれている場合は、ＦＦＴ後の信号パターンを観測すれば、その信号が受信されるタイミングを検出できる。したがって、その検出タイミングの前後（検出タイミングに所定の時間を加えた時間帯）のみでクロック周波数偏差検出部５とクロック周波数偏差補正４を動作させるようにしてもよい。なお、閉ループでクロック周波数偏差を引込むため、閉ループゲイン（ループ帯域）を適切に設定すれば、このときの検出タイミングの精度は粗くても、その誤差の影響は小さく問題とならない。

つづいて、本実施の形態のフレーム同期処理（フレームパルスＳ２の生成方法）について説明する。上述のクロック周波数偏差の補正処理は、主として大きな周波数偏差を除去するためのもので、クロック周波数偏差の細かい調整であるフレーム同期処理を、フレームごとに行う必要がある。たとえば、フレーム同期処理はフレームごとに行っておき、クロック周波数偏差については、初期およびクロック周波数偏差が大きくなると想定されるときに実施するようにすればよい。なお、これにかぎらず、たとえば、クロック周波数偏差の補正処理とフレーム同期処理の両方をフレーム毎に行ってもよい。

まず、ＴＧ７の遅延プロファイル検出部７１は、ＦＦＴ部６から出力されるＦＦＴ後の信号を用いてタイミング誤差を表すタイミング誤差信号を生成する。図３は、遅延プロファイル検出部７１の機能構成例を示す図である。図３に示すように、遅延プロファイル検出部７１は、伝送路推定部７１１と、ＩＦＦＴ（Inverse Fast Fourier Transform：高速フーリエ逆変換）部７１２と、タイミング誤差検出部７１３と、で構成される。

遅延プロファイル検出部７１の誤差信号の生成動作を説明する。遅延プロファイル検出部７１の伝送路推定器７１１は、受信信号に含まれるフレーム同期用の既知信号（プリアンブルなど）のＦＦＴ後の信号に基づき伝送路推定値を作成する。伝送路推定は、ＱＰＳＫやＱＡＭのように、位相を用いた変調方式では、復調において同期検波を行う際に必要な機能である。したがって、遅延プロファイル検出部７１用に専用に用意する必要はなく、データ抽出部８の同期検波の回路を共用して使用することができるため、全体の回路規模を増加させることはない。

つぎに、ＩＦＦＴ部７１２は、伝送路推定値にＩＦＦＴを行い遅延プロファイルを作成する。図４−１，４−２は、遅延プロファイルの例を示す図である。遅延プロファイルは、フレームパルスの生成タイミングと正しいＦＦＴタイミング（本来ＦＦＴの開始点となるべきタイミング）が一致していると、時刻０に鋭いピークを有する信号となり、タイミングが一致していないと、その誤差分だけ時刻０から離れた位置にピークが発生する。すなわち、時刻０からピークの位置との差が、フレームパルスの生成タイミング誤差となる。ピークタイミング誤差検出部７１３は、時刻０からピーク位置までの差を検出して、フレームパルスの生成タイミング誤差を表すタイミング誤差信号として出力する。

たとえば、図４−１の例では、フレームパルス生成タイミングが正しいタイミングより早い場合であり、ピークが０より大きい側に発生している。このピーク位置と時刻０との距離は、フレームパルス生成タイミングがどれだけ早すぎたかを表している。図４−２の例では、図４−１の例とは逆に、フレームパルス生成タイミングが遅い場合で、ピークは０より小さい側に発生している。

なお、このように遅延プロファイルに基づいてタイミング誤差信号を生成する理由は、同期用の既知信号を用いてタイミング誤差信号を生成する方が、未知の情報を含む受信信号を用いてタイミング誤差信号を生成するより、高精度に生成できるためである。

つぎに、フレームパルス制御位置計算部７２は、遅延プロファイル検出部７１で生成されたタイミング誤差信号に基づき、次のフレームに対して出力すべきフレームパルスの出力タイミングを計算する。図５は、フレームパルス制御位置計算部７２の機能構成例を示す図である。以下、フレームパルス制御位置計算部７２の動作を説明する。

まず、加算器７２１は、入力されたタイミング誤差信号に、オフセット値を加算する。オフセット値を加算する効果は後述する。加算器７２１は、オフセットを加算した結果を乗算器７２２および乗算器７２３に出力する。乗算器７２２は、加算器７２１の出力に係数αを乗算して加算器７２６に出力し、乗算器７２３は加算器７２１の出力に係数βを乗算して加算器７２４に出力する。α、βの値は、０≦α≦１，０≦β≦１である。したがって、α、βを乗算した後の数値は、たとえば、０．１，１．２３などの実数値となる。加算器７２４は、乗算器７２３から出力された乗算結果にメモリ７２５に格納されているデータ（１つ前のフレームの加算結果）を加算する。そして、加算器７２４は、その加算結果をメモリ７２５に格納するとともに、加算器７２６に出力する。格納された加算結果は、次フレームの処理まで保持され、次フレームの処理において、加算器７２４における加算に用いられることになる。

つぎに、加算器７２６は、乗算器７２２の出力に加算器７２４の出力を加算し、加算器７２７に出力する。係数α，βはそれぞれ１次，２次のフィードバック係数に相当し、このように構成されるループは、２次ループの制御系となる（β＝０と設定した場合は１次ループとして動作する）。係数αは、主に雑音などによる入力のバラツキを抑えるために使用され、係数βは、主に入力信号の定常的なタイミング変化に追従するために使用される。

つぎに、加算器７２７は、加算器７２６の出力結果に、メモリ７２８に格納されているデータ（１フレーム前の値）を加算する。そして、その加算結果をメモリ７２８に格納するとともに、整数化部７２９に出力する。メモリ７２８に格納された加算結果は、次フレームの処理まで保持され、次フレームの処理において、加算器７２７における加算に用いられることになる。整数化器７２７は、加算器７２７の出力結果を整数値に変換し、フレームパルス生成部７３に出力する。

以上のフレームパルス制御位置計算部７２の処理によって、遅延プロファイル検出部７１が生成したタイミング誤差信号に基づき、次フレームに対して出力すべきフレームパルスの位置を求めることができる。

図６は、フレームパルス制御位置計算部７２によってフレームパルスがフレーム先頭位置（正しい位置）に制御される様子を簡単な例を用いて示した図である。また、図７は、フレームパルス生成部７３の機能構成例を示す図である。図７に示すように、フレームパルス生成部７３は、パルス発生部７３１とカウンタ部７３２で構成される。カウンタ部７３２は、フレーム周期で一定の時刻（クロック）ごとにカウントアップするカウンタで、たとえば、フレーム長が１０００クロックであれば、０，１，…，９９９，０，１，…とカウントしている。フレームパルスの発生タイミングは、このカウンタ値により指定される。カウンタ値は１フレームを１周期とするため、フレームごとに０に戻ることになる。パルス発生部７３１は、フレームパルス制御位置計算部７２の出力にカウンタ値が一致するタイミングでフレームパルスを生成し出力する。すなわち、フレームパルス制御位置計算部７２は、パルス発生部７３１の生成するフレームパルスの位置をカウンタ値で指定することになる。このため、フレームパルス制御位置計算部７２の整数化器７２７は、このカウンタ値を示す整数値となるように整数化を行っておく。

図６において、横軸は上述のカウンタ値を示している。ここでは、簡単のため、実際には時刻で計算されるタイミング誤差などの途中結果もカウンタ値に換算して示している。まず、この場合には、フレームパルス制御位置計算部７２の計算を行う前の初期のカウンタ値を０とする。また、この例では、フレーム先頭位置（正しい位置）は、カウンタ値８の位置にあるものとする。また、簡単のため、ここでは、フレームパルス制御位置計算部７２におけるオフセット値およびβは、ともに０とする。そして、α＝０．５とする。また、メモリ７２５、７２８は０に初期化されているものとする。

まず、この例では、タイミング誤差が８カウンタ値分となるため、遅延プロファイル検出部７１の処理により、８カウンタ値分に相当する時間が、フレームパルス制御位置計算部７２に入力される。オフセット値は０であるため、乗算器７２２には、８カウンタ値分のタイミング誤差がそのまま入力され、α＝０．５を乗算すると８×０．５＝４カウンタ値分が乗算結果となる。β＝０であり、かつ、メモリ７２５の初期値は０であるため、この例では乗算器７２３と加算器７２４の演算結果は、常に０となる。したがって、加算器７２６で加算されるのは、乗算器７２２の出力のみとなる。加算器７２７は、メモリ７２８に格納されている初期値は０であるから、演算結果として、乗算器７２２の乗算結果である４カウンタ値分を整数化器７２９に出力し、メモリ７２８に４カウンタ値分の値を格納する。そして、整数化器７２９は、カウンタ値４を出力する。したがって、フレームパルス生成部７３は、図６の１回目の制御後として示したように、カウンタ値４の位置でフレームパルスを発生させる。

次のフレームの処理では、フレームパルスの位置とフレーム先頭位置（正しい位置）の差は、４カウンタ値分となるため、遅延プロファイル検出部７１の処理により、４カウンタ値分に相当する時間が、フレームパルス制御位置計算部７２に入力される。乗算器７２２には、４カウンタ値分のタイミング誤差がそのまま入力され、α＝０．５を乗算すると４×０．５＝２カウンタ値分が乗算結果となる。加算器７２７は、この２カウンタ値分にメモリ７２８に格納された４カウンタ値分を加算して、６カウンタ値分を加算結果として求め、整数化器７２９に出力するとともにメモリ７２８に格納する。整数化器７２９は、カウンタ値＝６を出力する。したがって、フレームパルス生成部７３は、図６の２回目の制御後として示したように、カウンタ値＝６の位置でフレームパルスを発生させる。

さらに、次のフレームの処理では、フレームパルスの位置とフレーム先頭位置（正しい位置）の差は、２カウンタ値分となるため、遅延プロファイル検出部７１の処理により、２カウンタ値分に相当する時間が、フレームパルス制御位置計算部７２に入力される。乗算器７２２には、２カウンタ値分のタイミング誤差がそのまま入力され、α＝０．５を乗算すると２×０．５＝１カウンタ値分が乗算結果となる。加算器７２７は、この１カウンタ値分にメモリ７２８に格納された６カウンタ値分を加算して、７カウンタ値分を加算結果として求め、整数化器７２９に出力するとともにメモリ７２８に格納する。整数化器７２９は、カウンタ値７を出力する。したがって、フレームパルス生成部７３は、図６の３回目の制御後として示したように、カウンタ値＝７の位置でフレームパルスを発生させる。

さらに、次のフレームの処理では、フレームパルスの位置とフレーム先頭位置（正しい位置）の差は、１カウンタ値分となるため、遅延プロファイル検出部７１の処理により、１カウンタ値分に相当する時間が、フレームパルス制御位置計算部７２に入力される。乗算器７２２には、１カウンタ値分のタイミング誤差がそのまま入力され、α＝０．５を乗算すると１×０．５＝０．５カウンタ値分が乗算結果となる。加算器７２７は、この１カウンタ値分にメモリ７２８に格納された７カウンタ値分を加算して、７．５カウンタ値分を加算結果として求め、整数化器７２９に出力するとともにメモリ７２８に格納する。整数化器７２９は、整数化において四捨五入し、カウンタ値＝８を出力する。したがって、フレームパルス生成部７３は、図６の４回目の制御後として示したように、カウンタ値８の位置でフレームパルスを発生させる。以降は、タイミング誤差は０となるので、メモリ７２８の値は更新されずに、カウンタ値＝８の正しい位置でフレームパルスを出力し続ける。

このように、毎フレーム、すなわち、ＢＣＨが受信されるたびにフレームパルス制御位置を計算してフレームパルスの発生タイミングを更新する動作を継続させれば、雑音や、温度変動などにより、フレームパルスの発生タイミングとフレームの先頭位置（正しいタイミング）の差が変動した場合であっても、フレーム同期を維持することができる。

つづいて図５に戻って、加算器７２１のオフセットについて説明する。加算器７２１でオフセットを加えるのは、遅延プロファイル検出部７１の出力をオフセットさせることにより、フレームパルスの位置をオフセット分だけシフトさせるためである。これにより、フレームパルスの位置の調整が必要な場合に、フレームパルスを適切な位置に出力させることができる。

たとえば、この機能により、ガードインターバルの中央にフレームパルス位置を設定することができ、フレームパルスの生成タイミングにジッタがある場合や、受信信号の受信タイミング自体にジッタがあるような場合に、ジッタがガードインターバルに吸収されて、劣化のない復調データを得ることができる。図８は、ガードインターバルとフレームパルスのオフセットとの関係を示す図である。図８は、オフセットを−ｎカウンタ値分とすることによりフレームパルスの生成位置をガードインターバルの中央に設定した例を示している。なお、フレームパルスの位置はガードインターバルの中央にかぎらず、たとえば、ガードインターバルの開始位置から３／４の点など、ガードインターバル内の他の位置に設定してもよい。この場合、中央に設定した場合よりもジッタの吸収範囲が狭くなるため、ジッタはその吸収範囲内である必要があるが、より長い遅延波が存在するシステムにおいてはこのような設定の方が適している。このように、本発明を適用するシステムに応じて、オフセット値は適切な値に設定すればよい。

なお、カウンタ値０のタイミング（図６の最上段に示した初期タイミングに相当）を決定するためには、たとえば、一般に初期同期とよばれる処理を用いる。初期同期は、フレームの大まかなタイミングを検出する処理であり、一般的なものでよく、たとえば、ＢＣＨに含まれる既知のパターンに対する相関処理によって同期処理を行う。

以上のように、本実施の形態では、クロック周波数偏差検出部５とクロック周波数偏差補正部４によって、クロック周波数偏差の補正をフレーム同期処理と分離してＦＦＴの前段に行い、ＴＧ７がフレーム同期処理を、クロック周波数偏差の補正された信号に対して行うようにした。このため、大きなクロック周波数偏差が存在する場合であっても、正確にフレーム同期処理を行うことができる。

実施の形態２．
図９は、本発明にかかる復調器の実施の形態２の機能構成例を示す図である。本実施の形態では、実施の形態１の復調器１ａのＴＧ７をＴＧ７ａに替えているが、それ以外は実施の形態１の復調器１と同様である。また、本実施の形態のＴＧ７ａは、実施の形態１のＴＧ７に、外部からのＯＮ／ＯＦＦ信号Ｓ４に基づきフレームパルス制御位置計算部７２のＯＮ／ＯＦＦを制御するＯＮ／ＯＦＦ制御部７４を追加しているが、それ以外は実施の形態１のＴＧ７と同様である。実施の形態１と同様の機能のものは、同一の符号を付して説明を省略する。

つづいて、本実施の形態の動作について説明する。図１０−１，１０−２は、ＯＮ／ＯＦＦ信号Ｓ４を説明するための図である。図１０−１，１０−２においては、ＢＣＨをＢ，ＣＣＨをＣ、ＤＣＨをＤと表している。ＯＮ／ＯＦＦ信号Ｓ４は、図１０−１，１０−２に示すように、ＢＣＨが受信できるか否かを示す信号である。図１０−１は、ＢＣＨを含まないフレームが送信されるケースである。ＢＣＨはユーザデータを伝送しないチャネルであるため、多くのユーザデータを伝送したい場合には、ＢＣＨを全フレームで送信せず、間欠的に送信することがある。図１０−１に示すように、ＢＣＨを含むフレームを受信している間は、ＯＮ／ＯＦＦ信号Ｓ４はＯＮとするが、ＢＣＨを含まないフレームを受信している間は、ＢＣＨが受信できないため、ＯＮ／ＯＦＦ信号Ｓ４はＯＦＦとする。

図１０−２は、フレームが抜けるケースである。他のシステムと周波数を共用する場合には、他のシステム用に空き時間を作る場合があり、図１０−２のようにフレームが抜けることがある。この場合には、フレームが抜けている場合には、ＯＮ／ＯＦＦ信号Ｓ４はＯＦＦとする。フレーム同期に使用するＢＣＨが受信されないときにフレーム同期処理を行うと、正しい制御ができずフレーム同期精度が劣化してしまう。したがって、図１０−１，１０−２に示したように、ＢＣＨが受信できない場合には、本実施の形態ではＯＮ／ＯＦＦ信号Ｓ４をＯＦＦとする。

ＢＣＨが受信されないタイミングは、通常、既知であるため、その情報をＯＮ／ＯＦＦＳ４として入力すればよい。ＯＮ／ＯＦＦ制御部７４は、ＯＮ／ＯＦＦＳ４がＯＦＦの時には、フレームパルス制御位置計算部７２の動作を停止させる。また、ＯＮ／ＯＦＦＳ４がＯＮの時には、フレームパルス制御位置計算部７２を動作させる。本実施の形態のこれ以外の動作は実施の形態１と同様である。

以上のように、本実施の形態では、ＯＮ／ＯＦＦ制御部７４がＢＣＨが受信されるか否かを示すＯＮ／ＯＦＦ信号Ｓ４に基づき、ＢＣＨが受信されない場合には、フレームパルス制御位置計算部７２の動作を停止させるようにした。このため、ＢＣＨが受信されない場合にも、精度のよくフレーム同期を行うことができる。

実施の形態３．
図１１は、本発明にかかる復調器の実施の形態３の機能構成例を示す図である。本実施の形態の復調器１ｂは、実施の形態１のクロック周波数偏差検出部５を削除し、実施の形態１の復調器１のＴＧ７をＴＧ７ｂに替えているが、それ以外は実施の形態１の復調器１と同様である。また、本実施の形態のＴＧ７ｂは、実施の形態１のＴＧ７のＦＰ生成部７３，フレームパルス制御位置計算部７２に替えて、ＦＰ生成部７３ａ，Δｆ制御量算出部７５を備えるが、それ以外は実施の形態１のＴＧ７と同様である。実施の形態１と同様の機能のものは、同一の符号を付して説明を省略する。

図１２は、本実施の形態のＦＰ生成部７３ａの機能構成例を示す図である。本実施の形態のＦＰ生成部７３ａのパルス発生部７３１ａは、実施の形態１と異なり、フレームパルス制御位置計算部７２からの入力は無く、カウンタ部７３２からの出力に基づき、常に同じカウンタ値でフレームパルスを発生させる。それ以外は、実施の形態１のＦＰ生成部７３と同様である。カウンタ部７３２は、実施の形態１と同様である。

図１３は、本実施の形態のΔｆ制御量算出部７５の機能構成例を示す図である。実施の形態１では、フレームパルスを生成するカウンタ値を変えることでフレーム同期を行っていたが、本実施の形態では、カウンタ値は固定とし、Δｆ制御量算出部７５が遅延プロファイル検出部７１から出力されるタイミング誤差信号に基づき、クロック周波数の制御量を求め、求めた制御量に基づいてクロック周波数を制御することによりフレーム同期を行う。図１３に示すように、Δｆ制御量算出部７５は、加算器７５１と，乗算器７５２，乗算器７５３，加算器７５４，メモリ７５５，加算器７５６で構成される。

つづいて、本実施の形態のクロック周波数制量算出部７５の動作について説明する。まず、加算器７５１は、遅延プロファイル検出部７１から入力されたタイミング誤差信号に、オフセット値を加算する。加算器７５１は、オフセットを加算した結果を乗算器７５２および乗算器７５３に出力する。乗算器７５２は、加算器７５１の出力に係数αを乗算して加算器７５６に出力し、乗算器７５３は加算器７５１の出力に係数βを乗算して加算器７５４に出力する。オフセット値，α，βについては、実施の形態１と同様である。加算器７５４は、乗算器７５３から出力された乗算結果にメモリ７５５に格納されているデータ（１つ前のフレームの加算結果）を加算する。そして、加算器７５４は、その加算結果をメモリ７５５に格納するとともに、加算器７５６に出力する。格納された加算結果は、次フレームの処理まで保持され、次フレームの処理において、加算器７５４における加算に用いられることになる。加算器７５６は、乗算器７５２の乗算結果に加算器７５４の加算結果を加算してクロック周波数偏差補正部４に出力する。

Δｆ制御量算出部７５の動作は、実施の形態１のフレームパルス制御位置計算部７２の動作から、加算器７２７，メモリ７２８，整数化部７２９の動作を除いた動作と同様である。Δｆ制御量算出部７５では、実施の形態１と異なり、１つ前のフレームにおける処理結果を加算せず、整数化も行わないため、タイミング誤差信号が２次ループの制御系を通して出力されることになる。

たとえば、フレームパルスの生成位置がフレーム先頭位置（正しい位置）より早いときには、図４−１のように遅延プロファイル検出部７１に出力されるタイミング誤差信号が正の値となり、フレームパルス位置が遅いときには、図４−２のようにタイミング誤差信号が負の値となる。Δｆ制御量算出部７５は、このタイミング誤差信号を２次ループの制御系を通した値（タイミング補正量）として出力する。このタイミング補正量が、正の値の場合には、クロック周波数偏差補正部４は、この正の値に基づいてクロック周波数を低くするように補正する。クロック周波数を低くすると、フレームパルスの位置は、時間的には遅れて（時間的に後方に移動して）出力されることになり、タイミング誤差は減少し、この補正を繰り返すことによりタイミング誤差は０に収束する。逆に、タイミング補正量が、負の値の場合には、クロック周波数偏差補正部４は、クロック周波数を高くするように補正する。クロック周波数が高くなると、結果、フレームパルス位置は、時間的に早まって（時間的に前方に移動して）出力され、この補正を繰り返すことによりタイミング誤差は０に収束する。

このように、本実施の形態では、フレームパルス生成部７３ａは常に同じカウンタ値を出力するが、クロック周波数を制御することで、等価的にフレームパルス位置を制御することができる。その結果、フレーム同期がとれることになる。これは、クロック周波数を制御することによりタイミング（すなわち位相）を合わせる動作であり、原理的には、ＰＬＬ（Phase Locked Loop）と等価な動作となる。

このため、本実施の形態の動作はＰＬＬと同様の動作をするので、ＰＬＬのキャプチャレンジの制約がある。すなわち、本実施の形態では、上述のとおり、位相（タイミング）と周波数を同時に同期させることができるが、周波数の引込み範囲には制限がある。したがって、フレーム長が長い場合にはこの制約によりフレーム同期がとれないことがあるが、フレーム長は既知であり、クロック周波数偏差の最大値はおおよそ予想ができるため、クロック周波数偏差が制約の範囲内となるシステムであれば、問題なく適用することができる。

以上のように、本実施の形態では、クロック周波数偏差の補正をフレーム同期処理と一体化し、クロック周波数偏差をＦＦＴの前段で補正して、フレーム同期処理をクロック周波数偏差の補正された信号に対して行うようにした。このため、クロック周波数偏差検出部５が不要であり、実施の形態１の構成より小さい回路規模で、大きなクロック周波数偏差の補正を行うことができる。

実施の形態４．
図１４は、本発明にかかる復調器の実施の形態４の機能構成例を示す図である。本実施の形態の復調器１ｃでは、実施の形態３の復調器１ｂのＴＧ７ｂをＴＧ７ｃに替えているが、それ以外は実施の形態３の復調器１ｂと同様である。また、本実施の形態のＴＧ７ｃは、実施の形態３のＴＧ７ｂに、外部からのＯＮ／ＯＦＦ信号Ｓ４に基づきΔｆ制御量算出部７５のＯＮ／ＯＦＦを制御する実施の形態２と同様のＯＮ／ＯＦＦ制御部７４を追加しているが、それ以外は実施の形態３のＴＧ７ｂと同様である。ＯＮ／ＯＦＦ制御部７４は、ＯＮ／ＯＦＦ信号の送出先がフレームパルス制御位置計算部７２の替わりにΔｆ制御量算出部７５となる以外は、実施の形態２のＯＮ／ＯＦＦ制御部７４と同様である。実施の形態２または３と同様の機能のものは、同一の符号を付して説明を省略する。

本実施の形態においては、実施の形態２と同様に、外部から入力されるＢＣＨが受信できるか否かを示す信号（ＯＮ／ＯＦＦ信号Ｓ４）にしたがって、フレーム同期の動作のＯＮ／ＯＦＦを行う。ＯＮ／ＯＦＦ信号Ｓ４の定義については、実施の形態２と同様である。本実施の形態では、ＯＮ／ＯＦＦ信号Ｓ４がＯＮの場合に、Δｆ制御量算出部７５が動作し、ＯＮ／ＯＦＦ信号Ｓ４がＯＦＦの場合には、Δｆ制御量算出部７５が動作を停止する。それ以外の動作は、実施の形態３と同様である。

以上のように、本実施の形態では、実施の形態３の構成に、ＯＮ／ＯＦＦ制御部７４がＢＣＨが受信されるか否かを示すＯＮ／ＯＦＦ信号Ｓ４に基づき、ＢＣＨが受信されない場合には、Δｆ制御量算出部７５の動作を停止させるようにした。このため、ＢＣＨが受信されない場合にも、精度よくフレーム同期を行うことができる。

以上のように、本発明にかかる復調器およびフレーム同期方法は、ＯＦＤＭ方式で通信を行う通信システムに有用であり、特に、ＴＤＭＡ方式で通信を行う通信システムに適している。

本発明にかかる復調器の実施の形態１の機能構成例を示す図である。 ＴＤＭＡのフレームフォーマット例を示す図である。 遅延プロファイル検出部の機能構成例を示す図である。 遅延プロファイルの例を示す図である。 遅延プロファイルの例を示す図である。 フレームパルス制御位置計算部の機能構成例を示す図である。 フレームパルス制御位置計算部による制御の様子を表す例を示す図である。 フレームパルス生成部の機能構成例を示す図である。 ガードインターバルとフレームパルスのオフセットとの関係を示す図である。 本発明にかかる復調器の実施の形態２の機能構成例を示す図である。 ＯＮ／ＯＦＦ信号を説明するための図である。 ＯＮ／ＯＦＦ信号を説明するための図である。 本発明にかかる復調器の実施の形態３の機能構成例を示す図である。 ＦＰ生成部の機能構成例を示す図である。 Δｆ制御量算出部７５の機能構成例を示す図である。 本発明にかかる復調器の実施の形態４の機能構成例を示す図である。

符号の説明

１，１ｂ，１ｃ 復調器
２ Ａ／Ｄ変換部
３ クロック発振器
４ クロック周波数偏差補正部
５ クロック周波数偏差検出部
６ ＦＦＴ部
７，７ａ，７ｂ，７ｃ ＴＧ
８ データ抽出部
７１ 遅延プロファイル検出部
７２ ＦＰ制御位置計算部
７３，７３ａ ＦＰ生成部
７４ ＯＮ／ＯＦＦ制御部
７５ Δｆ制御量算出部

Claims (15)

1. 高速フーリエ変換手段と復調手段を備え、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）復調を行う復調器であって、
   受信信号に含まれるフレーム同期のための同期信号に基づきクロック周波数偏差を検出するクロック周波数偏差検出手段と、
   高速フーリエ変換手段の前段において受信信号のクロック周波数偏差を補正するクロック周波数補正手段と、
   前記同期信号に基づきフレームの先頭を示すフレームパルス位置を制御するタイミング制御手段と、
   を備え、
   前記高速フーリエ変換手段は、前記クロック周波数補正手段によって補正された受信信号に対して前記フレームパルスの位置をフレーム先頭位置として高速フーリエ変換を行い、前記復調手段は、高速フーリエ変換後の信号を復調することを特徴とする復調器。
2. 前記クロック周波数偏差検出手段は、前記同期信号の高速フーリエ変換後の信号に基づき、クロック周波数偏差を検出することを特徴とする請求項１に記載の復調器。
3. 前記タイミング制御手段は、高速フーリエ変換後の同期信号を用いて推定した伝送路推定値に基づき、フレームパルス位置の誤差を検出し、前記誤差に基づき前記制御を行うことを特徴とする請求項１または２に記載の復調器。
4. 前記タイミング制御手段は、前記伝送路推定値に対して高速フーリエ逆変換を行った結果に基づき遅延プロファイルを生成し、前記遅延プロファイルに基づき、前記誤差を検出することを特徴とする請求項３に記載の復調器。
5. 前記タイミング制御手段は、前記誤差に基づく１次ループおよび２次ループのフィードバックループ制御を用いて前記フレームパルス位置の制御を行うことを特徴とする請求項３または４に記載の復調器。
6. 前記タイミング制御手段は、前記誤差に所定のオフセット値を加え、前記オフセット値を加えた後の誤差に基づき前記制御を行うことを特徴とする請求項３、４または５に記載の復調器。
7. 高速フーリエ変換手段と復調手段を備え、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）復調を行う復調器であって、
   受信信号に含まれるフレーム同期のための同期信号に基づきクロック周波数偏差を求め、フレームの先頭を示すフレームパルスを固定位置に生成するタイミング制御手段と、
   高速フーリエ変換手段の前段において受信信号のクロック周波数偏差を補正するクロック周波数補正手段と、
   を備え、
   前記高速フーリエ変換手段は、前記クロック周波数補正手段によって補正された受信信号に対して前記フレームパルスの位置をフレーム先頭位置として高速フーリエ変換を行い、前記復調手段は、高速フーリエ変換後の信号を復調することを特徴とする復調器。
8. 前記タイミング制御手段は、高速フーリエ変換後の同期信号を用いて推定した伝送路推定値に基づき、クロック周波数の誤差を検出し、前記誤差に基づき前記クロック周波数偏差を求めることを特徴とする請求項７に記載の復調器。
9. 前記タイミング制御手段は、前記伝送路推定値に対して高速フーリエ逆変換を行った結果に基づき遅延プロファイルを生成し、前記遅延プロファイルに基づき前記誤差を検出することを特徴とする請求項８に記載の復調器。
10. 前記タイミング制御手段は、前記誤差に基づき１次ループおよび２次ループのフィードバックループ制御を用いて前記クロック周波数偏差を求めることを特徴とする請求項８または９に記載の復調器。
11. 前記タイミング制御手段は、前記誤差に所定のオフセット値を加え、前記オフセット値を加えた後の誤差に基づき前記クロック周波数偏差を求めることを特徴とする請求項８、９または１０に記載の復調器。
12. 前記タイミング制御手段は、フレームごとに前記制御を行うことを特徴とする請求項１〜１１のいずれか１つに記載の復調器。
13. 前記タイミング制御手段は、同期信号が受信されるか否かを示す制御信号に基づき、前記制御信号の値が、同期信号が受信されないことを示す値である場合は、前記制御を停止することを特徴とする請求項１〜１２のいずれか１つに記載の復調器。
14. ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）復調を行う復調器におけるフレーム同期方法であって、
    受信信号に含まれるフレーム同期のための同期信号に基づきクロック周波数偏差を検出するクロック周波数偏差検出ステップと、
    高速フーリエ変換の前段において受信信号のクロック周波数偏差を補正するクロック周波数補正ステップと、
    前記同期信号に基づきフレームの先頭を示すフレームパルス位置を制御するタイミング制御ステップと、
    前記クロック周波数補正ステップにおいて補正された受信信号に対して前記フレームパルスの位置をフレーム先頭位置として高速フーリエ変換を行い、高速フーリエ変換後の信号を復調するＯＦＤＭ復調ステップと、
    を含むことを特徴とするフレーム同期方法。
15. ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）復調を行う復調器におけるフレーム同期方法であって、
    受信信号に含まれるフレーム同期のための同期信号に基づきクロック周波数偏差を求め、フレームの先頭を示すフレームパルスを固定位置に生成するタイミング制御ステップと、
    高速フーリエ変換の前段において受信信号のクロック周波数偏差を補正するクロック周波数補正ステップと、
    前記クロック周波数補正ステップにおいて補正された受信信号に対して前記フレームパルスの位置をフレーム先頭位置として高速フーリエ変換を行い、高速フーリエ変換後の信号を復調するＯＦＤＭ復調ステップと、
    を含むことを特徴とするフレーム同期方法。

Images