JP2008208222A - 半導体封止用エポキシ樹脂組成物及び半導体装置 - Google Patents

半導体封止用エポキシ樹脂組成物及び半導体装置 Download PDF

Info

Publication number
JP2008208222A
JP2008208222A JP2007046315A JP2007046315A JP2008208222A JP 2008208222 A JP2008208222 A JP 2008208222A JP 2007046315 A JP2007046315 A JP 2007046315A JP 2007046315 A JP2007046315 A JP 2007046315A JP 2008208222 A JP2008208222 A JP 2008208222A
Authority
JP
Japan
Prior art keywords
epoxy resin
resin composition
silicon carbide
semiconductor
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007046315A
Other languages
English (en)
Other versions
JP5029063B2 (ja
Inventor
Atsunori Nishikawa
敦准 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2007046315A priority Critical patent/JP5029063B2/ja
Publication of JP2008208222A publication Critical patent/JP2008208222A/ja
Application granted granted Critical
Publication of JP5029063B2 publication Critical patent/JP5029063B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】配線のショート、リーク不良等の電気不良を生ずることがなく、かつ優れたレーザーマーキング性を有する半導体封止用エポキシ樹脂組成物を提供すること。
【解決手段】（Ａ）エポキシ樹脂、（Ｂ）フェノール樹脂系硬化剤、（Ｃ）下記（Ｅ）成分を除く無機充填材、（Ｄ）硬化促進剤、（Ｅ）炭化ケイ素を含むエポキシ樹脂組成物であって、前記炭化ケイ素（Ｅ）の平均粒径が１ｎｍ以上、１０００ｎｍ以下であることを特徴とする半導体封止用エポキシ樹脂組成物。
【選択図】なし

Description

本発明は、半導体封止用エポキシ樹脂組成物、及びこれを用いた半導体装置に関するものである。
ＩＣ、ＬＳＩ等の半導体素子の封止方法として、エポキシ樹脂組成物のトランスファー成形が低コスト、大量生産に適しており、採用されて久しく、信頼性の点でもエポキシ樹脂やフェノール樹脂系硬化剤の改良により特性の向上が図られてきた。しかし、近年の電子機器の小型化、軽量化、高性能化の市場動向において、半導体の高集積化も年々進み、また半導体装置の表面実装化が促進されるなかで、半導体封止用エポキシ樹脂組成物への要求は益々厳しいものとなってきている。このため、従来からのエポキシ樹脂組成物では解決出来ない問題点も出てきている。
従来、主にエポキシ樹脂組成物で半導体素子を封止してなる半導体装置は、エポキシ樹脂組成物の組成に着色剤としてカーボンブラックを含んでいる。これは半導体素子を遮蔽するためと半導体装置に品名やロット番号等をマーキングする際、背景が黒だとより鮮明な印字が得られるからである。また最近では取り扱いが容易な、ＹＡＧレーザーマーキングを採用する電子部品メーカーが増加しているためである。ＹＡＧレーザーマーキング性を向上させる手法に関しては、「カーボン含有量が９９．５重量％以上、水素含有量が０．３重量％以下であるカーボンブラック」が同目的に効果的であることが開示されており（例えば、特許文献１参照。）、また、その他の種々の研究もなされている。
しかし、最近の半導体装置のファインピッチ化に伴い、導電性着色剤であるカーボンブラックを着色剤とした半導体封止材を用いた場合、カーボンブラックの凝集物等が粗大粒子としてインナーリード間、ワイヤー間に存在すると、配線のショート不良およびリーク不良といった電気特性不良を生じてしまう場合があるという点で問題となってきている。またカーボンブラックの凝集物等の粗大粒子が狭くなったワイヤー間に挟まることでワイヤーが応力を受け、これも電気特性不良の原因となる場合があるという点でも問題となってきている。これら電気的不良を回避するために、凝集物の最大粒径が１００μｍ以下であるカーボンブラックを用いた半導体封止用エポキシ樹脂組成物が提案されている（例えば、特許文献２参照。）が、この方法でもファインピッチ化に対応できる十分に良好な半導体封止用エポキシ樹脂組成物は得られるには至っていない。
特開平２−１２７４４９号公報 特開２０００−７８９４号公報
本発明は、配線のショート、リーク不良等の電気不良を生ずることがなく、かつ優れたレーザーマーキング性を有する半導体封止用エポキシ樹脂組成物、及びこれを用いた半導体装置を提供するものである。
本発明は、
［１］ （Ａ）エポキシ樹脂、（Ｂ）フェノール樹脂系硬化剤、（Ｃ）下記（Ｅ）成分を除く無機充填材、（Ｄ）硬化促進剤、（Ｅ）炭化ケイ素を含むエポキシ樹脂組成物であって、前記炭化ケイ素（Ｅ）の平均粒径が１ｎｍ以上、１０００ｎｍ以下であることを特徴とする半導体封止用エポキシ樹脂組成物、
［２］ 前記炭化ケイ素（Ｅ）の含有量が０．５重量％以上、５重量％以下である第［１］項に記載の半導体封止用エポキシ樹脂組成物、
［３］ 第［１］項又は第［２］項に記載の半導体封止用エポキシ樹脂組成物を用いて半導体素子を封止してなることを特徴とする半導体装置、
である。
本発明に従うと、配線のショート、リーク不良等の電気不良を生ずることがなく、かつ優れたレーザーマーキング性を有する半導体封止用エポキシ樹脂組成物、及び半導体装置が得られるものである。
本発明は、エポキシ樹脂、フェノール樹脂系硬化剤、硬化促進剤、無機充填材、平均粒径が１ｎｍ以上、１０００ｎｍ以下の炭化ケイ素を含むことにより、配線のショート、リーク不良等の電気不良を生ずることがなく、かつ優れたレーザーマーキング性を有する半導体封止用エポキシ樹脂組成物が得られるものである。
以下、本発明について詳細に説明する。
本発明に用いるエポキシ樹脂（Ａ）とは、１分子内にエポキシ基を２個以上有するモノマー、オリゴマー、ポリマー全般であり、その分子量、分子構造は特に限定するものではないが、例えば、ビフェニル型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂、トリアジン核含有エポキシ樹脂、ジシクロペンタジエン変性フェノール型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂（フェニレン骨格、ビフェニレン骨格等を有する）、硫黄原子含有型エポキシ樹脂、ナフトール型エポキシ樹脂、ナフタレン型エポキシ樹脂、ナフトールアラルキル型エポキシ樹脂（フェニレン骨格、ビフェニレン骨格等を有する）等が挙げられ、これらは１種類を単独で用いても２種類以上を併用しても差し支えない。
また、本発明に用いるエポキシ樹脂（Ａ）全体の配合割合としては、特に限定されないが、全エポキシ樹脂組成物中に、３重量％以上、１２重量％以下であることが好ましく、４重量％以上、９重量％以下であることがより好ましい。エポキシ樹脂（Ａ）全体の配合割合が上記範囲内であると、耐半田性の低下、流動性の低下等を引き起こす恐れが少ない。
本発明に用いるフェノール樹脂系硬化剤（Ｂ）とは、１分子内にフェノール性水酸基を２個以上有するモノマー、オリゴマー、ポリマー全般であり、その分子量、分子構造を特に限定するものではないが、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ジシクロペンタジエン変性フェノール樹脂、テルペン変性フェノール樹脂、トリフェノールメタン型樹脂、フェノールアラルキル樹脂（フェニレン骨格、ビフェニレン骨格等を有する）、硫黄原子含有型フェノール樹脂、ナフトールノボラック樹脂、ナフトールアラルキル樹脂（フェニレン骨格、ビフェニレン骨格等を有する）等が挙げられ、これらは１種類を単独で用いても２種類以上を併用しても差し支えない。
本発明で用いられるフェノール樹脂系硬化剤（Ｂ）の配合割合は、特に限定されないが、全エポキシ樹脂組成物中に、２重量％以上、９重量％以下であることが好ましく、３重量％以上、５重量％以下であることがより好ましい。フェノール樹脂系硬化剤（Ｂ）の配合割合が上記範囲内であると、耐半田性の低下、流動性の低下等を引き起こす恐れが少ない。
本発明に用いるエポキシ樹脂（Ａ）とフェノール樹脂系硬化剤（Ｂ）の配合比率としては、全エポキシ樹脂（Ａ）のエポキシ基数（ＥＰ）と全フェノール樹脂系硬化剤（Ｂ）のフェノール性水酸基数（ＯＨ）との比（ＥＰ／ＯＨ）が、０．８以上、１．３以下であることが好ましい。この範囲であると、エポキシ樹脂組成物の硬化性の低下、或いは硬化物のガラス転移温度の低下、耐湿信頼性の低下等を抑えることができる。
本発明に用いる無機充填材（Ｃ）としては、一般に半導体封止用エポキシ樹脂組成物に使用されているものを用いることができる。例えば、溶融シリカ、結晶シリカ、タルク、アルミナ、窒化珪素等が挙げられ、最も好適に使用されるものとしては、球状の溶融シリカである。これらの無機充填材は、単独でも混合して用いても差し支えない。
本発明に用いる無機充填材（Ｃ）の含有割合は、特に限定されないが、後述する（Ｅ）炭化ケイ素との合計量で、全エポキシ樹脂組成物中８０重量％以上、９４重量％以下が好ましく、８２量％以上、９２重量％以下がより好ましい。この範囲であると、耐半田性の低下、流動性の低下等を抑えることができる。また、電気特性不良を生じさせないという観点では、無機充填材（Ｃ）の最大粒径は１０５μｍ以下であることが好ましく、より好ましくは７５μｍ以下である。
本発明で用いられる硬化促進剤（Ｄ）としては、一般に半導体封止用エポキシ樹脂組成物に使用されているものを用いることができる。例えば、ホスフィン化合物とキノン化合物との付加物、１，８−ジアザビシクロ（５，４，０）ウンデセン−７等のジアザビシクロアルケン及びその誘導体、トリブチルアミン、ベンジルジメチルアミン等のアミン系化合物、２−メチルイミダゾール等のイミダゾール化合物、トリフェニルホスフィン、メチルジフェニルホスフィン等の有機ホスフィン類、テトラフェニルホスホニウム・テトラフェニルボレート、テトラフェニルホスホニウム・テトラ安息香酸ボレート、テトラフェニルホスホニウム・テトラナフトイックアシッドボレート、テトラフェニルホスホニウム・テトラナフトイルオキシボレート、テトラフェニルホスホニウム・テトラナフチルオキシボレート等のテトラ置換ホスホニウム・テトラ置換ボレート等が挙げられ、これらは１種類を単独で用いても２種類以上を併用してもよい。
本発明に用いられる硬化促進剤（Ｄ）の配合割合は、特に限定されないが、全エポキシ樹脂組成物中０．０５重量％以上、１重量％以下であることが好ましく、０．１重量％以上、０．７重量％以下であることがより好ましい。硬化促進剤（Ｄ）の配合割合が上記範囲内であると、硬化性の低下や流動性の低下を引き起こす恐れが少ない。
本発明に用いる炭化ケイ素（Ｅ）の平均粒径は、１ｎｍ以上、１０００ｎｍ以下の炭化ケイ素であることが好ましく、５ｎｍ以上、８００ｎｍ以下の炭化ケイ素であることがより好ましい。平均粒径１ｎｍ以上、１０００ｎｍ以下の炭化ケイ素（Ｅ）を用いることで、配線のショート、リーク不良等の電気不良の発生を生じることなく、かつ優れた着色性、レーザーマーキング性を有する樹脂組成物を得ることができる。炭化ケイ素は、体積抵抗率が１０5〜１０7Ω・ｃｍ程度と高く、配線のショート、リーク不良等の電気不良の発生の可能性が小さく、本発明では平均粒径がナノオーダーのものを用いることにより、比表面積が大きくなることにより、良好な着色性、レーザーマーキング性が得られるものであると考えられる。平均粒径が１ｎｍ以上、１０００ｎｍ以下の炭化ケイ素（Ｅ）の製造方法は、特に限定されないが、例えばナノ粒子サイズのカーボンブラックにケイ素粉末を添加し、１５００〜２２００℃、４０〜５００ＭＰａの条件で誘導場燃焼合成を行うことで、ナノ粒子サイズで球状の炭化ケイ素を得ることができる。尚、炭化ケイ素（Ｅ）の平均粒径は、走査型電子顕微鏡により測定することができる。また、炭化ケイ素（Ｅ）の体積抵抗率は、上下に真鍮製電極を有するテトラフルオロエチレン製容器内に炭化ケイ素を入れ、荷重５０ｋｇｆ時の抵抗値を測定し、以下の式から体積抵抗率を算出することができる。
体積抵抗率（Ω・ｃｍ）＝
抵抗値（Ω）×着色剤の断面積（ｃｍ2）÷着色剤の厚み（ｃｍ）
本発明に用いる炭化ケイ素（Ｅ）の配合量は、特に限定されないが、全エポキシ樹脂組成物中０．５重量％以上、５重量％以下が好ましく、より好ましくは１重量％以上、４重量％以下である。上記範囲内であると、良好な着色性及びレーザーマーキング性が得られる。また形状は球形に近いほど好ましい。
本発明のエポキシ樹脂組成物には必要に応じてシランカップリング剤を用いることができる。使用できるシランカップリング剤としては、例えば、エポキシシラン、アミノシラン、アルキルシラン、ウレイドシラン、ビニルシラン等が挙げられ、これらを例示すると、γ−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルトリメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−フェニルγ−アミノプロピルトリエトキシシラン、Ｎ−フェニルγ−アミノプロピルトリメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルトリエトキシシラン、Ｎ−６−（アミノヘキシル）3−アミノプロピルトリメトキシシラン、Ｎ−（３−（トリメトキシシリルプロピル）−１，３−ベンゼンジメタナン、γ−グリシドキシプロピルトリエトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジメトキシシラン、β−（３，４エポキシシクロヘキシル）エチルトリメトキシシラン、メチルトリメトキシシランン、γ−ウレイドプロピルトリエトキシシラン、ビニルトリエトキシシランなどが挙げられ、これらは１種類を単独で用いても２種以上を併用しても構わない。これらのうち２級アミノシラン、メルカプトシランが好ましい。シランカップリング剤の配合量は、特に限定されないが、全エポキシ樹脂組成物中０．０１重量％以上、１重量％以下が好ましく、より好ましくは０.０５重量％以上、０．８重量％以下である。上記範囲内であると、良好な粘度特性及び流動特性が得られ、また硬化性の低下を抑えることができる。また、これらシランカップリング剤は、予め水或いは必要に応じて酸又はアルカリを添加して、加水分解処理して用いてもよく、また予め無機充填材に処理されていてもよい。
本発明のエポキシ樹脂組成物には必要に応じて離型剤を用いることができる。使用できる離型剤としては、例えば、高級脂肪酸、高級脂肪酸金属塩、エステル系ワックス、ポリエチレン系ワックス等が挙げられ、これらは１種類を単独で用いても２種以上を併用しても構わない。これらのうちポリエチレン系ワックス、モンタン酸エステル系ワックスが離型性に優れ、炭化ケイ素が凝集し難いという点で好ましい。離型剤の配合量は特に制限されないが、全エポキシ樹脂組成物中０．０５重量％以上、３重量％以下が好ましく、より好ましくは０.１重量％以上、１重量％以下である。
本発明のエポキシ樹脂組成物は、エポキシ樹脂、フェノール樹脂、無機充填材、硬化促進剤、炭化ケイ素を含み、更に必要に応じて、シランカップリング剤、離型剤を用いるが、これ以外に、ハイドロタルサイト類やマグネシウム、アルミニウム、ビスマス、チタン、ジルコニウムから選ばれる元素の含水酸化物等のイオントラップ剤；チタネートカップリング剤、アルミニウムカップリング剤、アルミニウム／ジルコニウムカップリング剤等のシランカップリング剤以外のカップリング剤；シリコーンオイル、ゴム等の低応力添加剤；カテコール、ピロガロール、没食子酸、没食子酸エステル、１，２−ジヒドロキシナフタレン、２，３−ジヒドロキシナフタレン及びこれらの誘導体等の流動付与剤；チアゾリン、ジアゾール、トリアゾール、トリアジン、ピリミジン等の密着付与剤；臭素化エポキシ樹脂や三酸化アンチモン、水酸化アルミニウム、水酸化マグネシウム、ほう酸亜鉛、モリブデン酸亜鉛、フォスファゼン等の難燃剤等の添加剤を適宜配合しても差し支えない。

また、本発明の半導体封止用エポキシ樹脂組成物は、例えば、ミキサー等を用いて原料を充分に均一に混合したもの、更にその後、押し出し機、熱ロール又はニーダー等の混練機を用いて溶融混練し、冷却後粉砕したものなど、必要に応じて適宜分散度や流動性等を調整したものを用いることができる。
本発明の半導体封止用エポキシ樹脂組成物を用いて、半導体素子等の各種の電子部品を封止し、半導体装置を製造するには、トランスファーモールド、コンプレッションモールド、インジェクションモールド等の従来からの成形方法で硬化成型すればよい。
本発明で封止を行う半導体素子としては、特に限定されるものではなく、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード、固体撮像素子等が挙げられる。
本発明の半導体装置の形態としては、特に限定されないが、例えば、デュアル・インライン・パッケージ（ＤＩＰ）、プラスチック・リード付きチップ・キャリヤ（ＰＬＣＣ）、クワッド・フラット・パッケージ（ＱＦＰ）、スモール・アウトライン・パッケージ（ＳＯＰ）、スモール・アウトライン・Ｊリード・パッケージ（ＳＯＪ）、薄型スモール・アウトライン・パッケージ（ＴＳＯＰ）、薄型クワッド・フラット・パッケージ（ＴＱＦＰ）、テープ・キャリア・パッケージ（ＴＣＰ）、ボール・グリッド・アレイ（ＢＧＡ）、チップ・サイズ・パッケージ（ＣＳＰ）等が挙げられる。
上記トランスファーモールドなどの成形方法で封止された半導体装置は、そのまま、或いは８０℃〜２００℃程度の温度で、１０分〜１０時間程度の時間をかけて完全硬化させた後、電子機器等に搭載される。
図１は、本発明に係る半導体封止用エポキシ樹脂組成物を用いた半導体装置の一例について、断面構造を示した図である。ダイパッド３上に、ダイボンド材硬化体２を介して半導体素子１が固定されている。半導体素子１の電極パッドとリードフレーム５との間は金線４によって接続されている。半導体素子１は、封止用樹脂組成物の硬化体６によって封止されている。
図２は、本発明に係る半導体封止用エポキシ樹脂組成物を用いた片面封止型の半導体装置の一例について、断面構造を示した図である。基板８上にダイボンド材硬化体２を介して半導体素子１が固定されている。半導体素子１の電極パッドと基板８上の電極パッドとの間は金線４によって接続されている。封止用樹脂組成物の硬化体６によって、基板８の半導体素子１が搭載された片面側のみが封止されている。基板８上の電極パッドは基板８上の非封止面側の半田ボール９と内部で接合されている。
以下に本発明の実施例を示すが、本発明はこれらに限定されるものではない。配合割合は重量部とする。
実施例及び比較例で用いた炭化ケイ素の内容について以下に示す。
なお、尚、炭化ケイ素（Ｅ）の平均粒径は、走査型電子顕微鏡（ＪＥＯＬ社製ＪＳＭ−６０６０ＬＶ）を用いて測定した。
また、炭化ケイ素の体積抵抗率の測定は、下部に真鍮製電極を取り付けたテトラフルオロエチレン製容器（内径３８ｍｍ）に炭化ケイ素を入れ、真鍮製電極で蓋をした後、荷重を掛けていき、５０ｋｇｆ時の抵抗値をＡＤＶＡＮＴＥＳＴ製デジタルマルチメーターＴＲ６８７７で測定した。同時にその荷重時の炭化ケイ素の厚みも測定し、以下の式から体積抵抗率を算出した。
体積抵抗率（Ω・ｃｍ）＝
抵抗値（Ω）×着色剤の断面積（ｃｍ2）÷着色剤の厚み（ｃｍ）
炭化ケイ素１：平均粒径５０ｎｍのカーボンブラックとケイ素粉末を誘導場燃焼合成して得た炭化ケイ素。球状、平均粒径５０ｎｍ、体積抵抗率１０7Ω・ｃｍ。
炭化ケイ素２：平均粒径５００ｎｍのカーボンブラックとケイ素粉末を誘導場燃焼合成して得た炭化ケイ素。球状、平均粒径５００ｎｍ、体積抵抗率１０6Ω・ｃｍ。
炭化ケイ素３：平均粒径１０ｎｍのカーボンブラックとケイ素粉末を誘導場燃焼合成して得た炭化ケイ素。球状、平均粒径１０ｎｍ、体積抵抗率１０7Ω・ｃｍ。
炭化ケイ素４：石油コークスとケイ石を電気炉で焼いて得たインゴットを粉砕して粉末状とした炭化ケイ素。破砕、平均粒径５μｍ、体積抵抗率１０6Ω・ｃｍ。
炭化ケイ素５：石油コークスとケイ石を電気炉で焼いて得たインゴットを粉砕して粉末状とした炭化ケイ素。破砕、平均粒径２５μｍ、体積抵抗率１０6Ω・ｃｍ。
実施例１
エポキシ樹脂１：下記式（１）で表されるビフェニレン骨格を有するフェノールアラルキル型エポキシ樹脂（日本化薬（株）製、商品名ＮＣ３０００Ｐ、軟化点５８℃、エポキシ当量２７３） ８５重量部
Figure 2008208222
フェノール樹脂系硬化剤１：下記式（２）で表されるビフェニレン骨格を有するフェノールアラルキル樹脂（明和化成（株）製、商品名ＭＥＨ−７８５１ＳＳ、軟化点１０７℃、水酸基当量２０４） ５３重量部
Figure 2008208222
溶融球状シリカ１：（平均粒径２４μｍ、比表面積３．５ｍ2／ｇ） ７４０重量部
溶融球状シリカ２：（平均粒径０．５μｍ、比表面積５．９ｍ2／ｇ） ８８重量部
硬化促進剤：トリフェニルホスフィン（ケイ・アイ化成（株）製、商品名ＰＰ−３６０） ３重量部
炭化ケイ素１ ２５重量部
カップリング剤１：Ｎ−フェニルγ−アミノプロピルトリメトキシシラン（信越化学（株）製、商品名ＫＢＭ−５７３） ２重量部
カップリング剤２：γ−メルカプトプロピルトリメトキシシラン（信越化学（株）製、商品名ＫＢＭ−８０３） ２重量部
離型剤：モンタン酸エステル系ワックス（クラリアントジャパン（株）製、商品名リコルブＷＥ−４） ２重量部
をミキサーにて混合し、熱ロールを用いて、９５℃で８分間混練して冷却後粉砕し、エポキシ樹脂組成物を得た。得られたエポキシ樹脂組成物を、以下の方法で評価した。また、高温リーク試験においては、上記成分から炭化ケイ素１のみを除いた成分を、上記と同様にミキサーにて混合し、熱ロールを用いて、９５℃で８分間混練して冷却後粉砕したものを、評価に用いた。結果を表１に示す。
評価方法
スパイラルフロー：低圧トランスファー成形機（コータキ精機株式会社製、ＫＴＳ−１５）を用いて、ＥＭＭＩ−１−６６に準じたスパイラルフロー測定用金型に、金型温度１７５℃、注入圧力６．９ＭＰa、保圧時間１２０秒の条件で、エポキシ樹脂組成物を注入し、流動長を測定した。
硬化性:キュラストメーター（オリエンテック（株）製、ＪＳＲキュラストメーターIVＰＳ型）を用い、１７５℃、６０秒後のトルク値を３００秒後のトルク値で除した値で示した。この値の大きい方が硬化性は良好である。
外観（硬化物の色）：低圧トランスファー成形機（第一精工製、ＧＰ−ＥＬＦ）を用いて、金型温度１７５℃、注入圧力９．８ＭＰａ、硬化時間９０秒の条件で、半導体チップ等をエポキシ樹脂組成物で封止成形し、１２個の８０ピンＱＦＰ（１４×２０×２．０ｍｍ厚）を作製した。得られたパッケージの外観（硬化物の色）のチェックは目視にて観察を行った。
ＹＡＧレーザーマーキング性：低圧トランスファー成形機（第一精工製、ＧＰ−ＥＬＦ）を用いて、金型温度１７５℃、注入圧力９．８ＭＰａ、硬化時間９０秒の条件で、半導体チップ等をエポキシ樹脂組成物で封止成形し、１２個の８０ピンＱＦＰ（１４×２０×２．０ｍｍ厚）を作製し、更に１７５℃、８時間でポストキュアした。次に、日本電気（株）・製のマスクタイプのＹＡＧレーザー捺印機（印加電圧２．４ｋＶ、パルス幅１２０μｓの条件）でマーキングし、印字の視認性（ＹＡＧレーザーマーキング性）を評価した。良好であれば○、使用可能範囲であれば△、使用不可能であれば×と表示した。
高温リーク：実施例１の樹脂組成物並びに実施例１において炭化ケイ素１のみを除いた成分から得た樹脂組成物について、低圧トランスファー成形機（住友重機製、ＦＡＭＳ）を用いて、金型温度１７５℃、注入圧力９．８ＭＰａ、硬化時間９０秒の条件で、半導体チップ等をエポキシ樹脂組成物で封止成形し、１４４ピンＴＱＦＰ（６０μｍピッチのテスト用チップに径３０μｍの金線が施されている）を各々１００個作製した。次に、ＡＤＶＡＮＴＥＳＴ製の微少電流計８２４０Ａを用いてリーク電流を測定した。判断基準は、実施例１の樹脂組成物を用いたパッケージの１７５℃におけるリーク電流が炭化ケイ素１のみを除いた樹脂組成物の場合におけるメジアン値と比較して、１オーダーを超えて高い値を示すものが１個でもあった場合を△、２オーダーを超えて高い値を示すものが１個でもあった場合を×とした。
実施例２〜４、比較例１〜３
表１の配合に従い、実施例１と同様にしてエポキシ樹脂組成物を得て、実施例１と同様にして評価した。結果を表１に示す。尚、高温リーク試験においては、表１の配合成分から着色剤である炭化ケイ素１〜５及びカーボンブラックを除いた成分のものも、実施例１と同様にして評価に用いた。
実施例１以外で用いた原材料を以下に示す。
エポキシ樹脂２：ビフェニル型エポキシ樹脂（ジャパンエポキシレジン（株）製、商品名ＹＸ−４０００、エポキシ当量１９０、融点１０５℃）
Figure 2008208222
フェノール樹脂系硬化剤２：フェノールアラルキル樹脂（三井化学（株）製、商品名ＸＬＣ−ＬＬ、水酸基当量１６５、軟化点７９℃）
Figure 2008208222
カーボンブラック：（三菱化学（株）製、商品名＃５、体積抵抗率０．８Ω・ｃｍ）
Figure 2008208222
実施例１〜４は、平均粒径が１ｎｍ以上、１０００ｎｍ以下である炭化ケイ素（Ｅ）の種類、配合割合、並びに、エポキシ樹脂及びフェノール樹脂系硬化剤の種類、無機充填材の配合量を変えたものを含むものであるが、いずれにおいても、良好な流動性（スパイラルフロー）、硬化性、着色性（硬化物の色）、ＹＡＧレーザーマーキング性が得られ、かつ高温リーク試験でのリーク不良は発生しなかった。
一方、平均粒径が１ｎｍ以上、１０００ｎｍ以下である炭化ケイ素（Ｅ）の代わりに、平均粒径が大きすぎる炭化ケイ素を用いた比較例１、２では、良好な流動性、硬化性が得られ、高温リーク試験でのリーク不良は発生しなかったものの、着色性、ＹＡＧレーザーマーキング性が劣る結果となった。
また、平均粒径が１ｎｍ以上、１０００ｎｍ以下である炭化ケイ素（Ｅ）の代わりに、カーボンブラックを用いた比較例３では、良好な流動性、硬化性、着色性、ＹＡＧレーザーマーキング性は得られたものの、高温リーク試験でのリーク不良が発生した。
以上のとおり、平均粒径が１ｎｍ以上、１０００ｎｍ以下である炭化ケイ素（Ｅ）を用いることにより、配線のショート、リーク不良等の電気不良を生ずることがなく、かつ優れたレーザーマーキング性を有する半導体封止用エポキシ樹脂組成物が得られることが判った。
本発明に従うと、半導体素子等の封止成形時において良好な流動性、硬化性、レーザーマーキング性を有し、かつ配線のショート、リーク不良等の電気不良を生ずることのない半導体封止用エポキシ樹脂組成物が得られるので、特に表面実装型の半導体装置の製造用として好適に用いることができる。
本発明に係るエポキシ樹脂組成物を用いた半導体装置の一例について、断面構造を示した図である。 本発明に係るエポキシ樹脂組成物を用いた片面封止型の半導体装置の一例について、断面構造を示した図である。
符号の説明
１ 半導体素子
２ ダイボンド材硬化体
３ ダイパッド
４ 金線
５ リードフレーム
６ 封止用樹脂組成物の硬化体
７ レジスト
８ 基板
９ 半田ボール

Claims (3)

  1. （Ａ）エポキシ樹脂、
    （Ｂ）フェノール樹脂系硬化剤、
    （Ｃ）下記（Ｅ）成分を除く無機充填材、
    （Ｄ）硬化促進剤、
    （Ｅ）炭化ケイ素
    を含むエポキシ樹脂組成物であって、
    前記炭化ケイ素（Ｅ）の平均粒径が１ｎｍ以上、１０００ｎｍ以下であることを特徴とする半導体封止用エポキシ樹脂組成物。
  2. 前記炭化ケイ素（Ｅ）の含有量が０．５重量％以上、５重量％以下である請求項１に記載の半導体封止用エポキシ樹脂組成物。
  3. 請求項１又は２に記載の半導体封止用エポキシ樹脂組成物を用いて半導体素子を封止してなることを特徴とする半導体装置。
JP2007046315A 2007-02-26 2007-02-26 半導体封止用エポキシ樹脂組成物及び半導体装置 Expired - Fee Related JP5029063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007046315A JP5029063B2 (ja) 2007-02-26 2007-02-26 半導体封止用エポキシ樹脂組成物及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007046315A JP5029063B2 (ja) 2007-02-26 2007-02-26 半導体封止用エポキシ樹脂組成物及び半導体装置

Publications (2)

Publication Number Publication Date
JP2008208222A true JP2008208222A (ja) 2008-09-11
JP5029063B2 JP5029063B2 (ja) 2012-09-19

Family

ID=39784821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007046315A Expired - Fee Related JP5029063B2 (ja) 2007-02-26 2007-02-26 半導体封止用エポキシ樹脂組成物及び半導体装置

Country Status (1)

Country Link
JP (1) JP5029063B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016069221A (ja) * 2014-09-30 2016-05-09 日本ピラー工業株式会社 立体樹枝状充填材、樹脂組成物、成形体、及び立体樹枝状充填材の製造方法
WO2020022070A1 (ja) * 2018-07-27 2020-01-30 パナソニックＩｐマネジメント株式会社 半導体封止用樹脂組成物、半導体装置、及び半導体装置の製造方法
WO2021157623A1 (ja) * 2020-02-06 2021-08-12 昭和電工マテリアルズ株式会社 トランスファ成形用エポキシ樹脂組成物及びその製造方法、コンプレッション成形用エポキシ樹脂組成物、並びに電子部品装置
CN114230950A (zh) * 2021-12-27 2022-03-25 上海芯密科技有限公司 一种半导体设备密封件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10182949A (ja) * 1996-12-27 1998-07-07 Nitto Denko Corp エポキシ樹脂組成物およびそれを用いた半導体装置
JP2000195994A (ja) * 1998-10-20 2000-07-14 Nitto Denko Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10182949A (ja) * 1996-12-27 1998-07-07 Nitto Denko Corp エポキシ樹脂組成物およびそれを用いた半導体装置
JP2000195994A (ja) * 1998-10-20 2000-07-14 Nitto Denko Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016069221A (ja) * 2014-09-30 2016-05-09 日本ピラー工業株式会社 立体樹枝状充填材、樹脂組成物、成形体、及び立体樹枝状充填材の製造方法
WO2020022070A1 (ja) * 2018-07-27 2020-01-30 パナソニックＩｐマネジメント株式会社 半導体封止用樹脂組成物、半導体装置、及び半導体装置の製造方法
JP2020015873A (ja) * 2018-07-27 2020-01-30 パナソニックＩｐマネジメント株式会社 半導体封止用樹脂組成物、半導体装置、及び半導体装置の製造方法
CN112384572A (zh) * 2018-07-27 2021-02-19 松下知识产权经营株式会社 半导体封装用树脂组合物、半导体装置和用于制造半导体装置的方法
JP7170240B2 (ja) 2018-07-27 2022-11-14 パナソニックＩｐマネジメント株式会社 半導体封止用樹脂組成物、半導体装置、及び半導体装置の製造方法
WO2021157623A1 (ja) * 2020-02-06 2021-08-12 昭和電工マテリアルズ株式会社 トランスファ成形用エポキシ樹脂組成物及びその製造方法、コンプレッション成形用エポキシ樹脂組成物、並びに電子部品装置
CN114230950A (zh) * 2021-12-27 2022-03-25 上海芯密科技有限公司 一种半导体设备密封件及其制备方法

Also Published As

Publication number Publication date
JP5029063B2 (ja) 2012-09-19

Similar Documents

Publication Publication Date Title
JP4483655B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP4381447B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP5742723B2 (ja) 流動特性測定用金型、流動特性測定方法、半導体封止用樹脂組成物及び半導体装置の製造方法
JP5119798B2 (ja) エポキシ樹脂組成物および半導体装置
JP5507477B2 (ja) 半導体封止用エポキシ樹脂組成物および半導体装置
JP2006188622A (ja) エポキシ樹脂組成物及び半導体装置
JP5029063B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP4973322B2 (ja) エポキシ樹脂組成物及び半導体装置
JP2005054045A (ja) 封止用エポキシ樹脂成形材料及び電子部品装置
JP2004018803A (ja) エポキシ樹脂組成物及び半導体装置
JP2008166314A (ja) 半導体装置及び封止用エポキシ樹脂組成物
JP4967353B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP4622221B2 (ja) エポキシ樹脂組成物及び半導体装置
JP4496740B2 (ja) エポキシ樹脂組成物及び半導体装置
JP4802619B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP5347979B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2008231242A (ja) エポキシ樹脂組成物及び半導体装置
TW202225244A (zh) 半導體密封用樹脂組成物及半導體裝置
JP2003105064A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2004292514A (ja) エポキシ樹脂組成物及び半導体装置
JP5153050B2 (ja) エポキシ樹脂組成物及び半導体装置
JP2021138864A (ja) 封止用樹脂組成物および電子装置
JP2008121010A (ja) 封止用エポキシ樹脂組成物及び電子部品装置
JP2006143784A (ja) エポキシ樹脂組成物及び半導体装置
JP5055778B2 (ja) エポキシ樹脂組成物、エポキシ樹脂成形材料及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Ref document number: 5029063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees