JP2008205381A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008205381A JP2008205381A JP2007042417A JP2007042417A JP2008205381A JP 2008205381 A JP2008205381 A JP 2008205381A JP 2007042417 A JP2007042417 A JP 2007042417A JP 2007042417 A JP2007042417 A JP 2007042417A JP 2008205381 A JP2008205381 A JP 2008205381A
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- semiconductor chip
- conductive elastomer
- semiconductor device
- anisotropic conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】実装密度が高く、信頼性が高く、簡単な工程で製造可能な半導体装置を提供する。
【解決手段】半導体装置は、配線基板１１の裏面に、第１および第２の半導体チップ３０ａ，３０ｂがそれぞれコネクター２０ａ，２０ｂを介して積重されてなり、第１の半導体チップ３０ａは、表面電極３１と、表面電極３１に貫通して伸びる短絡部３２を介して電気的に接続された裏面電極３３とを有し、第２の半導体チップ３０ｂは、表面電極３１を有し、コネクター２０ａ，２０ｂは、第１の異方導電性エラストマーシート２２と、複合導電性シート２５と、第２の異方導電性エラストマーシート２３とがこの順で積重されてなり、複合導電性シート２５は、貫通孔が形成された絶縁性シート２６の両面に突出するよう配置された剛性導体２７とを有し、剛性導体２７は、胴部の両端に、貫通孔より大きい径の端子部が形成され、絶縁性シート２６の厚み方向に移動可能とされている。
【選択図】図１
【解決手段】半導体装置は、配線基板１１の裏面に、第１および第２の半導体チップ３０ａ，３０ｂがそれぞれコネクター２０ａ，２０ｂを介して積重されてなり、第１の半導体チップ３０ａは、表面電極３１と、表面電極３１に貫通して伸びる短絡部３２を介して電気的に接続された裏面電極３３とを有し、第２の半導体チップ３０ｂは、表面電極３１を有し、コネクター２０ａ，２０ｂは、第１の異方導電性エラストマーシート２２と、複合導電性シート２５と、第２の異方導電性エラストマーシート２３とがこの順で積重されてなり、複合導電性シート２５は、貫通孔が形成された絶縁性シート２６の両面に突出するよう配置された剛性導体２７とを有し、剛性導体２７は、胴部の両端に、貫通孔より大きい径の端子部が形成され、絶縁性シート２６の厚み方向に移動可能とされている。
【選択図】図１
Description
本発明は、複数の半導体チップが実装された半導体装置に関するものである。
近年、いわゆるデジタル家電機器や、携帯情報端末機器などの電子機器の進展に伴い、これらの電子機器に搭載される半導体集積回路に対し、小型化・高機能化の要求が高まっている。このため、これまでマザーボード上に互いに機能の異なる複数の半導体装置例えばＭＰＵやＤＲＡＭ等を搭載することによって実現されていた高度なシステム機能を、単一の半導体チップによって実現するＳＯＣ（システム・オン・チップ）技術や、複数の半導体チップを単一のパッケージ内に実装するＳＩＰ（システム・イン・パッケージ）技術が注目されている。特に、ＳＩＰは、ＳＯＣに比して、低コストでかつ短期間で設計することが可能な点、システム設計の自由度が大きい点などで有利であるため、次世代の電子機器などに搭載される半導体装置としてその開発が盛んに進められている。
このようなＳＩＰとしては、配線基板上にその厚み方向に複数の半導体チップが積重されてなる積層型のものが知られており、かかる積層型のＳＩＰにおいては、従来、配線基板および各半導体チップ間の電気的接続手段としては、ワイヤーボンディングが用いられている（特許文献１参照。）。
しかしながら、ワイヤーボンディングによって電気的接続を行う場合には、配線基板の表面に半導体チップが配置される領域の他に半導体チップの電極に接続するための端子電極が形成される領域が必要となるために、実装密度が低くなって小型化が困難であること、半導体チップ間の電気的接続は配線基板を介して行われるため、電極間の配線が相当に長くなると共に、配線基板には、その表面に形成された接続用電極と裏面に形成された端子電極とを電気的に接続するための配線の他に、半導体チップ同士を電気的に接続するための配線が必要となるので、配線密度の高い配線基板を使用しなければならず、従って、半導体チップ間のインダクタンスや電気抵抗が増加する結果、高速伝送が困難となったり、高周波回路を搭載することが困難となったりすることなどの問題がある。
しかしながら、ワイヤーボンディングによって電気的接続を行う場合には、配線基板の表面に半導体チップが配置される領域の他に半導体チップの電極に接続するための端子電極が形成される領域が必要となるために、実装密度が低くなって小型化が困難であること、半導体チップ間の電気的接続は配線基板を介して行われるため、電極間の配線が相当に長くなると共に、配線基板には、その表面に形成された接続用電極と裏面に形成された端子電極とを電気的に接続するための配線の他に、半導体チップ同士を電気的に接続するための配線が必要となるので、配線密度の高い配線基板を使用しなければならず、従って、半導体チップ間のインダクタンスや電気抵抗が増加する結果、高速伝送が困難となったり、高周波回路を搭載することが困難となったりすることなどの問題がある。
このような問題を解決するために、（ａ）半田よりなる突起状の表面電極と、この表面電極に厚み方向に貫通して伸びる短絡部を介して電気的に接続された裏面電極とを有する複数の半導体チップを、表面電極が直下の半導体チップの裏面電極上に位置するよう配置し、加熱処理により表面電極を裏面電極に融着することによって電気的に接続する手段（特許文献２参照。）、（ｂ）表面に形成された突起状の第１の電極と、厚み方向に伸びる貫通孔の内壁面に沿って形成され、第１の電極に電気的に接続された第２の電極とを有する複数の半導体チップを、第１の電極を第２の電極が形成された貫通孔内に圧入してかしめることによって電気的に接続する手段（特許文献３参照。）などが提案されている。
このような手段によれば、小型かつ高速伝送が可能で、高周波回路にも適用可能な半導体装置を得ることができる。
然るに、上記（ａ）の手段においては、実装工程において、半導体チップ間および半導体チップと基板との間の電気的接続を達成するために加熱処理が必要となるので、製造プロセス全体が煩雑となる、という問題がある。
一方、（ｃ）の手段では、半導体チップにおける第１の電極の寸法（突出高さや径）にはバラツキがあり、しかも、実装時における第１の電極と第２の電極との位置ずれの許容度が小さいため、かしめによって全ての電極を確実に接続することは実際上困難であり、従って、実装工程において歩留りが低下し、また、接続信頼性の高い半導体装置が得られない、という問題がある。
このような手段によれば、小型かつ高速伝送が可能で、高周波回路にも適用可能な半導体装置を得ることができる。
然るに、上記（ａ）の手段においては、実装工程において、半導体チップ間および半導体チップと基板との間の電気的接続を達成するために加熱処理が必要となるので、製造プロセス全体が煩雑となる、という問題がある。
一方、（ｃ）の手段では、半導体チップにおける第１の電極の寸法（突出高さや径）にはバラツキがあり、しかも、実装時における第１の電極と第２の電極との位置ずれの許容度が小さいため、かしめによって全ての電極を確実に接続することは実際上困難であり、従って、実装工程において歩留りが低下し、また、接続信頼性の高い半導体装置が得られない、という問題がある。
本発明は、以上のような事情に基づいてなされたものであって、その目的は、高い密度で実装することができ、接続信頼性が高く、しかも、簡単な工程で製造することができる半導体装置を提供することにある。
本発明の半導体装置は、表面に接続用電極を有すると共に裏面に端子電極を有する配線基板における当該裏面に、少なくとも第１の半導体チップおよび第２の半導体チップがそれぞれコネクターを介して積重された状態で封止されてなり、
前記第１の半導体チップは、表面に形成された複数の表面電極と、当該半導体チップの裏面に形成され、前記表面電極の各々に当該半導体チップの厚み方向に貫通して伸びる短絡部を介して電気的に接続された複数の裏面電極とを有してなり、
前記第２の半導体チップは、表面に形成された複数の表面電極を有してなり、
前記コネクターは、複合導電性シートを有してなり、当該複合導電性シートは、それぞれ厚み方向に伸びる複数の貫通孔が形成された絶縁性シートと、この絶縁性シートの貫通孔の各々に、当該絶縁性シートの両面の各々から突出するよう配置された剛性導体とを有してなり、当該絶縁性シートに対してその厚み方向に移動可能とされていることを特徴とする。
前記第１の半導体チップは、表面に形成された複数の表面電極と、当該半導体チップの裏面に形成され、前記表面電極の各々に当該半導体チップの厚み方向に貫通して伸びる短絡部を介して電気的に接続された複数の裏面電極とを有してなり、
前記第２の半導体チップは、表面に形成された複数の表面電極を有してなり、
前記コネクターは、複合導電性シートを有してなり、当該複合導電性シートは、それぞれ厚み方向に伸びる複数の貫通孔が形成された絶縁性シートと、この絶縁性シートの貫通孔の各々に、当該絶縁性シートの両面の各々から突出するよう配置された剛性導体とを有してなり、当該絶縁性シートに対してその厚み方向に移動可能とされていることを特徴とする。
本発明の半導体装置においては、コネクターは、第１の異方導電性エラストマーシートと、この第１の異方導電性エラストマーシート上に配置された複合導電性シートと、この複合導電性シート上に配置された第２の異方導電性エラストマーシートとを有してなり、 第１の半導体チップおよび第２の半導体チップの各々の表面電極は、前記第１の異方導電性エラストマーシート、前記複合導電性シートの剛性導体および前記第２の異方導電性エラストマーシートを介して、配線基板の端子電極または前記第１の半導体チップの裏面電極に電気的に接続されていることが好ましい。
また、 複合導電性シートにおける剛性導体の各々は、絶縁性シートの貫通孔に挿通された胴部の両端に、当該絶縁性シートの貫通孔の径より大きい径を有する端子部が形成されてなることが好ましい。
また、複合導電性シートの絶縁性シートの厚み方向における剛性導体の移動可能距離が５〜５０μｍであることが好ましい。
また、第１の異方導電性エラストマーシートおよび第２の異方導電性エラストマーシートの各々は、弾性高分子物質中に、磁性を示す導電性粒子が、厚み方向に並ぶよう配向して連鎖が形成された状態で、かつ、当該導電性粒子による連鎖が面方向に分散した状態で含有されてなることが好ましい。
また、 複合導電性シートにおける剛性導体の各々は、絶縁性シートの貫通孔に挿通された胴部の両端に、当該絶縁性シートの貫通孔の径より大きい径を有する端子部が形成されてなることが好ましい。
また、複合導電性シートの絶縁性シートの厚み方向における剛性導体の移動可能距離が５〜５０μｍであることが好ましい。
また、第１の異方導電性エラストマーシートおよび第２の異方導電性エラストマーシートの各々は、弾性高分子物質中に、磁性を示す導電性粒子が、厚み方向に並ぶよう配向して連鎖が形成された状態で、かつ、当該導電性粒子による連鎖が面方向に分散した状態で含有されてなることが好ましい。
上記の構成の半導体装置によれば、配線基板と第１の半導体チップとの間および第１の半導体チップと第２の半導体チップとの電気的接続は、これらの間に配置されたコネクターによって達成されるため、実装工程において加熱処理が不要となり、従って、簡単な工程により、半導体装置を製造することができる。
また、コネクターは、第１の異方導電性エラストマーシート、剛性導体を有する複合導電性シートおよび第２の異方導電性エラストマーシートが積重されてなり、複合導電性シートの剛性導体は、絶縁性シートに対してその厚み方向に移動可能とされているため、第１の異方導電性エラストマーシートおよび第２の異方導電性エラストマーシートは剛性導体が移動することによって互いに連動して圧縮変形する結果、両者の有する凹凸吸収能が確実に発現されるので、配線基板と第１の半導体チップとの間および第１の半導体チップと第２の半導体チップとの間に高い接続信頼性が得られる。
また、配線基板の表面に第１の半導体チップが配置される領域の他に端子電極が形成される領域を形成することが不要となるため、高い密度で実装することかできる。
また、コネクターは、第１の異方導電性エラストマーシート、剛性導体を有する複合導電性シートおよび第２の異方導電性エラストマーシートが積重されてなり、複合導電性シートの剛性導体は、絶縁性シートに対してその厚み方向に移動可能とされているため、第１の異方導電性エラストマーシートおよび第２の異方導電性エラストマーシートは剛性導体が移動することによって互いに連動して圧縮変形する結果、両者の有する凹凸吸収能が確実に発現されるので、配線基板と第１の半導体チップとの間および第１の半導体チップと第２の半導体チップとの間に高い接続信頼性が得られる。
また、配線基板の表面に第１の半導体チップが配置される領域の他に端子電極が形成される領域を形成することが不要となるため、高い密度で実装することかできる。
以下、本発明の実施の形態について詳細に説明する。
図１は、本発明に係る半導体装置の一例における構成を示す説明用断面図である。
この半導体装置１０においては、表面（図において下面）に例えば半田よりなる半球状の接続用電極１２を有すると共に裏面（図において上面）に端子電極１３を有する矩形の配線基板１１が設けられている。この配線基板１１の接続用電極１２の各々は、当該配線基板１１に形成された内部配線（図示省略）によって端子電極１３に電気的に接続されている。
配線基板１１の裏面には、それぞれ表面に集積回路（図示省略）が形成された第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃがそれぞれコネクター２０ａ，２０ｂ，２０ｃを介して積重されている。具体的には、配線基板１１の裏面に、第１の半導体チップ３０ａがコネクター２０ａを介して当該第１の半導体チップ３０ａの表面が配線基板１１に対向するよう配置され、この第１の半導体チップ３０ａの裏面に、第２の半導体チップ３０ｂがコネクター２０ｂを介して当該第２の半導体チップ３０ｂの表面が第１の半導体チップ３０ａに対向するよう配置され、この第２の半導体チップ３０ｂの裏面に、第３の半導体チップ３０ｃがコネクター２０ｃを介して当該第３の半導体チップ３０ｃの表面が第２の半導体チップ３０ｂに対向するよう配置されている。
コネクター２０ａ，２０ｂ，２０ｃの各々は、第１の異方導電性エラストマーシート２２と、この第１の異方導電性エラストマーシート２２上に配置された複合導電性シート２５と、この複合電極シート２５上に配置された第２の異方導電性エラストマーシート２３とにより構成されている。
そして、コネクター２０ａ，２０ｂ，２０ｃ、第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃは、配線基板１１に対して厚み方向に加圧された状態で封止材３５によって封止されている。
図１は、本発明に係る半導体装置の一例における構成を示す説明用断面図である。
この半導体装置１０においては、表面（図において下面）に例えば半田よりなる半球状の接続用電極１２を有すると共に裏面（図において上面）に端子電極１３を有する矩形の配線基板１１が設けられている。この配線基板１１の接続用電極１２の各々は、当該配線基板１１に形成された内部配線（図示省略）によって端子電極１３に電気的に接続されている。
配線基板１１の裏面には、それぞれ表面に集積回路（図示省略）が形成された第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃがそれぞれコネクター２０ａ，２０ｂ，２０ｃを介して積重されている。具体的には、配線基板１１の裏面に、第１の半導体チップ３０ａがコネクター２０ａを介して当該第１の半導体チップ３０ａの表面が配線基板１１に対向するよう配置され、この第１の半導体チップ３０ａの裏面に、第２の半導体チップ３０ｂがコネクター２０ｂを介して当該第２の半導体チップ３０ｂの表面が第１の半導体チップ３０ａに対向するよう配置され、この第２の半導体チップ３０ｂの裏面に、第３の半導体チップ３０ｃがコネクター２０ｃを介して当該第３の半導体チップ３０ｃの表面が第２の半導体チップ３０ｂに対向するよう配置されている。
コネクター２０ａ，２０ｂ，２０ｃの各々は、第１の異方導電性エラストマーシート２２と、この第１の異方導電性エラストマーシート２２上に配置された複合導電性シート２５と、この複合電極シート２５上に配置された第２の異方導電性エラストマーシート２３とにより構成されている。
そして、コネクター２０ａ，２０ｂ，２０ｃ、第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃは、配線基板１１に対して厚み方向に加圧された状態で封止材３５によって封止されている。
配線基板１１を構成する基板材料としては、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などが挙げられる。
また、配線基板１１の厚みは、例えば５０〜５００μｍである。
また、配線基板１１の厚みは、例えば５０〜５００μｍである。
コネクター２０ａ，２０ｂ，２０ｃの各々における第１の異方導電性エラストマーシート２２および第２の異方導電性エラストマーシート２３の各々は、図２に示すように、絶縁性の弾性高分子物質中に、磁性を示す導電性粒子Ｐが、厚み方向に並ぶよう配向して連鎖が形成された状態で、かつ、当該導電性粒子Ｐによる連鎖が面方向に分散した状態で含有されてなるものである。
第１の異方導電性エラストマーシート２２および第２の異方導電性エラストマーシート２３の各々を形成する弾性高分子物質としては、架橋構造を有する高分子物質が好ましい。このような弾性高分子物質を得るために用いることのできる硬化性の高分子物質形成材料としては、種々のものを用いることができ、その具体例としては、ポリブタジエンゴム、天然ゴム、ポリイソプレンゴム、スチレン−ブタジエン共重合体ゴム、アクリロニトリル−ブタジエン共重合体ゴムなどの共役ジエン系ゴムおよびこれらの水素添加物、スチレン−ブタジエン−ジエンブロック共重合体ゴム、スチレン−イソプレンブロック共重合体などのブロック共重合体ゴムおよびこれらの水素添加物、クロロプレン、ウレタンゴム、ポリエステル系ゴム、エピクロルヒドリンゴム、シリコーンゴム、エチレン−プロピレン共重合体ゴム、エチレン−プロピレン−ジエン共重合体ゴムなどが挙げられる。これらの中では、耐久性、成形加工性および電気特性の観点から、シリコーンゴムを用いることが好ましい。
シリコーンゴムとしては、液状シリコーンゴムを架橋または縮合したものが好ましい。液状シリコーンゴムは、その粘度が歪速度１０-1ｓｅｃで１０5 ポアズ以下のものが好ましく、縮合型のもの、付加型のもの、ビニル基やヒドロキシル基を含有するものなどのいずれであってもよい。具体的には、ジメチルシリコーン生ゴム、メチルビニルシリコーン生ゴム、メチルフェニルビニルシリコーン生ゴムなどを挙げることができる。
また、シリコーンゴムは、その分子量Ｍｗ（標準ポリスチレン換算重量平均分子量をいう。以下同じ。）が１０，０００〜４０，０００のものであることが好ましい。また、得られる異方導電性エラストマーシートに良好な耐熱性が得られることから、分子量分布指数（標準ポリスチレン換算重量平均分子量Ｍｗと標準ポリスチレン換算数平均分子量Ｍｎとの比Ｍｗ／Ｍｎの値をいう。以下同じ。）が２以下のものが好ましい。
第１の異方導電性エラストマーシート２２および第２の異方導電性エラストマーシート２３の各々を形成する弾性高分子物質としては、架橋構造を有する高分子物質が好ましい。このような弾性高分子物質を得るために用いることのできる硬化性の高分子物質形成材料としては、種々のものを用いることができ、その具体例としては、ポリブタジエンゴム、天然ゴム、ポリイソプレンゴム、スチレン−ブタジエン共重合体ゴム、アクリロニトリル−ブタジエン共重合体ゴムなどの共役ジエン系ゴムおよびこれらの水素添加物、スチレン−ブタジエン−ジエンブロック共重合体ゴム、スチレン−イソプレンブロック共重合体などのブロック共重合体ゴムおよびこれらの水素添加物、クロロプレン、ウレタンゴム、ポリエステル系ゴム、エピクロルヒドリンゴム、シリコーンゴム、エチレン−プロピレン共重合体ゴム、エチレン−プロピレン−ジエン共重合体ゴムなどが挙げられる。これらの中では、耐久性、成形加工性および電気特性の観点から、シリコーンゴムを用いることが好ましい。
シリコーンゴムとしては、液状シリコーンゴムを架橋または縮合したものが好ましい。液状シリコーンゴムは、その粘度が歪速度１０-1ｓｅｃで１０5 ポアズ以下のものが好ましく、縮合型のもの、付加型のもの、ビニル基やヒドロキシル基を含有するものなどのいずれであってもよい。具体的には、ジメチルシリコーン生ゴム、メチルビニルシリコーン生ゴム、メチルフェニルビニルシリコーン生ゴムなどを挙げることができる。
また、シリコーンゴムは、その分子量Ｍｗ（標準ポリスチレン換算重量平均分子量をいう。以下同じ。）が１０，０００〜４０，０００のものであることが好ましい。また、得られる異方導電性エラストマーシートに良好な耐熱性が得られることから、分子量分布指数（標準ポリスチレン換算重量平均分子量Ｍｗと標準ポリスチレン換算数平均分子量Ｍｎとの比Ｍｗ／Ｍｎの値をいう。以下同じ。）が２以下のものが好ましい。
第１の異方導電性エラストマーシート２２および第２の異方導電性エラストマーシート２３の各々に含有される導電性粒子Ｐとしては、後述する方法により当該粒子を容易に厚み方向に並ぶよう配向させることができることから、磁性を示す導電性粒子が用いられる。このような導電性粒子の具体例としては、鉄、コバルト、ニッケルなどの磁性を有する金属の粒子若しくはこれらの合金の粒子またはこれらの金属を含有する粒子、またはこれらの粒子を芯粒子とし、当該芯粒子の表面に金、銀、パラジウム、ロジウムなどの導電性の良好な金属のメッキを施したもの、あるいは非磁性金属粒子若しくはガラスビーズなどの無機物質粒子またはポリマー粒子を芯粒子とし、当該芯粒子の表面に、ニッケル、コバルトなどの導電性磁性金属のメッキを施したものなどが挙げられる。
これらの中では、ニッケル粒子を芯粒子とし、その表面に導電性の良好な金のメッキを施したものを用いることが好ましい。
芯粒子の表面に導電性金属を被覆する手段としては、特に限定されるものではないが、例えば化学メッキまたは電解メッキ法、スパッタリング法、蒸着法などが用いられている。
これらの中では、ニッケル粒子を芯粒子とし、その表面に導電性の良好な金のメッキを施したものを用いることが好ましい。
芯粒子の表面に導電性金属を被覆する手段としては、特に限定されるものではないが、例えば化学メッキまたは電解メッキ法、スパッタリング法、蒸着法などが用いられている。
導電性粒子Ｐとして、芯粒子の表面に導電性金属が被覆されてなるものを用いる場合には、良好な導電性が得られることから、粒子表面における導電性金属の被覆率（芯粒子の表面積に対する導電性金属の被覆面積の割合）が４０％以上であることが好ましく、さらに好ましくは４５％以上、特に好ましくは４７〜９５％である。
また、導電性金属の被覆量は、芯粒子の０．５〜５０質量％であることが好ましく、より好ましくは２〜３０質量％、さらに好ましくは３〜２５質量％、特に好ましくは４〜２０質量％である。被覆される導電性金属が金である場合には、その被覆量は、芯粒子の０．５〜３０質量％であることが好ましく、より好ましくは２〜２０質量％、さらに好ましくは３〜１５質量％である。
また、導電性金属の被覆量は、芯粒子の０．５〜５０質量％であることが好ましく、より好ましくは２〜３０質量％、さらに好ましくは３〜２５質量％、特に好ましくは４〜２０質量％である。被覆される導電性金属が金である場合には、その被覆量は、芯粒子の０．５〜３０質量％であることが好ましく、より好ましくは２〜２０質量％、さらに好ましくは３〜１５質量％である。
また、導電性粒子Ｐの数平均粒子径は、３〜２０μｍであることが好ましく、より好ましくは５〜１５μｍである。この数平均粒子径が過小である場合には、後述する製造方法において、導電性粒子Ｐを厚み方向に配向させることが困難となることがある。一方、この数平均粒子径が過大である場合には、分解能の高い異方導電性エラストマーシートを得ることが困難となることがある。
また、導電性粒子Ｐの粒子径分布（Ｄｗ／Ｄｎ）は、１〜１０であることが好ましく、より好ましくは１．０１〜７、さらに好ましくは１．０５〜５、特に好ましくは１．１〜４である。
また、導電性粒子Ｐの形状は、特に限定されるものではないが、高分子物質形成材料中に容易に分散させることができる点で、球状のもの、星形状のものあるいはこれらが凝集した２次粒子であることが好ましい。
また、導電性粒子Ｐとして、その表面がシランカップリング剤などのカップリング剤や潤滑剤で処理されたものを適宜用いることができる。カップリング剤や潤滑剤で粒子表面を処理することにより、得られる異方導電性エラストマーシートの耐久性が向上する。
また、導電性粒子Ｐの粒子径分布（Ｄｗ／Ｄｎ）は、１〜１０であることが好ましく、より好ましくは１．０１〜７、さらに好ましくは１．０５〜５、特に好ましくは１．１〜４である。
また、導電性粒子Ｐの形状は、特に限定されるものではないが、高分子物質形成材料中に容易に分散させることができる点で、球状のもの、星形状のものあるいはこれらが凝集した２次粒子であることが好ましい。
また、導電性粒子Ｐとして、その表面がシランカップリング剤などのカップリング剤や潤滑剤で処理されたものを適宜用いることができる。カップリング剤や潤滑剤で粒子表面を処理することにより、得られる異方導電性エラストマーシートの耐久性が向上する。
このような導電性粒子Ｐは、異方導電性エラストマーシート中に体積分率で１０〜４０％、特に１５〜３５％となる割合で含有されていることが好ましい。この割合が過小である場合には、厚み方向に十分に高い導電性を有する異方導電性エラストマーシートが得られないことがある。一方、この割合が過大である場合には、得られる異方導電性エラストーシートは脆弱なものとなりやすく、異方導電性エラストマーシートとして必要な弾性が得られないことがある。
また、第１の異方導電性エラストマーシート２２および第２の異方導電性エラストマーシート２３の各々の厚みは、２０〜１００μｍであることが好ましく、より好ましくは２５〜７０μｍである。この厚みが過小である場合には、当該異方導電性エラストマーシートには十分な凹凸吸収能が得られないことがある。一方、この厚みが過大である場合には、当該異方導電性エラストマーシートには高い分解能が得られないことがある。
第１の異方導電性エラストマーシート２２は、以下のようにして製造することができる。
先ず、図３に示すように、それぞれシート状の一面側成形部材３５および他面側成形部材３６と、目的とする第１の異方導電性エラストマーシート２２の平面形状に適合する形状の開口３７Ｋを有すると共に当該第１の異方導電性エラストマーシート２２の厚みに対応する厚みを有する枠状のスペーサー３７とを用意すると共に、硬化されて弾性高分子物質となる液状の高分子物質形成材料中に導電性粒子が含有されてなる導電性エラストマー用材料を調製する。
そして、図４に示すように、他面側成形部材３６の成形面（図４において上面）上にスペーサー３７を配置し、他面側成形部材３６の成形面上におけるスペーサー３７の開口３７Ｋ内に、調製した導電性エラストマー用材料２２Ｂを塗布し、その後、この導電性エラストマー用材料２２Ｂ上に一面側成形部材３５をその成形面（図４において下面）が導電性エラストマー用材料２２Ｂに接するよう配置する。
以上において、一面側成形部材３５および他面側成形部材３６としては、ポリイミド樹脂、ポリエステル樹脂、アクリル樹脂などよりなる樹脂シートを用いることができる。
また、一面側成形部材３５および他面側成形部材３６を構成する樹脂シートの厚みは、５０〜５００μｍであることが好ましく、より好ましくは７５〜３００μｍである。この厚みが５０μｍ未満である場合には、成形部材として必要な強度が得られないことがある。一方、この厚みが５００μｍを超える場合には、導電性エラストマー用材料層に所要の強度の磁場を作用させることが困難となることがある。
先ず、図３に示すように、それぞれシート状の一面側成形部材３５および他面側成形部材３６と、目的とする第１の異方導電性エラストマーシート２２の平面形状に適合する形状の開口３７Ｋを有すると共に当該第１の異方導電性エラストマーシート２２の厚みに対応する厚みを有する枠状のスペーサー３７とを用意すると共に、硬化されて弾性高分子物質となる液状の高分子物質形成材料中に導電性粒子が含有されてなる導電性エラストマー用材料を調製する。
そして、図４に示すように、他面側成形部材３６の成形面（図４において上面）上にスペーサー３７を配置し、他面側成形部材３６の成形面上におけるスペーサー３７の開口３７Ｋ内に、調製した導電性エラストマー用材料２２Ｂを塗布し、その後、この導電性エラストマー用材料２２Ｂ上に一面側成形部材３５をその成形面（図４において下面）が導電性エラストマー用材料２２Ｂに接するよう配置する。
以上において、一面側成形部材３５および他面側成形部材３６としては、ポリイミド樹脂、ポリエステル樹脂、アクリル樹脂などよりなる樹脂シートを用いることができる。
また、一面側成形部材３５および他面側成形部材３６を構成する樹脂シートの厚みは、５０〜５００μｍであることが好ましく、より好ましくは７５〜３００μｍである。この厚みが５０μｍ未満である場合には、成形部材として必要な強度が得られないことがある。一方、この厚みが５００μｍを超える場合には、導電性エラストマー用材料層に所要の強度の磁場を作用させることが困難となることがある。
次いで、図５に示すように、加圧ロール３８ａおよび支持ロール３８ｂよりなる加圧ロール装置３８を用い、一面側成形部材３５および他面側成形部材３６によって導電性エラストマー用材料２２Ｂを挟圧することにより、当該一面側成形部材３５と当該他面側成形部材３６との間に、所要の厚みの導電性エラストマー用材料層２２Ａを形成する。この導電性エラストマー用材料層２２Ａにおいては、図６に拡大して示すように、導電性粒子Ｐが均一に分散した状態で含有されている。
その後、一面側成形部材３５の裏面および他面側成形部材３６の裏面に、例えば一対の電磁石を配置し、当該電磁石を作動させることにより、導電性エラストマー用材料層２２Ａの厚み方向に平行磁場を作用させる。その結果、導電性エラストマー用材料層２２Ａにおいては、当該導電性エラストマー用材料層２２Ａ中に分散されている導電性粒子Ｐが、図７に示すように、面方向に分散された状態を維持しながら厚み方向に並ぶよう配向し、これにより、それぞれ厚み方向に伸びる複数の導電性粒子Ｐによる連鎖が、面方向に分散した状態で形成される。
そして、この状態において、導電性エラストマー用材料層２２Ａを硬化処理することにより、弾性高分子物質中に、導電性粒子Ｐが厚み方向に並ぶよう配向した状態で、かつ、当該導電性粒子Ｐによる連鎖が面方向に分散された状態で含有されてなる第１の異方導電性エラストマーシート２２が製造される。
その後、一面側成形部材３５の裏面および他面側成形部材３６の裏面に、例えば一対の電磁石を配置し、当該電磁石を作動させることにより、導電性エラストマー用材料層２２Ａの厚み方向に平行磁場を作用させる。その結果、導電性エラストマー用材料層２２Ａにおいては、当該導電性エラストマー用材料層２２Ａ中に分散されている導電性粒子Ｐが、図７に示すように、面方向に分散された状態を維持しながら厚み方向に並ぶよう配向し、これにより、それぞれ厚み方向に伸びる複数の導電性粒子Ｐによる連鎖が、面方向に分散した状態で形成される。
そして、この状態において、導電性エラストマー用材料層２２Ａを硬化処理することにより、弾性高分子物質中に、導電性粒子Ｐが厚み方向に並ぶよう配向した状態で、かつ、当該導電性粒子Ｐによる連鎖が面方向に分散された状態で含有されてなる第１の異方導電性エラストマーシート２２が製造される。
以上において、導電性エラストマー用材料層２２Ａの硬化処理は、平行磁場を作用させたままの状態で行うこともできるが、平行磁場の作用を停止させた後に行うこともできる。
導電性エラストマー用材料層２２Ａに作用される平行磁場の強度は、平均で０．０２〜２．５テスラとなる大きさが好ましい。
導電性エラストマー用材料層２２Ａの硬化処理は、使用される材料によって適宜選定されるが、通常、加熱処理によって行われる。具体的な加熱温度および加熱時間は、導電性エラストマー用材料層２２Ａを構成する高分子物質用材料などの種類、導電性粒子Ｐの移動に要する時間などを考慮して適宜選定される。
導電性エラストマー用材料層２２Ａに作用される平行磁場の強度は、平均で０．０２〜２．５テスラとなる大きさが好ましい。
導電性エラストマー用材料層２２Ａの硬化処理は、使用される材料によって適宜選定されるが、通常、加熱処理によって行われる。具体的な加熱温度および加熱時間は、導電性エラストマー用材料層２２Ａを構成する高分子物質用材料などの種類、導電性粒子Ｐの移動に要する時間などを考慮して適宜選定される。
また、第２の異方導電性エラストマーシート２３は、第１の異方導電性エラストマーシート２２と同様の方法によって製造することができる。
コネクター２０ａ，２０ｂ，２０ｃの各々における複合導電性シート２５は、図８に示すように、それぞれ厚み方向に伸びる複数の貫通孔２６Ｈが、後述する半導体チップの表面電極のパターンに対応するパターンに従って形成された絶縁性シート２６と、この絶縁性シート２６の各貫通孔２６Ｈに当該絶縁性シート２６の両面の各々から突出するよう配置された複数の剛性導体２７とにより構成されている。
剛性導体２７の各々は、絶縁性シート２６の貫通孔２６Ｈに挿通された円柱状の胴部２７ａと、この胴部２７ａの両端の各々に一体に連結されて形成された、絶縁性シート２６の表面に露出する端子部２７ｂとにより構成されている。剛性導体２７における胴部２７ａの長さＬは、絶縁性シート２６の厚みｄより大きく、また、当該胴部２７ａの径ｒ２は、絶縁性シート２６の貫通孔２６Ｈの径ｒ１より小さいものとされており、これにより、当該剛性導体２７は、絶縁性シート２６の厚み方向に移動可能とされている。また、剛性導体２７における端子部２７ｂの径ｒ３は、絶縁性シート２６の貫通孔２６Ｈの径ｒ１より大きいものとされている。
剛性導体２７の各々は、絶縁性シート２６の貫通孔２６Ｈに挿通された円柱状の胴部２７ａと、この胴部２７ａの両端の各々に一体に連結されて形成された、絶縁性シート２６の表面に露出する端子部２７ｂとにより構成されている。剛性導体２７における胴部２７ａの長さＬは、絶縁性シート２６の厚みｄより大きく、また、当該胴部２７ａの径ｒ２は、絶縁性シート２６の貫通孔２６Ｈの径ｒ１より小さいものとされており、これにより、当該剛性導体２７は、絶縁性シート２６の厚み方向に移動可能とされている。また、剛性導体２７における端子部２７ｂの径ｒ３は、絶縁性シート２６の貫通孔２６Ｈの径ｒ１より大きいものとされている。
絶縁性シート２６を構成する材料としては、液晶ポリマー、ポリイミド樹脂、ポリエステル樹脂、ポリアラミド樹脂、ポリアミド樹脂等の樹脂材料、ガラス繊維補強型エポキシ樹脂、ガラス繊維補強型ポリエステル樹脂、ガラス繊維補強型ポリイミド樹脂等の繊維補強型樹脂材料、エポキシ樹脂等にアルミナ、ポロンナイトライド等の無機材料をフィラーとして含有した複合樹脂材料などを用いることができる。
また、半導体装置１０を高温環境下で使用する場合には、絶縁性シート２６として、線熱膨張係数が３×１０-5／Ｋ以下のものを用いることが好ましく、より好ましくは１×１０-6〜２×１０-5／Ｋ、特に好ましくは１×１０-6〜６×１０-6／Ｋである。このような絶縁性シート２６を用いることにより、当該絶縁性シート２６の熱膨張による剛性導体２７の位置ずれを抑制することができる。
また、絶縁性シート２６の厚みｄは、１０〜２００μｍであることが好ましく、より好ましくは１５〜１００μｍである。
また、絶縁性シート２６の貫通孔２６Ｈの径ｒ１は、２０〜２５０μｍであることが好ましく、より好ましくは３０〜１５０μｍである。
また、半導体装置１０を高温環境下で使用する場合には、絶縁性シート２６として、線熱膨張係数が３×１０-5／Ｋ以下のものを用いることが好ましく、より好ましくは１×１０-6〜２×１０-5／Ｋ、特に好ましくは１×１０-6〜６×１０-6／Ｋである。このような絶縁性シート２６を用いることにより、当該絶縁性シート２６の熱膨張による剛性導体２７の位置ずれを抑制することができる。
また、絶縁性シート２６の厚みｄは、１０〜２００μｍであることが好ましく、より好ましくは１５〜１００μｍである。
また、絶縁性シート２６の貫通孔２６Ｈの径ｒ１は、２０〜２５０μｍであることが好ましく、より好ましくは３０〜１５０μｍである。
剛性導体２７を構成する材料としては、剛性を有する金属材料を好適に用いることができ、特に、後述する製造方法において、絶縁性シート２６に形成される金属薄層よりエッチングされにくいものを用いることが好ましい。このような金属材料の具体例としては、ニッケル、コバルト、金、アルミニウムなどの単体金属またはこれらの合金などを挙げることができる。
剛性導体２７における胴部２７ａの径ｒ２は、１８μｍ以上であることが好ましく、より好ましくは２５μｍ以上である。この径ｒ２が過小である場合には、当該剛性導体２７に必要な強度が得られないことがある。また、絶縁性シート２６の貫通孔２６Ｈの径ｒ１と剛性導体２７における胴部２７ａの径ｒ２との差（ｒ１−ｒ２）は、１μｍ以上であることが好ましく、より好ましくは２μｍ以上である。この差が過小である場合には、絶縁性シート２６の厚み方向に対して剛性導体２７を移動させることが困難となることがある。
剛性導体２７における端子部２７ｂの径ｒ３は、接続すべき電極すなわちピッチ変換ボード３０における端子電極３２の径の７０〜１５０％であることが好ましい。また、剛性導体２７における端子部２７ｂの径ｒ３と絶縁性シート２６の貫通孔２６Ｈの径ｒ１との差（ｒ３−ｒ１）は、５μｍ以上であることが好ましく、より好ましくは１０μｍ以上である。この差が過小である場合には、剛性導体２７が絶縁性シート２６から脱落する恐れがある。
絶縁性シート２６の厚み方向における剛性導体２７の移動可能距離、すなわち剛性導体２７における胴部２７ａの長さＬと絶縁性シート２６の厚みｄとの差（Ｌ−ｄ）は、５〜５０μｍであることが好ましく、より好ましくは１０〜４０μｍである。剛性導体２７の移動可能距離が過小である場合には、コネクターユニット全体において、十分な凹凸吸収能を得ることが困難となることがある。一方、剛性導体２７の移動可能距離が過大である場合には、絶縁性シート２６の貫通孔２６Ｈから露出する剛性導体２７の胴部２７ａの長さが大きくなり、厚み方向に加圧したときに、剛性導体２７の胴部２７ａが座屈または損傷するおそれがある。
剛性導体２７における胴部２７ａの径ｒ２は、１８μｍ以上であることが好ましく、より好ましくは２５μｍ以上である。この径ｒ２が過小である場合には、当該剛性導体２７に必要な強度が得られないことがある。また、絶縁性シート２６の貫通孔２６Ｈの径ｒ１と剛性導体２７における胴部２７ａの径ｒ２との差（ｒ１−ｒ２）は、１μｍ以上であることが好ましく、より好ましくは２μｍ以上である。この差が過小である場合には、絶縁性シート２６の厚み方向に対して剛性導体２７を移動させることが困難となることがある。
剛性導体２７における端子部２７ｂの径ｒ３は、接続すべき電極すなわちピッチ変換ボード３０における端子電極３２の径の７０〜１５０％であることが好ましい。また、剛性導体２７における端子部２７ｂの径ｒ３と絶縁性シート２６の貫通孔２６Ｈの径ｒ１との差（ｒ３−ｒ１）は、５μｍ以上であることが好ましく、より好ましくは１０μｍ以上である。この差が過小である場合には、剛性導体２７が絶縁性シート２６から脱落する恐れがある。
絶縁性シート２６の厚み方向における剛性導体２７の移動可能距離、すなわち剛性導体２７における胴部２７ａの長さＬと絶縁性シート２６の厚みｄとの差（Ｌ−ｄ）は、５〜５０μｍであることが好ましく、より好ましくは１０〜４０μｍである。剛性導体２７の移動可能距離が過小である場合には、コネクターユニット全体において、十分な凹凸吸収能を得ることが困難となることがある。一方、剛性導体２７の移動可能距離が過大である場合には、絶縁性シート２６の貫通孔２６Ｈから露出する剛性導体２７の胴部２７ａの長さが大きくなり、厚み方向に加圧したときに、剛性導体２７の胴部２７ａが座屈または損傷するおそれがある。
上記の複合導電性シート２５は、例えば以下のようにして製造することができる。
先ず、図９に示すように、絶縁性シート２６の一面に易エッチング性の金属層２８Ａが一体的に積層されてなる積層材料２５Ｂを用意し、この積層材料２５Ｂにおける金属層２８Ａに対してエッチング処理を施してその一部を除去することにより、図１０に示すように、金属層２８Ａに接続すべき電極のパターンに対応するパターンに従って複数の開口２８Ｋを形成する。次いで、図１１に示すように、積層材料２５Ｂにおける絶縁性シート２６に、それぞれ金属層２８Ａの開口２８Ｋに連通して厚み方向に伸びる貫通孔２６Ｈを形成する。そして、図１２に示すように、絶縁性シート２６の貫通孔２６Ｈの内壁面および金属層２８Ａの開口縁を覆うよう、易エッチング性の筒状の金属薄層２８Ｂを形成する。このようにして、それぞれ厚み方向に伸びる複数の貫通孔２６Ｈが形成された絶縁性シート２６と、この絶縁性シート２６の一面に積層された、それぞれ絶縁性シート２６の貫通孔２６Ｈに連通する複数の開口２８Ｋを有する易エッチング性の金属層２８Ａと、絶縁性シート２６の貫通孔２６Ｈの内壁面および金属層２８Ａの開口縁を覆うよう形成された易エッチング性の金属薄層２８Ｂとを有してなる複合積層材料２５Ａが製造される。
先ず、図９に示すように、絶縁性シート２６の一面に易エッチング性の金属層２８Ａが一体的に積層されてなる積層材料２５Ｂを用意し、この積層材料２５Ｂにおける金属層２８Ａに対してエッチング処理を施してその一部を除去することにより、図１０に示すように、金属層２８Ａに接続すべき電極のパターンに対応するパターンに従って複数の開口２８Ｋを形成する。次いで、図１１に示すように、積層材料２５Ｂにおける絶縁性シート２６に、それぞれ金属層２８Ａの開口２８Ｋに連通して厚み方向に伸びる貫通孔２６Ｈを形成する。そして、図１２に示すように、絶縁性シート２６の貫通孔２６Ｈの内壁面および金属層２８Ａの開口縁を覆うよう、易エッチング性の筒状の金属薄層２８Ｂを形成する。このようにして、それぞれ厚み方向に伸びる複数の貫通孔２６Ｈが形成された絶縁性シート２６と、この絶縁性シート２６の一面に積層された、それぞれ絶縁性シート２６の貫通孔２６Ｈに連通する複数の開口２８Ｋを有する易エッチング性の金属層２８Ａと、絶縁性シート２６の貫通孔２６Ｈの内壁面および金属層２８Ａの開口縁を覆うよう形成された易エッチング性の金属薄層２８Ｂとを有してなる複合積層材料２５Ａが製造される。
以上において、絶縁性シート２６の貫通孔２６Ｈを形成する方法としては、レーザー加工法、ドリル加工法、エッチング加工法などを利用することができる。
金属層２８Ａおよび金属薄層２８Ｂを構成する易エッチング性の金属材料としては、銅などを用いることができる。
また、金属層２８Ａの厚みは、目的とする剛性導体２７の移動可能距離などを考慮して設定され、具体的には、５〜２５μｍであることが好ましく、より好ましくは８〜２０μｍである。
また、金属薄層２８Ｂの厚みは、絶縁性シート２６の貫通孔２６Ｈの径と形成すべき剛性導体２７における胴部２７ａの径とを考慮して設定される。
また、金属薄層２８Ｂを形成する方法としては、無電解メッキ法などを利用することができる。
金属層２８Ａおよび金属薄層２８Ｂを構成する易エッチング性の金属材料としては、銅などを用いることができる。
また、金属層２８Ａの厚みは、目的とする剛性導体２７の移動可能距離などを考慮して設定され、具体的には、５〜２５μｍであることが好ましく、より好ましくは８〜２０μｍである。
また、金属薄層２８Ｂの厚みは、絶縁性シート２６の貫通孔２６Ｈの径と形成すべき剛性導体２７における胴部２７ａの径とを考慮して設定される。
また、金属薄層２８Ｂを形成する方法としては、無電解メッキ法などを利用することができる。
そして、この複合積層材料２５Ａに対してフォトメッキ処理を施すことにより、絶縁性シート２６の貫通孔２６Ｈの各々に剛性導体２７を形成する。具体的に説明すると、図１３に示すように、絶縁性シート２６の一面に形成された金属層２８Ａの表面および絶縁性シート２６の他面の各々に、形成すべき剛性導体２７における端子部２７ｂのパターンに対応するパターンに従ってそれぞれ絶縁性シート２６の貫通孔２６Ｈに連通する複数のパターン孔２９Ｈが形成されたレジスト膜２９を形成する。次いで、金属層２８Ａを共通電極として電解メッキ処理を施して当該金属層２８Ａにおける露出した部分に金属を堆積させると共に、金属薄層２８Ｂの表面に金属を堆積させて絶縁性シート２６の貫通孔２６Ｈ内およびレジスト膜２９のパターン孔２９Ｈ内に金属を充填することにより、図１４に示すように、絶縁性シート２６の厚み方向に伸びる剛性導体２７を形成する。
このようにして剛性導体２７を形成した後、金属層２８Ａの表面からレジスト膜２９を除去することにより、図１５に示すように、金属層２８Ａを露出させる。そして、エッチング処理を施して金属層２８Ａおよび金属薄層２８Ｂを除去することにより、図８に示す複合導電性シート２５が得られる。
このようにして剛性導体２７を形成した後、金属層２８Ａの表面からレジスト膜２９を除去することにより、図１５に示すように、金属層２８Ａを露出させる。そして、エッチング処理を施して金属層２８Ａおよび金属薄層２８Ｂを除去することにより、図８に示す複合導電性シート２５が得られる。
第１の半導体チップ３０ａおよび第２の半導体チップ３０ｂの各々は、その表面に形成された複数の表面電極３１と、この表面電極３１の各々に連結された、当該第１の半導体チップ３０ａまたは当該第２の半導体チップ３０ｂの厚み方向に貫通して伸びる複数の短絡部３２と、この短絡部３２の各々に連結され、当該第１の半導体チップ３０ａおよび当該第２の半導体チップ３０ｂの裏面に形成された複数の裏面電極３３とを有し、裏面電極３３の各々は、短絡部３２を介し表面電極３１に電気的に接続されている。図示の例では、表面電極３１および裏面電極３３の各々は、第１の半導体チップ３０ａおよび第２の半導体チップ３０ｂの表面および裏面の各々から突出する半球状に形成されている。
また、第３の半導体チップ３０ｃは、その表面に形成された表面電極３１を有し、図示の例では、表面電極３１は、第３の半導体チップ３０ｃの表面から突出する半球状に形成されている。
第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃにおける表面電極３１および裏面電極３３を形成する材料としては、半田、金、銅、アルミニウムなどが挙げられる。
第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃは、それぞれ同種の集積回路が形成されたものであっても、異なる種類の集積回路が形成されたものであってもよい。また、集積回路としては、フラッシュメモリと称されるＥＥＰＲＯＭ、ＤＲＡＭ、ＭＰＵなどの回路が挙げられる。
また、第３の半導体チップ３０ｃは、その表面に形成された表面電極３１を有し、図示の例では、表面電極３１は、第３の半導体チップ３０ｃの表面から突出する半球状に形成されている。
第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃにおける表面電極３１および裏面電極３３を形成する材料としては、半田、金、銅、アルミニウムなどが挙げられる。
第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃは、それぞれ同種の集積回路が形成されたものであっても、異なる種類の集積回路が形成されたものであってもよい。また、集積回路としては、フラッシュメモリと称されるＥＥＰＲＯＭ、ＤＲＡＭ、ＭＰＵなどの回路が挙げられる。
封止材３５を構成する材料としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、シリコーン樹脂、およびこれらの樹脂から選択された１種類以上の樹脂を含む樹脂材料などが挙げられる。
そして、コネクター２０ａは、その複合導電性シート２５の剛性導体２７の各々が第１の異方導電性エラストマーシート２２を介して配線基板１１の端子電極１３の直上に位置するよう配置され、コネクター２０ｂおよびコネクター２０ｃは、複合導電性シート２５の剛性導体２７の各々が第１の異方導電性エラストマーシート２２を介して第１の半導体チップ３０ａまたは第２の半導体チップ３０ｂの裏面電極３３の直上に位置するよう配置されている。また、第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃの各々は、その表面電極３１の各々が、コネクター２０ａ，２０ｂ，２０ｃにおける第２の異方導電性エラストマーシート２３を介して複合導電性シート２５の剛性導体２７の直上に位置するよう配置されている。そして、この状態で、配線基板１１に対して、各半導体チップおよびコネクター２０ａ，２０ｂ，２０ｃが加圧されることにより、第１の半導体チップ３０ａの表面電極３１の各々は、コネクター３０ａにおける第１の異方導電性エラストマーシート２２、複合導電性シート２５の剛性導体２７および第２の異方導電性エラストマーシート２３を介して配線基板１１の端子電極１３に電気的に接続され、第２の半導体チップ３０ｂの表面電極３１の各々は、コネクター３０ｂにおける第１の異方導電性エラストマーシート２２、複合導電性シート２５の剛性導体２７および第２の異方導電性エラストマーシート２３を介して第１の半導体チップ３０ａの裏面電極３３に電気的に接続され、第３の半導体チップ３０ｃの表面電極３１の各々は、コネクター３０ｃにおける第１の異方導電性エラストマーシート２２、複合導電性シート２５の剛性導体２７および第２の異方導電性エラストマーシート２３を介して第２の半導体チップ３０ｂの裏面電極３３に電気的に接続されている。
上記の半導体装置１０によれば、配線基板１１と第１の半導体チップ３０ａとの間、第１の半導体チップ３０ａと第２の半導体チップ３０ｂとの間および第３の半導体チップ３０ｃとの間の電気的接続は、これらの間に配置されたコネクター２０ａ，２０ｂ，２０ｃによって達成されるため、実装工程において加熱処理が不要となり、従って、簡単な工程により、半導体装置１０を製造することができる。
また、コネクター２０ａ，２０ｂ，２０ｃの各々は、第１の異方導電性エラストマーシート２２、剛性導体２７を有する複合導電性シート２５および第２の異方導電性エラストマーシート２３が積重されてなり、複合導電性シート２５の剛性導体２７は、絶縁性シート２６に対してその厚み方向に移動可能とされているため、第１の異方導電性エラストマーシート２２および第２の異方導電性エラストマーシート２３は剛性導体２７が移動することによって互いに連動して圧縮変形する結果、両者の有する凹凸吸収能が確実に発現されるので、配線基板１１と第１の半導体チップ３０ａとの間、第１の半導体チップ３０ａと第２の半導体チップ３０ｂとの間および第２の半導体チップ３０ｂと第３の半導体チップ３０ｃとの間に高い接続信頼性が得られる。
また、配線基板１１の表面に第１の半導体チップ３０ａが配置される領域の他に端子電極３３が形成される領域を形成することが不要となるため、高い密度で実装することかできる。
また、第１の半導体チップ３０ａと第２の半導体チップ３０ｂと間および第２の半導体チップ３０ｂと第３の半導体チップ３０ｃとの間の配線長が短いため、各半導体チップ間のインダクタンスや電気抵抗が小さく、従って、各半導体チップ間の高速伝送が可能であり、また、高周波回路を有する半導体チップを搭載することが可能である。
また、コネクター２０ａ，２０ｂ，２０ｃの各々は、第１の異方導電性エラストマーシート２２、剛性導体２７を有する複合導電性シート２５および第２の異方導電性エラストマーシート２３が積重されてなり、複合導電性シート２５の剛性導体２７は、絶縁性シート２６に対してその厚み方向に移動可能とされているため、第１の異方導電性エラストマーシート２２および第２の異方導電性エラストマーシート２３は剛性導体２７が移動することによって互いに連動して圧縮変形する結果、両者の有する凹凸吸収能が確実に発現されるので、配線基板１１と第１の半導体チップ３０ａとの間、第１の半導体チップ３０ａと第２の半導体チップ３０ｂとの間および第２の半導体チップ３０ｂと第３の半導体チップ３０ｃとの間に高い接続信頼性が得られる。
また、配線基板１１の表面に第１の半導体チップ３０ａが配置される領域の他に端子電極３３が形成される領域を形成することが不要となるため、高い密度で実装することかできる。
また、第１の半導体チップ３０ａと第２の半導体チップ３０ｂと間および第２の半導体チップ３０ｂと第３の半導体チップ３０ｃとの間の配線長が短いため、各半導体チップ間のインダクタンスや電気抵抗が小さく、従って、各半導体チップ間の高速伝送が可能であり、また、高周波回路を有する半導体チップを搭載することが可能である。
本発明は、上記の実施の形態に限定されず、以下のように、種々の変更を加えることが可能である。
半導体チップの表面電極および裏面電極は、半球状のものに限定されず、例えばアルミニウムよりなるパッド電極のような平板状のものまたは平坦なものであってもよい。
また、本発明の半導体装置においては、搭載される半導体チップの数は３つに限定されず、図１６に示すように、第１の半導体チップ３０ａおよび第２の半導体チップ３０ｂの２つの半導体チップが搭載されていてもよく、また、４つ以上の半導体チップが搭載されていてもよい。
また、コネクターとしては、第１の異方導電性エラストマーシートと、この第１の異方導電性エラストマーシート上に配置された第１の複合導電性シートと、この第１の複合導電性シート上に配置された第２の異方導電性エラストマーシートと、この第２の異方導電性エラストマーシート上に配置されたピッチ変換ボートと、このピッチ変換ボード上に配置された第３の異方導電性エラストマーシートと、この第３の異方導電性エラストマーシート上に配置された第２の複合導電性シートと、この第２の複合導電性シート上に配置された第４の異方導電性エラストマーシートよりなるものを用いることができる。このようなコネクターを用いることにより、電極の配置パターンが互いに異なる半導体チップを積重することができる。
半導体チップの表面電極および裏面電極は、半球状のものに限定されず、例えばアルミニウムよりなるパッド電極のような平板状のものまたは平坦なものであってもよい。
また、本発明の半導体装置においては、搭載される半導体チップの数は３つに限定されず、図１６に示すように、第１の半導体チップ３０ａおよび第２の半導体チップ３０ｂの２つの半導体チップが搭載されていてもよく、また、４つ以上の半導体チップが搭載されていてもよい。
また、コネクターとしては、第１の異方導電性エラストマーシートと、この第１の異方導電性エラストマーシート上に配置された第１の複合導電性シートと、この第１の複合導電性シート上に配置された第２の異方導電性エラストマーシートと、この第２の異方導電性エラストマーシート上に配置されたピッチ変換ボートと、このピッチ変換ボード上に配置された第３の異方導電性エラストマーシートと、この第３の異方導電性エラストマーシート上に配置された第２の複合導電性シートと、この第２の複合導電性シート上に配置された第４の異方導電性エラストマーシートよりなるものを用いることができる。このようなコネクターを用いることにより、電極の配置パターンが互いに異なる半導体チップを積重することができる。
１０ 半導体装置
１１ 配線基板
１２ 接続用電極
１３ 端子電極
２０ａ，２０ｂ，２０ｃ コネクター
２２ 第１の異方導電性エラストマーシート
２２Ａ 導電性エラストマー用材料層
２２Ｂ 導電性エラストマー用材料
２３ 第２の異方導電性エラストマーシート
２５ 複合導電性シート
２５Ａ 複合積層材料
２５Ｂ 積層材料
２６ 絶縁性シート
２６Ｈ 貫通孔
２７ 剛性導体
２７ａ 胴部
２７ｂ 端子部
２８Ａ 金属層
２８Ｂ 金属薄層
２８Ｋ 開口
２９ レジスト膜
２９Ｈ パターン孔
３０ａ，３０ｂ，３０ｃ 半導体チップ
３１ 表面電極
３２ 短絡部
３３ 裏面電極
３５ 一面側成形部材
３６ 他面側成形部材
３７ スペーサー
３７Ｋ 開口
３８ａ 加圧ロール
３８ｂ 支持ロール
３８ 加圧ロール装置
１１ 配線基板
１２ 接続用電極
１３ 端子電極
２０ａ，２０ｂ，２０ｃ コネクター
２２ 第１の異方導電性エラストマーシート
２２Ａ 導電性エラストマー用材料層
２２Ｂ 導電性エラストマー用材料
２３ 第２の異方導電性エラストマーシート
２５ 複合導電性シート
２５Ａ 複合積層材料
２５Ｂ 積層材料
２６ 絶縁性シート
２６Ｈ 貫通孔
２７ 剛性導体
２７ａ 胴部
２７ｂ 端子部
２８Ａ 金属層
２８Ｂ 金属薄層
２８Ｋ 開口
２９ レジスト膜
２９Ｈ パターン孔
３０ａ，３０ｂ，３０ｃ 半導体チップ
３１ 表面電極
３２ 短絡部
３３ 裏面電極
３５ 一面側成形部材
３６ 他面側成形部材
３７ スペーサー
３７Ｋ 開口
３８ａ 加圧ロール
３８ｂ 支持ロール
３８ 加圧ロール装置
Claims (5)
- 表面に接続用電極を有すると共に裏面に端子電極を有する配線基板における当該裏面に、少なくとも第１の半導体チップおよび第２の半導体チップがそれぞれコネクターを介して積重された状態で封止されてなり、
前記第１の半導体チップは、表面に形成された複数の表面電極と、当該半導体チップの裏面に形成され、前記表面電極の各々に当該半導体チップの厚み方向に貫通して伸びる短絡部を介して電気的に接続された複数の裏面電極とを有してなり、
前記第２の半導体チップは、表面に形成された複数の表面電極を有してなり、
前記コネクターは、複合導電性シートを有してなり、当該複合導電性シートは、それぞれ厚み方向に伸びる複数の貫通孔が形成された絶縁性シートと、この絶縁性シートの貫通孔の各々に、当該絶縁性シートの両面の各々から突出するよう配置された剛性導体とを有してなり、当該絶縁性シートに対してその厚み方向に移動可能とされていることを特徴とする半導体装置。 - コネクターは、第１の異方導電性エラストマーシートと、この第１の異方導電性エラストマーシート上に配置された複合導電性シートと、この複合導電性シート上に配置された第２の異方導電性エラストマーシートとを有してなり、
第１の半導体チップおよび第２の半導体チップの各々の表面電極は、前記第１の異方導電性エラストマーシート、前記複合導電性シートの剛性導体および前記第２の異方導電性エラストマーシートを介して、配線基板の端子電極または前記第１の半導体チップの裏面電極に電気的に接続されていることを特徴とする請求項１に記載の半導体装置。 - 複合導電性シートにおける剛性導体の各々は、絶縁性シートの貫通孔に挿通された胴部の両端に、当該絶縁性シートの貫通孔の径より大きい径を有する端子部が形成されてなることを特徴とする請求項１または請求項２に記載の半導体装置。
- 複合導電性シートの絶縁性シートの厚み方向における剛性導体の移動可能距離が５〜５０μｍであることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
- 第１の異方導電性エラストマーシートおよび第２の異方導電性エラストマーシートの各々は、弾性高分子物質中に、磁性を示す導電性粒子が、厚み方向に並ぶよう配向して連鎖が形成された状態で、かつ、当該導電性粒子による連鎖が面方向に分散した状態で含有されてなることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007042417A JP2008205381A (ja) | 2007-02-22 | 2007-02-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007042417A JP2008205381A (ja) | 2007-02-22 | 2007-02-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008205381A true JP2008205381A (ja) | 2008-09-04 |
Family
ID=39782520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007042417A Withdrawn JP2008205381A (ja) | 2007-02-22 | 2007-02-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008205381A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8436455B2 (en) | 2009-12-01 | 2013-05-07 | Samsung Electronics Co., Ltd. | Stacked structure of semiconductor packages including through-silicon via and inter-package connector, and method of fabricating the same |
-
2007
- 2007-02-22 JP JP2007042417A patent/JP2008205381A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8436455B2 (en) | 2009-12-01 | 2013-05-07 | Samsung Electronics Co., Ltd. | Stacked structure of semiconductor packages including through-silicon via and inter-package connector, and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1193757A2 (en) | Conductive metal particles, conductive composite metal particles and applied products using the same | |
| KR20080079670A (ko) | 웨이퍼 검사용 회로 기판 장치, 프로브 카드 및 웨이퍼검사 장치 | |
| WO2006008784A1 (ja) | 異方導電性コネクター装置および回路装置の検査装置 | |
| JP3978905B2 (ja) | 異方導電性積層体およびその製法 | |
| JP5018612B2 (ja) | 異方導電性シートおよび異方導電性シートの製造方法 | |
| JP4379949B2 (ja) | 異方導電性シートおよびその製造方法並びに回路装置の電気的検査装置および電気的検査方法 | |
| JP4474767B2 (ja) | 異方導電性シート | |
| JP2006318923A (ja) | 導電性ゴムシートならびにそれを用いたコネクターおよび回路基板の電気的検査用冶具、ならびに導電性ゴムシートの製造方法 | |
| JP3900732B2 (ja) | 異方導電性シートおよびその製造方法 | |
| JP3257433B2 (ja) | 異方導電性シートの製造方法および異方導電性シート | |
| JP3865019B2 (ja) | 異方導電性シートおよびその製造方法 | |
| JP2000058158A (ja) | コネクターおよびその製造方法並びに回路装置検査用アダプター装置 | |
| JP2008205381A (ja) | 半導体装置 | |
| JP2001076541A (ja) | 異方導電性シート | |
| JP2008164476A (ja) | 異方導電性コネクター装置およびその製造方法並びに回路装置の検査装置 | |
| JP2002151184A (ja) | 異方導電性シートおよび回路装置の電気的検査装置 | |
| JPH11204178A (ja) | 異方導電性シート | |
| JP2001283954A (ja) | 異方導電性コネクターおよびそれを有する検査装置並びに異方導電性コネクターの製造方法 | |
| JP4085518B2 (ja) | 金型およびその製造方法、金型製造用鋳型並びに異方導電性シートの製造方法 | |
| JP2000149665A (ja) | 異方導電性シート、異方導電性積層体およびその製造方法 | |
| JP2000100495A (ja) | アダプタ装置、その製造方法、回路基板検査装置および回路基板の検査方法 | |
| JPH1164377A (ja) | 積層型コネクターおよび回路基板検査用アダプター装置 | |
| JP2000353556A (ja) | 異方導電性シート用支持体および支持体付異方導電性シート | |
| JP3873503B2 (ja) | 異方導電性シートおよびその製造方法 | |
| JP4336908B2 (ja) | 異方導電性シートの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100511 |