JP2008205298A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008205298A
JP2008205298A JP2007041199A JP2007041199A JP2008205298A JP 2008205298 A JP2008205298 A JP 2008205298A JP 2007041199 A JP2007041199 A JP 2007041199A JP 2007041199 A JP2007041199 A JP 2007041199A JP 2008205298 A JP2008205298 A JP 2008205298A
Authority
JP
Japan
Prior art keywords
film
forming
wiring
groove
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007041199A
Other languages
English (en)
Inventor
Noriaki Amo
則晶 天羽
Kazuyoshi Maekawa
和義 前川
Toshiaki Tsutsumi
聡明 堤
Kazuyuki Omori
和幸 大森
Kenichi Mori
健壹 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007041199A priority Critical patent/JP2008205298A/ja
Publication of JP2008205298A publication Critical patent/JP2008205298A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】バリアメタルの低抵抗化により配線抵抗の低抵抗化を図ると共に、バリアメタルのＣｕに対する拡散バリア性を高める。
【解決手段】層間絶縁膜１０内に下層配線１４が形成される。層間絶縁膜１０及び下層配線１４上にライナー膜２０と層間絶縁膜２２とが順次形成される。ライナー膜２０と層間絶縁膜２２内にビア２８と上層配線３０とが形成される。下層及び上層配線１４，３０とビア２８とは、バリアメタル１６，３２とＣｕ１８，３６とを有している。バリアメタル１６，３２は、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜１７Ａ，３４Ａと、ＲｕｘＮｙ膜１７Ｂ，３４Ｂと、Ｒｕ膜１７Ｃ，３４Ｃとが積層されてなる。
【選択図】図２

Description

本発明は、多層配線を有する半導体装置及びその製造方法に係り、特にＲｕを含むバリアメタル構造に関するものである。
従来、配線材料として、アルミを主体とした合金材料（例えば、Ａｌ−Ｃｕ合金等）が用いられていた。近年、配線の低抵抗化を目的として、この合金材料に代わり、銅（Ｃｕ）が広く用いられている。Ｃｕ配線の形成方法として、従来のドライエッチング法に代えて、ダマシン（Damascene）法が採用されている。このダマシン法によれば、層間絶縁膜に溝や孔が形成され、これらの溝や孔内に配線材料であるＣｕが埋め込まれ、その後、余分なＣｕがＣＭＰ法により除去される。これにより、Ｃｕからなる配線やビアを形成することができる。
Ｃｕ配線構造では、Ｃｕが層間絶縁膜に拡散することを防止する必要がある。このため、Ｃｕ配線の表面部分を全て拡散防止膜（以下「バリア膜」という。）で覆う必要がある。通常、Ｃｕ配線の上面を覆うバリア膜としては、絶縁膜系バリア膜（以下「ライナー膜」という。）が用いられる。このライナー膜は、Ｃｕ配線上の層間絶縁膜の一部としても用いられる。一方、Ｃｕ配線の側壁・底部を覆うバリア膜としては、金属系バリア膜（以下「バリアメタル」という。）が用いられる。バリアメタルは、Ｃｕの埋め込みに先立ち、上記の溝やホール内壁に成膜される。よって、バリアメタルは、配線材料の一部として用いられる。
ところで、バリアメタルとして、Ｔａ膜，ＴａＮ膜又はその積層膜が知られている。かかるＴａ系バリアメタルの比抵抗は、Ｃｕの比抵抗に比べて著しく高い。このため、Ｔａ系バリアメタルを採用する場合には、バリアメタル上に、Ｃｕメッキ用のＣｕからなるシード膜（以下「Ｃｕシード膜」という。）が成膜される。さらに、配線の微細化が進んでも配線抵抗を一定に保つためには、高抵抗のＴａ系バリアメタルを薄膜化していく必要がある。実際、６５ｎｍまたは４５ｎｍノードのような先端デバイス用のＣｕ配線を開発する際、配線の信頼性を確保しつつもバリアメタルを薄膜化することが重要な課題となっている。
バリアメタルの薄膜化に関して、従来のスパッタ法を改良して膜厚及び段差被覆性の制御性を高めた技術を用いることが検討されている。このほか、ＡＬＤ（Atomic Layer Deposition）法やＣＶＤ（Chemical Vapor Deposition）法を用いることが検討されている。
更に、最近ではバリアメタルとしてＲｕ膜を使用する方法が提案されている（例えば、特許文献１参照。）。Ｒｕの比抵抗は、Ｃｕの比抵抗より高いものの、ＴａやＴａＮの比抵抗よりも低い。よって、Ｃｕシード膜を形成することなく、Ｒｕ膜上にＣｕメッキを直接行うことが可能である。すなわち、Ｒｕ膜は、バリアメタルの役割と、シード膜の役割とを兼用することができる。従って、このＲｕバリアメタルのみの膜厚を、Ｔａ系バリアメタルとＣｕシード膜との積層構造の全体膜厚に比して薄膜化することが可能となる。この薄膜化によって、配線の微細化に伴ってビア・トレンチ設計寸法が縮小化しても、Ｃｕめっきを行うために最低限必要なビア・トレンチ寸法を確保することが可能となる。
H. Kim 他１名, "The comparison of Cu wettability on Ru and Ta substrate, and the barrier property of Ru thin film", Proc. Advanced Metallization Conference, Asia Session 2004 (ADMETA 2004), Tokyo, September 28, 2004, pp. 20-21
しかしながら、Ｒｕは、ＴａやＴａＮに比して、Ｃｕに対する拡散バリア性が弱い。このため、バリアメタルとしてＲｕ単層での使用は困難である。
本発明は、上述のような課題を解決するためになされたもので、バリアメタルの低抵抗化により配線抵抗の低抵抗化を図ると共に、バリアメタルのＣｕに対する拡散バリア性を高めることを目的とする。
本発明に係る半導体装置は、多層配線を有する半導体装置であって、
基板上に形成された層間絶縁膜と、
前記層間絶縁膜内に形成された第１配線と、
前記第１配線上に形成されたビアと、
前記ビア上に形成された第２配線とを備え、
前記第１配線、前記ビア及び前記第２配線は、バリアメタルとＣｕを有し、
前記バリアメタルは、Ｃｕに向かって、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜上にＲｕｘＮｙ膜／Ｒｕ膜が積層されてなる積層構造、又は、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜上にＲｕ膜／ＲｕｘＮｙ膜が積層されてなる積層構造を有することを特徴とするものである。
本発明は、バリアメタルとして単層Ｒｕ膜ではなくＲｕｘＮｙ膜を併用することにより、バリアメタルのＣｕに対する拡散バリア性を向上させることができる。また、バリアメタルを構成するＲｕ膜，ＲｕｘＮｙ膜，ＲｕｘＳｉｎＯｙ膜，ＲｕｘＯｙ膜，ＲｕｘＳｉｎ膜は、Ｔａ膜やＴａＮ膜よりも比抵抗が小さいため、バリアメタルの低抵抗化が可能である。
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
図１は、本発明が適用される半導体装置の概略断面図である。
図１に示すように、基板１には、絶縁膜（例えば、シリコン酸化膜）からなる素子分離２が形成されている。この素子分離２により区画された基板１の活性領域には、ＬＤＤ（Lightly Doped Drain）構造を有するＭＩＳＦＥＴ４が形成されている。このＭＩＳＦＥＴ４を覆うように層間絶縁膜６が形成されている。層間絶縁膜６は、例えば、ＢＰＳＧやＴＥＯＳ酸化膜等である。層間絶縁膜６内には、ＭＩＳＦＥＴ４の不純物拡散層（ソース／ドレイン領域）５と連通するタングステンプラグ８が形成されている。
図１において破線Ｌで囲んで示すように、プラグ８上には多層配線が形成されている。以下、本発明による半導体装置の要部である多層配線及びその製造方法について詳細に説明する。
実施の形態１．
図２は、本実施の形態１の半導体装置を示す要部断面図である。図２に示すように、層間絶縁膜６上に形成された層間絶縁膜１０内に、溝（トレンチ）１２が形成されている。層間絶縁膜１０は、例えば、ＳｉＣＮ膜、ＳｉＣＯ膜、ＭＳＱ膜、ＨＳＱ膜等である（後述の層間絶縁膜２２も同様）。溝１２内には、下層配線１４が形成されている。この下層配線１４は、図１に示したタングステンプラグ８に接続されている。下層配線１４は、積層構造を有するバリアメタル１６と、Ｃｕ１８とによって構成されている。バリアメタル１６は、溝１２内壁からＣｕ１８に向かって、ＲｕｘＳｉｎＯｙ膜と酸化ルテニウム膜（以下「ＲｕｘＯｙ膜」とする。）とＲｕｘＳｉｎ膜の少なくとも１つの膜１７Ａと、窒化ルテニウム膜（以下「ＲｕｘＮｙ膜」とする。）１７Ｂと、Ｒｕ膜１７Ｃとがこの順番で積層されてなる。なお、組成式中のｘ，ｙ，ｎは、それぞれ正の数（整数を含む）である（後述するｍ，ｚも同様）。
下層配線１４及び層間絶縁膜１０の上には、ライナー膜２０が形成されている。ライナー膜２０は、例えば、ＳｉＮやＳｉＣ等である。ライナー膜２０の膜厚は、例えば、５〜１００ｎｍである。このライナー膜２０は、Ｃｕ１８上面を覆うバリア膜として機能すると共に、層間絶縁膜としても機能する。ライナー膜２０上には、層間絶縁膜２２が形成されている。層間絶縁膜２２の膜厚は、例えば、１００〜６００ｎｍである。
ライナー膜２０及び層間絶縁膜２２下層部には、孔（ビアホール）２４が形成されている。また、層間絶縁膜２２上層部には、孔２４と連通する溝（トレンチ）２６が形成されている。孔２４内には、ビア２８が形成されている。溝２６内には、ビア２８に接続された上層配線３０が形成されている。
かかるビア２８及び上層配線３０は、下層配線１４と同様に、積層構造を有するバリアメタル３２と、Ｃｕ３６とによって構成されている。バリアメタル３２は、バリアメタル１６と同様に、孔２４及び溝２６の内壁からＣｕ３６に向かって、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜３４Ａと、ＲｕｘＮｙ膜３４Ｂと、Ｒｕ膜３４Ｃとが、この順番で積層されてなる。バリアメタル３２全体の膜厚は、例えば、０．３〜５０ｎｍである。
次に、上記半導体装置の製造方法について説明する。
図３及び図４は、本実施の形態１による半導体装置の製造方法を説明するための工程断面図である。
先ず、図１に示すように、公知のＳＴＩ（shallow trench isolation）法により、基板１に素子分離２を形成する。次に、公知の手法により、基板１の活性領域に、ＬＤＤ構造を有するＭＩＳＦＥＴ４を形成する。そして、このＭＩＳＦＥＴ４を覆う層間絶縁膜６をＣＶＤ法により形成する。続いて、この層間絶縁膜６内に、不純物拡散層５と接続するタングステンプラグ８を形成する。
次に、層間絶縁膜６及びタングステンプラグ８上に、ＣＶＤ法により層間絶縁膜１０を形成する。そして、図３（Ａ）に示すように、リソグラフィ技術及びドライエッチングにより溝１２を形成する。その後、基板に付着した水分や大気成分を取り除く処理（以下「脱ガス処理」という。）を行う。この脱ガス処理は、圧力10-7Torr以下の真空中で、温度150〜350℃に基板を加熱することにより実行される。
その後、図３（Ａ）に示すように、Ａｒ雰囲気下でＲｕターゲットを用いたＰＶＤ法により、Ｒｕ膜の成膜パワー、圧力、温度などの成膜条件を調整して溝１２内を含む基板全面に、バリアメタル１６の一層であるＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜１７Ａを形成する。このＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜１７Ａは、Ｒｕが、層間絶縁膜１０に含まれるＳｉやＯの未結合手と結合、層間絶縁膜１０を還元することにより形成される。
かかるＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜１７Ａの成膜条件として、例えば成膜パワー：５００Ｗ〜２００００Ｗ，圧力：０〜５Ｔｏｒｒ，温度：０〜２５０℃を用いることができる。
その後、Ａｒ及び窒素雰囲気下でＲｕターゲットを用いたＰＶＤ法により、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜１７Ａ上にＲｕｘＮｙ膜１７Ｂを形成する。さらに、ＲｕｘＮｙ膜１７Ｂ上に、Ａｒ雰囲気下でＲｕターゲットを用いたＰＶＤ法により、Ｒｕ膜１７Ｃを形成する。バリアメタル１６を構成するこれらの膜１７Ａ〜１７Ｃは、In-situで形成される。その後、メッキ法により溝１２内にＣｕ１８を埋め込む。そして、温度100〜450℃の熱処理を実行することで、Ｃｕ１８を結晶化させる。続いて、ＣＭＰ法により、層間絶縁膜１０上の不要なＣｕ１８及びバリアメタル１６を除去する。これにより、溝１２内に下層配線１４が形成される。
次に、図３（Ｂ）に示すように、層間絶縁膜１０及び下層配線１４上に、ライナー膜２０を形成する。続いて、ライナー膜２０上に層間絶縁膜２２を形成する。層間絶縁膜２２の形成条件として、例えば、ガス：ジメトキシジメチルシラン(DMDMOS),He；ＲＦ：1500W；圧力：400〜500Pa；ウェハ温度：300〜500℃を用いることができる（他の層間絶縁膜も同様）。
次に、リソグラフィ技術及びドライエッチングにより、層間絶縁膜２２内に下層配線１４上面に達する孔２４を形成する。さらに、リソグラフィ技術及びドライエッチングにより、層間絶縁膜２２の上層部に溝２６を形成する。かかる孔２４及び溝２６のドライエッチング条件として、例えば、ガス系：C4F8,Ar,CHF3,CF4,N2；ＲＦ：100〜3000W；圧力：3〜10Pa；ウェハ温度：0〜30℃を用いることができる。
次に、上記脱ガス処理を実行する。また、必要に応じて、孔２４底部に露出する下層配線１４のＣｕ１８表面に形成された自然酸化膜を除去するために、プリクリーン処理を実行する。このプリクリーン処理は、例えば水素ガス雰囲気もしくは水素ガスと不活性ガスの混合ガス雰囲気での、温度250〜350℃、時間30〜90secのアニール処理である。また、このアニール処理に代えて、水素ガス雰囲気もしくは水素ガスと不活性ガスの混合ガス雰囲気で時間10〜90secのプラズマ処理を、プリクリーン処理とすることもできる。
次に、図３（Ｃ）に示すように、Ａｒ雰囲気下でＲｕターゲットを用いたＰＶＤ法により、孔２４及び溝２６の内部を含む基板全面に、１７Ａの形成時と同様にＲｕ膜の成膜パワー、圧力、温度などの成膜条件を調整してバリアメタル３２の一層であるＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜３４Ａを形成する。すなわち、このＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜３４Ａは、Ｒｕが、層間絶縁膜２２に含まれるＳｉやＯの未結合手と結合、層間絶縁膜１０を還元することにより形成される。
次に、図４（Ａ）に示すように、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜３４Ａ上に、Ａｒ及び窒素雰囲気下でＲｕターゲットを用いたＰＶＤ法により、ＲｕｘＮｙ膜３４Ｂを形成する。さらに、ＲｕｘＮｙ膜３４Ｂ上に、Ａｒ雰囲気下でＲｕターゲットを用いたＰＶＤ法により、Ｒｕ膜３４Ｃを形成する。バリアメタル３２を構成するこれらの膜３４Ａ〜３４Ｃは、In-situで形成される。
その後、図４（Ｂ）に示すように、孔２４及び溝２６内に、メッキ法によりＣｕ３６を埋め込む。そして、温度100〜450℃の熱処理を実行することで、Ｃｕ３６を結晶化させる。続いて、ＣＭＰ法により、層間絶縁膜２２上の不要なＣｕ３６及びバリアメタル３２を除去する。これにより、図２に示すように、孔２４内にビア２８が形成されるとともに、溝２６内に上層配線３０が形成される。
以上説明したように、本実施の形態１では、配線１４，３０及びビア２８のバリアメタル１６，３２が、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜とＲｕｘＮｙ膜／Ｒｕ膜からなる積層膜により構成される。ここで、単層Ｒｕ膜からなるバリアメタルでは、Ｃｕに対するバリア性が問題となる。しかし、本実施の形態１のように、バリアメタル１６，３２の構成膜としてＲｕｘＮｙ膜１７Ｂ，３４Ｂを併用することで、バリアメタル１６，３２のＣｕ１８，３６に対する拡散バリア性を向上させることができる。
また、本実施の形態１では、バリアメタル１６，３２としてＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜１７Ａ，３４Ａがさらに併用されている。このＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜１７Ａ，３４Ａは層間絶縁膜１０，２２との間に自己整合的に形成されるため、バリアメタル１６，３２と層間絶縁膜１０，２２との間で良好な密着性を確保できる。
また、Ｒｕ膜，ＲｕｘＮｙ膜，ＲｕｘＳｉｎＯｙ膜，ＲｕｘＯｙ膜，ＲｕｘＳｉｎ膜は、Ｔａ膜やＴａＮ膜よりも比抵抗が低い。このため、バリアメタルの低抵抗化が可能である。さらに、Ｒｕ膜上に直接Ｃｕをメッキすることが可能であり、Ｃｕシード膜の形成は不要であるため、バリアメタルの薄膜化が可能である。よって、配線の微細化に伴ってビア・トレンチ設計寸法が縮小化しても、Ｃｕめっきを行うために最低限必要なビア・トレンチ寸法を確保することが可能となる。
［変形例］
（第１変形例）
ところで、本実施の形態１では、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜とＲｕｘＮｙ膜／Ｒｕ膜の順に積層されたバリアメタル１６，３２を用いているが、図５に示すように、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜とＲｕ膜／ＲｕｘＮｙ膜の順に積層されたバリアメタル１６Ａ，３２Ａを用いることもできる。図５は、本実施の形態１の第１変形例による半導体装置を示す要部断面図である。この場合、バリアメタル１６Ａ，３２ＡのうちメッキＣｕ１８，３６と接する層は、ＲｕｘＮｙ膜１７Ｂ，３４Ｂとなる。これらのＲｕｘＮｙ膜１７Ｂ，３４Ｂの比抵抗は、Ｒｕの比抵抗に比して高いものの、ＴａまたはＴａＮの比抵抗よりも低い。よって、本変形例においても、Ｃｕシード膜を形成することなく、ＲｕｘＮｙ膜１７Ｂ，３４Ｂ上に直接Ｃｕ１８，３６をメッキすることができる。このため、上記実施の形態１と同様の効果を得ることができる。
（第２変形例）
また、本実施の形態１では、多層配線のデュアルダマシン法が用いられている。しかし、本発明は、シングルダマシン法を用いる場合にも適用することができる（後述する実施の形態及び変形例についても同様）。
図６は、本実施の形態１の第２変形例による半導体装置を示す要部断面図である。図６に示す半導体装置は、図２に示す半導体装置と同様に、層間絶縁膜１０内に形成された下層配線１４を有している。この下層配線１４及び層間絶縁膜１０の上には、ライナー膜２０が形成されている。ライナー膜２０上には、上記層間絶縁膜２２よりも膜厚が薄い層間絶縁膜４０が形成されている。このライナー膜２０及び層間絶縁膜４０には、孔４２が形成されている。この孔４２内には、ビア４４が形成されている。このビア４４は、下層配線１４と同様に、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜４８ＡとＲｕｘＮｙ膜４８Ｂ／Ｒｕ膜４８Ｃからなるバリアメタル４６と、Ｃｕ５０とを有している。
ビア４４及び層間絶縁膜４０の上には、層間絶縁膜５２が形成されている。この層間絶縁膜５２には、溝５４が形成されている。この溝５４内には、上層配線５６が形成されている。この上層配線５６は、下層配線１４及びビア４４と同様に、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜６０ＡとＲｕｘＮｙ膜６０Ｂ／Ｒｕ膜６０Ｃからなるバリアメタル５８と、Ｃｕ６２とを有している。
次に、上記半導体装置の製造方法について説明する。
図７は、図６に示した半導体装置の製造方法を説明するための工程断面図である。
先ず、上記実施の形態１と同様に、図３（Ａ）に示す工程まで実行する。すなわち、層間絶縁膜１０内に溝１２を形成し、その溝１２内に下層配線１４を形成する。
次に、図７（Ａ）に示すように、層間絶縁膜１０及び下層配線１４上に、ライナー膜２０を形成する。続いて、ライナー膜２０上に層間絶縁膜４０を形成する。そして、リソグラフィ技術及びドライエッチングにより、層間絶縁膜４０内に下層配線１４上面に達する孔４２を形成する。その後、上記脱ガス処理を実行する。また、必要に応じて、プリクリーン処理を実行する。
次に、Ａｒ雰囲気下でＲｕターゲットを用いたＰＶＤ法により、Ｒｕ膜の成膜パワー、圧力、温度などの成膜条件を調整して孔４２の内部を含む基板全面に、バリアメタル４６の一層であるＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜４８Ａを形成する。このＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜４８Ａは、Ｒｕが、ライナー膜２０及び層間絶縁膜４０に含まれるＳｉやＯの未結合手と結合、ライナー膜２０及び層間絶縁膜４０を還元することにより形成される。その後、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜４８Ａ上に、Ａｒ及び窒素雰囲気下でＲｕターゲットを用いたＰＶＤ法によりＲｕｘＮｙ膜４８Ｂを形成する。さらに、ＲｕｘＮｙ膜４８Ｂ上に、Ａｒ雰囲気下でＲｕターゲットを用いたＰＶＤ法によりＲｕ膜４８Ｃを形成する。その後、孔４２内に、メッキ法によりＣｕ５０を埋め込む。そして、温度100〜450℃の熱処理を実行することで、Ｃｕ５０を結晶化させる。続いて、ＣＭＰ法により、層間絶縁膜４０上の不要なＣｕ５０及びバリアメタル４６を除去する。これにより、図７（Ｂ）に示すように、孔４２内にビア４４が形成される。
次に、図７（Ｃ）に示すように、ビア４４及び層間絶縁膜４０上に層間絶縁膜５２を形成する。そして、リソグラフィ技術及びドライエッチングにより、層間絶縁膜５２内に下ビア４４上面に達する溝５４を形成する。その後、上記脱ガス処理を実行する。また、必要に応じて、プリクリーン処理を実行する。
その後、上記ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜４８Ａと同様の手法により、溝５４の内部を含む基板全面に、バリアメタル５８の一層であるＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜６０Ａを形成する。その後、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜６０Ａ上に、上記ＲｕｘＮｙ膜４８Ｂと同様の手法により、ＲｕｘＮｙ膜６０Ｂを形成する。さらに、ＲｕｘＮｙ膜６０Ｂ上に、上記Ｒｕ膜４８Ｃと同様の手法により、Ｒｕ膜６０Ｃを形成する。その後、溝５４内に、メッキ法によりＣｕ６２を埋め込む。そして、温度100〜450℃の熱処理を実行することで、Ｃｕ６２を結晶化させる。続いて、ＣＭＰ法により、層間絶縁膜５２上の不要なＣｕ６２及びバリアメタル５８を除去する。これにより、図６に示すように、溝５４内に上層配線５６が形成される。
また、本実施の形態１及び変形例では、Ａｒ及び窒素雰囲気下でＰＶＤ法によりＲｕｘＮｙ膜を形成しているが、Ｒｕ膜を形成した後に窒化処理を行うことでＲｕｘＮｙ膜を形成してもよい（後述する実施の形態についても同様）。窒化処理としては、窒素雰囲気下あるいは窒素プラズマ中での熱処理を挙げることができる。
また、本実施の形態１及び変形例では、ＰＶＤ法によりバリアメタルの各構成膜を形成しているが、公知のＣＶＤ法やＡＬＤ法等により各構成膜を形成してもよい（後述する実施の形態についても同様）。
実施の形態２．
次に、図８〜図１０を参照して、本発明の実施の形態２について説明する。
図８は、本実施の形態２の半導体装置を示す要部断面図である。図８に示すように、層間絶縁膜１０内に溝１２が形成されている。溝１２内には、下層配線１４Ｂが形成されている。この下層配線１４Ｂは、バリアメタル１６ＢとＣｕ１８とにより構成されている。
下層配線１４Ｂ及び層間絶縁膜１０の上には、ライナー膜２０が形成されている。ライナー膜２０上には、層間絶縁膜２２が形成されている。ライナー膜２０及び層間絶縁膜２２内には、孔２４及び溝２６が形成されている。孔２４内には、ビア２８Ｂが形成されている。溝２６内には、ビア２８Ｂに接続された上層配線３０Ｂが形成されている。これらのビア２８Ｂ及び上層配線３０Ｂは、バリアメタル３２ＢとＣｕ３６とにより構成されている。
バリアメタル１６Ｂ，３２Ｂは、上記実施の形態１のバリアメタル１６，３２と相違している。具体的には、バリアメタル１６Ｂ，３２Ｂは、バリアメタル１６，３２を構成するＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜１７Ａ，３４Ａ〜Ｒｕ膜１７Ｃ，３４Ｃに加えて、ＲｕｘＣｕｍＭｚ膜１７Ｄ，３４ＤとＣｕｍＭｚ膜１７Ｅ，３４Ｅとが更に積層されたものである。
これらのＲｕｘＣｕｍＭｚ膜１７Ｄ，３４ＤとＣｕｍＭｚ膜１７Ｅ，３４Ｅにおける「Ｍ」は、Ｃｕよりも酸化エネルギーが大きい金属原子であり、例えば、Ａｌ，Ａｇ，Ｓｎ，Ｔｉ，Ｍｎ，Ｚｎ，Ｍｇ，Ｆｅ，Ｎｉ，Ｔａの中から選択される。これらのうち、Ｔｉ，Ｍｎ又はＴａを選択することが、Ｒｕのバリア性を向上させる観点から望ましい。また、これらのＲｕｘＣｕｍＭｚ膜１７Ｄ，３４ＤとＣｕｍＭｚ膜１７Ｅ，３４Ｅにおける添加金属原子Ｍの濃度は、0.001wt%〜5.0%の範囲にすることが望ましい。この範囲にすることで、配線抵抗の上昇を許容範囲内に収めることができる。
次に、上記半導体装置の製造方法について説明する。
図９及び図１０は、本実施の形態２による半導体装置の製造方法を説明するための工程断面図である。
先ず、実施の形態１と同様の手法により、層間絶縁膜１０内に溝１２を形成した後、この溝１２内に、先ず、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜１７Ａを形成する。さらに、実施の形態１と同様の手法により、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜１７Ａ上にＲｕｘＮｙ膜１７ＢとＲｕ膜１７Ｃとを順次形成する。
次に、Ａｒ雰囲気下で、Ｃｕターゲットに上記金属Ｍが0.01wt%〜5.0wt%の濃度で添加されたものを用いたＰＶＤ法により、ＣｕｍＭｚ膜１７Ｅを形成する。形成されたＣｕｍＭＺ膜１７Ｅは、Ｃｕと金属Ｍとの合金膜であり、金属Ｍを0.001wt%〜5.0wt%の濃度で含有する。このＣｕｍＭＺ膜１７Ｅは、バリアメタルとして機能するだけでなく、シード膜としても機能し得る。その後、メッキ法により溝１２内にＣｕ１８を埋め込む。
そして、温度100〜450℃の熱処理を実行することで、Ｃｕ１８を結晶化させる。この熱処理により、ＣｕｍＭＺ膜１７ＥとＲｕ膜１７Ｃとが反応することでＲｕｘＣｕｍＭＺ膜１７Ｄが形成されると共に、ＣｕｍＭＺ膜１７ＥからＣｕ１８内に金属Ｍが拡散せしめられる。Ｃｕ１８における金属原子Ｍの濃度は、上記と同様に、0.001wt%〜5.0wt%の範囲にすることが望ましい。後述のＣｕ３６についても同様である。
その後、層間絶縁膜１０上の不要なＣｕ１８及びバリアメタル１６を除去する。これにより、図９（Ａ）に示すように、層間絶縁膜１０の溝１２内に下層配線１４Ｂが形成される。
次に、図９（Ｂ）に示すように、層間絶縁膜１０及び下層配線１４Ｂ上に、ライナー膜２０を形成する。その後、ライナー膜２０上に層間絶縁膜２２を形成する。そして、リソグラフィ技術及びドライエッチングにより、孔２４と溝２６を順次形成する。そして、上記脱ガス処理を実行する。また、必要に応じて、上記プリクリーン処理を実行する。
次に、実施の形態１と同様の方法により、孔２４及び溝２６の内部を含む基板全面に、バリアメタル３２Ｂの一層であるＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜３４Ａを形成する。そして、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜３４Ａ上にＲｕｘＮｙ膜３４Ｂを形成する。さらに、ＲｕｘＮｙ膜３４Ｂ上にＲｕ膜３４Ｃを形成する。
本実施の形態２では、このＲｕ膜３４Ｃ上にＣｕをメッキするのではなく、図９（Ｂ）に示すように、ＣｕｍＭＺ膜３４Ｅを形成する。その後、メッキ法によりＣｕ３６を形成する。これにより、溝２６内にＣｕ３６が埋め込まれる。
その後、温度100〜450℃の熱処理を実行することで、Ｃｕ３６を結晶化させる。この熱処理により、図１０に示すように、ＣｕｍＭＺ膜３４ＥとＲｕ膜３４Ｃとが反応してＲｕｘＣｕｍＭＺ膜３４Ｄが形成されると共に、ＣｕｍＭＺ膜３４ＦからＣｕ１８内に金属Ｍが拡散せしめられる。
その後、層間絶縁膜２２上の不要なＣｕ３６及びバリアメタル３２Ｂを除去する。これにより、図８に示すように、孔２４内にビア２８Ｂが形成されるとともに、溝２６内に上層配線３０Ｂが形成される。
以上説明したように、本実施の形態２では、配線１４Ｂ，３０Ｂ及びビア２８Ｂのバリアメタル１６Ｂ，３２Ｂが、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜とＲｕｘＮｙ膜／Ｒｕ膜／ＲｕｘＣｕｍＭＺ膜／ＣｕｍＭＺ膜からなる積層膜により構成される。単層Ｒｕ膜ではなく、バリアメタル１６Ｂ，３２Ｂの構成膜としてＲｕｘＮｙ膜１７Ｂ，３４Ｂを併用することで、Ｃｕ１８，３６に対するバリア性を向上させることができる。
また、本実施の形態２では、Ｒｕ膜１７Ｃ，３４ＣとＣｕ１８，３６との間に、ＲｕｘＣｕｍＭＺ膜１７Ｄ，３４ＤとＣｕｍＭＺ膜１７Ｅ，３４Ｅとが形成されている。これにより、上記実施の形態１に比して、バリアメタル１６Ｂ，３２ＢとＣｕ１８，３６との間の密着性を向上させることができる。
さらに、Ｃｕメッキ後の結晶化用熱処理により、ＣｕｍＭＺ膜１７Ｅ，３４ＥからＣｕ１８，３６に金属原子Ｍを拡散させることができる。この金属原子Ｍは、Ｃｕに比して酸化エネルギーが高いため、Ｃｕよりも優先的に酸化されることによってＣｕの酸化を防止することができる。また、Ｃｕ１８，３６の結晶粒界に拡散した金属原子Ｍが、Ｃｕ原子や空孔の移動を抑制する。これにより、エレクトロマイグレーション耐性（以下「ＥＭ耐性」という。）及びストレスマイグレーション耐性（以下「ＳＭ耐性」という。）を向上させることができる。
［変形例］
ところで、本実施の形態２では、Ｃｕに添加される金属原子Ｍは１種類であるが、２種類以上の金属原子Ｍを添加してもよい。
また、本実施の形態２では、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜とＲｕｘＮｙ膜／Ｒｕ膜／ＲｕｘＣｕｍＭＺ膜／ＣｕｍＭＺ膜の順に積層されたバリアメタル１６Ｂ，３２Ｂが用いられている。しかし、本実施の形態２で使用可能なバリアメタルはこの限りではなく、図１１に示すバリアメタル１６Ｃ，３２Ｃを用いることができる。
図１１は、本実施の形態２の変形例による半導体装置を示す要部断面図である。図１１に示すように、配線１４Ｃ，３０Ｃ及びビア２８Ｃのバリアメタル１６Ｃ，３２Ｃは、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜とＲｕ膜／ＲｕｘＮｙ膜／ＲｕｘＣｕｍＭＺ膜／ＣｕｍＭＺ膜の順に積層された積層膜である。本変形例においても、Ｃｕメッキ後の結晶化用熱処理により、ＲｕｘＮｙ膜１７Ｂ，３４ＢとＣｕｍＭＺ膜１７Ｅ，３４Ｅが反応することで、その間にＲｕｘＣｕｍＭＺ膜１７Ｄ，３４Ｄが形成される。また、この熱処理により、金属原子ＭがＣｕ１８，３６内に拡散する。このため、上記実施の形態２と同様の効果を得ることができる。
実施の形態３．
次に、図１２を参照して、本発明の実施の形態３について説明する。
図１２は、本実施の形態３の半導体装置を示す要部断面図である。図１２に示すように、溝１２内に下層配線１４Ｄが形成され、孔２４内にビア２８Ｄが形成され、さらに溝２６内に上層配線３０Ｄが形成されている。これらの配線１４Ｄ，３０Ｄ及びビア２８Ｄのバリアメタル１６Ｄ，３４Ｄは、ＲｕｘＳｉｎＯｙＭｚ膜とＲｕｘＯｙＭｚ膜とＲｕｘＳｉｎＭｚ膜の少なくとも１つの膜１７Ｆ，３４ＦとＲｕｘＮｙＭｚ膜１７Ｇ，３４Ｇ／ＲｕｘＭｚ膜１７Ｈ，３４Ｈからなる積層膜である。
上記の膜中の「Ｍ」は、上記実施の形態２で説明したように、Ｃｕよりも酸化エネルギーが大きい金属原子である。この金属原子Ｍは、例えば、Ａｌ，Ａｇ，Ｓｎ，Ｔｉ，Ｍｎ，Ｚｎ，Ｍｇ，Ｆｅ，Ｎｉ，Ｔａの中から選択される。特に、Ｔｉ，Ｍｎ又はＴａを選択することが好適である。これらの膜における金属原子Ｍの濃度は、例えば、0.001wt%〜5.0%の範囲にすることが望ましい。
上記半導体装置の製造方法は、ＰＶＤ法で使用されるＲｕターゲットに金属原子Ｍを添加させておく点においてのみ、上記実施の形態１と相違している。よって、本実施の形態３では、半導体装置の製造方法についての詳細な説明を省略する。
ＲｕｘＳｉｎＯｙＭｚ膜とＲｕｘＯｙＭｚ膜とＲｕｘＳｉｎＭｚ膜の少なくとも１つの膜１７Ｆ，３４Ｆは、Ｒｕが、層間絶縁膜１０２２及びライナー膜２０に含まれるＳｉやＯの未結合手と結合、層間絶縁膜１０を還元することにより形成される。
また、Ｃｕメッキ後の結晶化用熱処理により、金属原子ＭがＣｕ１８，３６中に拡散する。なお、Ｒｕターゲットにおける金属元素Ｍの含有濃度は、上記実施の形態２と同様に、例えば、0.001wt%〜5.0%の範囲にすることが望ましい。
以上説明したように、本実施の形態３では、配線１４Ｄ，３０Ｄ及びビア２８Ｄのバリアメタル１６Ｄ，３２Ｄを、ＲｕｘＳｉｎＯｙＭｚ膜とＲｕｘＯｙＭｚ膜とＲｕｘＳｉｎＭｚ膜の少なくとも１つの膜とＲｕｘＮｙＭｚ膜／ＲｕｘＭｚ膜からなる積層膜とした。単層Ｒｕ膜ではなく、バリアメタル１６Ｄ，３２Ｄの構成膜としてＲｕｘＮｙＭｚ膜１７Ｇ，３４Ｇを用いることで、Ｃｕに対するバリア性を向上させることができる。
また、ＲｕｘＭｚ膜１７Ｈ，３４ＨからＣｕ１８，３６に金属原子Ｍが拡散する。この金属原子Ｍは、Ｃｕに比して酸化エネルギーが高いため、Ｃｕよりも優先的に酸化されることによってＣｕの酸化を防止することができる。さらに、Ｃｕ１８，３６に金属Ｍが拡散することで、ＥＭ耐性及びＳＭ耐性を向上させることができる。
［変形例］
ところで、本実施の形態３では、ＲｕｘＳｉｎＯｙＭｚ膜とＲｕｘＯｙＭｚ膜とＲｕｘＳｉｎＭｚ膜の少なくとも１つの膜とＲｕｘＮｙＭｚ膜／ＲｕｘＭｚ膜の順に積層されたバリアメタル１６Ｄ，３２Ｄを用いているが、図１３に示すように、ＲｕｘＳｉｎＯｙＭｚ膜とＲｕｘＯｙＭｚ膜とＲｕｘＳｉｎＭｚ膜の少なくとも１つの膜とＲｕｘＭｚ膜／ＲｕｘＮｙＭｚ膜の順に積層されたバリアメタル１６Ｅ，３２Ｅを用いることもできる。図１３は、本実施の形態３の変形例による半導体装置を示す要部断面図である。この場合、メッキＣｕ１８，３６と接する層は、ＲｕｘＮｙＭｚ膜１７Ｇ，３４Ｇとなる。メッキ後の熱処理により、ＲｕｘＮｙＭｚ膜１７Ｇ，３４ＧからＣｕ１８，３６中に金属元素Ｍが拡散するため、上記実施の形態３と同様の効果を得ることができる。
実施の形態４．
次に、図１４を参照して、本発明の実施の形態４について説明する。
既述したように、Ｔａ及び窒化タンタル（以下「ＴａｘＮｙ」とする。）の比抵抗は、Ｒｕの比抵抗に比して高い。さらに、Ｔａ系バリアメタルを採用すると、ＣｕメッキのためのＣｕシード膜を形成する必要がある。このため、Ｃｕに対する拡散バリア性を確保しつつ、Ｔａ系バリアメタルとＣｕシード膜の積層構造全体の膜厚を薄膜化することは難しい。
これに対して、本実施の形態４では、Ｔａ系バリアメタルを用いつつ、上記の問題を回避する。
図１４は、本実施の形態４の半導体装置を示す要部断面図である。図１４に示すように、溝１２内に下層配線１４Ｆが形成され、孔２４内にビア２８Ｆが形成され、さらに溝２６内に上層配線３０Ｆが形成されている。これらの配線１４Ｆ，３０Ｆ及びビア２８Ｆのバリアメタル１６Ｆ，３２Ｆは、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜１７Ｉ，３４ＩとＴａｘＮｙ膜１７Ｊ，３４Ｊ／ＲｕｘＮｙ膜１７Ｃ，３４Ｃ／Ｒｕ膜１７Ｄ，３４Ｄからなる積層膜である。
次に、上記半導体装置の製造方法について説明する。
本実施の形態４では、溝１２を形成した後、Ａｒ雰囲気下でＴａターゲットを用いたＰＶＤ法により、Ｔａ膜の成膜パワー、圧力、温度などの成膜条件を調整してＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜１７Ｉを形成する。このＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜１７Ｉは、層間絶縁膜１０に含まれるＳｉやＯの未結合手と結合することにより形成される。
かかるＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜１７Ｉの成膜条件として、例えば成膜パワー：５００Ｗ〜２００００Ｗ，圧力：０〜５Ｔｏｒｒ，温度：０〜２５０℃を用いることができる。
その後、上記実施の形態１と同様の方法により、ＲｕｘＮｙ膜１７Ｂと、Ｒｕ膜１７Ｃを順次形成することで、バリアメタル１６Ｆが形成される。その後、Ｃｕメッキを行い、結晶化用の熱処理を実行する。そして、ＣＭＰにより不要なバリアメタル１６ＦとＣｕ１８を除去することで、溝１２内に下層配線１４Ｆが形成される。
また、孔２４及び溝２６を形成した後、上記バリアメタル１６Ｆと同様に、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜３４Ｉを形成する。その後、ＲｕｘＮｙ膜３４Ｂと、Ｒｕ膜３４Ｃを順次形成することで、バリアメタル３２Ｆが形成される。その後、Ｃｕメッキを行い、結晶化用の熱処理を実行する。そして、ＣＭＰ法により層間絶縁膜２２上の不要なＣｕ３６及びバリアメタル３２Ｆを除去する。これにより、図１４に示すように、孔２４内にビア２８Ｆが形成されるとともに、溝２６内に上層配線３０Ｆが形成される。
以上説明したように、本実施の形態４では、配線１４Ｆ，３０Ｆ及びビア２８Ｆのバリアメタル１６Ｆ，３２Ｆを、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａｘＮｙ膜／ＲｕｘＮｙ膜／Ｒｕ膜からなる積層膜とした。ここで、単層ＴａｘＮｙ膜からなるバリアメタルでは、Ｃｕに対するバリア性を保ちつつ、薄膜化により低抵抗化するには限界がある。さらに、Ｔａ系バリアメタルを採用するとＣｕシード膜が必要となり、配線の微細化に伴ってビア・トレンチ設計寸法が縮小化した場合には、Ｃｕめっきを行うために最低限必要なビア・トレンチ寸法を確保することが難しい。一方、単層Ｒｕでは、Ｃｕに対するバリア性が問題となる。しかし、本実施の形態４のように、比抵抗の低いＲｕ膜と、Ｃｕバリア性の高いＴａｘＮｙ膜を併用することで、Ｃｕに対するバリア性を確保しつつ、バリアメタルを低抵抗化することができる。更に、Ｃｕシード膜の形成が不要となるため、ビア・トレンチ設計寸法が縮小化した場合でも、Ｃｕめっきを行うために最低限必要なビア・トレンチ寸法を確保することができる。
［変形例］
ところで、本実施の形態４では、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａｘＮｙ膜／ＲｕｘＮｙ膜／Ｒｕ膜の順に積層されたバリアメタル１６Ｆ，３２Ｆが用いられているが、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａｘＮｙ膜／Ｒｕ膜／ＲｕｘＮｙ膜の順に積層されたバリアメタル１６Ｇ，３２Ｇを用いることもできる。図１５は、本実施の形態４の変形例による半導体装置を示す要部断面図である。本変形例においても、上記実施の形態４と同様の効果を得ることができる。
さらに、本実施の形態４でバリアメタルとして使用可能な積層膜はこの限りではない。図１５に示す例以外にも、Ｔａ膜とＴａｘＮｙ膜の少なくとも１つ、及び、Ｒｕ膜とＲｕｘＮｙ膜の少なくとも１つを積層したバリアメタルを用いることができる。
具体的には、ＴａｘＮｙ膜を構成膜とする場合には、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａｘＮｙ膜／Ｒｕ膜からなる積層膜、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａｘＮｙ膜／ＲｕｘＮｙ膜からなる積層膜をバリアメタルとして用いることができる。
さらに、Ｔａ膜を構成膜とする場合には、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａ膜／Ｒｕ膜からなる積層膜、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａ膜／ＲｕｘＮｙ膜からなる積層膜、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａ膜／ＲｕｘＮｙ膜／Ｒｕ膜からなる積層膜、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａ膜／Ｒｕ膜／ＲｕｘＮｙ膜からなる積層膜をバリアメタルとして用いることができる。但し、層間絶縁膜との密着性の観点からは、Ｔａ膜よりもＴａｘＮｙ膜を用いることが好適である。
さらに、ＴａｘＮｙ膜及びＴａ膜を構成膜とする場合には、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａｘＮｙ膜／Ｔａ膜／Ｒｕ膜からなる積層膜、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａｘＮｙ膜／Ｔａ膜／ＲｕｘＮｙ膜からなる積層膜、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａｘＮｙ膜／Ｔａ膜／ＲｕｘＮｙ膜／Ｒｕ膜からなる積層膜、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａｘＮｙ膜／Ｔａ膜／Ｒｕ膜／ＲｕｘＮｙ膜からなる積層膜をバリアメタルとして用いることができる。
実施の形態５．
次に、図１６を参照して、本発明の実施の形態５について説明する。
図１６は、本実施の形態５の半導体装置を示す要部断面図である。図１６に示すように、溝１２内に下層配線１４Ｈが形成され、孔２４内にビア２８Ｈが形成され、さらに溝２６内に上層配線３０Ｈが形成されている。これらの配線１４Ｈ，３０Ｈ及びビア２８Ｈのバリアメタル１６Ｈ，３４Ｈは、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜１７Ｉ，３４ＩとＴａｘＮｙ膜１７Ｊ，３４Ｊ／ＲｕｘＮｙＭｚ膜１７Ｇ，３４Ｇ／ＲｕｘＭｚ膜１７Ｈ／３４Ｈからなる積層膜である。
上記ＲｕｘＮｙＭｚ膜１７Ｇ，３４Ｇ及びＲｕｘＭｚ膜１７Ｈ／３４Ｈ中の「Ｍ」は、上記実施の形態２，３で説明したように、Ｃｕよりも酸化エネルギーが大きい金属原子である。この金属原子Ｍは、例えば、Ａｌ，Ａｇ，Ｓｎ，Ｔｉ，Ｍｎ，Ｚｎ，Ｍｇ，Ｆｅ，Ｎｉ，Ｔａの中なら選択される。これらの膜における金属原子Ｍの濃度は、例えば、0.001wt%〜5.0%の範囲にすることが望ましい。
上記半導体装置の製造方法は、ＰＶＤ法で使用されるＲｕターゲットに金属原子Ｍを添加させておく点においてのみ、上記実施の形態４と相違している。よって、本実施の形態５では、半導体装置の製造方法についての詳細な説明を省略する。
上記実施の形態４と同様の方法により、溝１２内にＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜１７ＩとＴａｘＮｙ膜１７Ｊを形成する。その後、Ａｒ及び窒素雰囲気下で、金属原子Ｍが添加されたＲｕターゲットを用いたＰＶＤ法により、ＴａｘＮｙ膜１７Ｊ上にＲｕｘＮｙＭｚ膜１７Ｇを形成する。その後、Ａｒ雰囲気下で、金属原子Ｍが添加されたＲｕターゲットを用いたＰＶＤ法により、ＲｕｘＮｙＭｚ膜１７Ｇ上にＲｕｘＭｚ膜１７Ｈを形成する。その後、メッキＣｕ１８を形成した後、結晶化用熱処理により、金属原子ＭがＲｕｘＭｚ膜１７ＨからＣｕ１８中に拡散する。その後、ＣＭＰ法により層間絶縁膜１０上の不要なＣｕ１８及びバリアメタル１６Ｈを除去することで、溝１２内に下層配線１４Ｈが形成される。
下層配線１４Ｈと同様に、孔２４及び溝２６内に、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜３４ＩとＴａｘＮｙ膜３４Ｊを形成する。その後、上記ＲｕｘＮｙＭｚ膜１７Ｇ及びＲｕｘＭｚ膜１７Ｇと同様の方法により、ＲｕｘＮｙＭｚ膜３４ＧとＲｕｘＭｚ膜３４Ｈを順次形成する。その後、メッキＣｕ３６を形成した後、結晶化用熱処理により、金属原子ＭがＲｕｘＭｚ膜３４ＨからＣｕ３６中に拡散する。その後、ＣＭＰ法により層間絶縁膜２２上の不要なＣｕ３６及びバリアメタル３２Ｈを除去する。これにより、孔２４内にビア２８Ｈが形成されると共に、溝２６内に上層配線３０Ｈが形成される。
以上説明したように、本実施の形態５では、配線１４Ｈ，３０Ｈ及びビア２８Ｈのバリアメタル１６Ｈ，３２Ｈを、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａｘＮｙ膜／ＲｕｘＮｙＭｚ膜／ＲｕｘＭｚ膜からなる積層膜とした。比抵抗の低いＲｕｘＭｚ膜と、Ｃｕバリア性の高いＴａｘＮｙ膜を併用することで、上記実施の形態４と同様に、Ｃｕに対するバリア性を確保しつつ、バリアメタルを低抵抗化することができる。
さらに、ＲｕｘＭｚ膜１７Ｈ，３４ＨからＣｕ１８，３６に金属原子Ｍが拡散する。この金属原子Ｍは、Ｃｕに比して酸化エネルギーが高いため、Ｃｕよりも優先的に酸化されることによってＣｕの酸化を防止することができる。
さらに、Ｃｕ１８，３６に金属Ｍが拡散することで、ＥＭ耐性及びＳＭ耐性を向上させることができる。
［変形例］
ところで、本実施の形態５では、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａｘＮｙ膜／ＲｕｘＮｙＭｚ膜／ＲｕｘＭｚ膜の順に積層されたバリアメタル１６Ｈ，３２Ｈが用いられているが、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜とＴａｘＮｙ膜／ＲｕｘＭｚ膜／ＲｕｘＮｙＭｚ膜の順に積層されたバリアメタルを用いることもできる。この場合も、上記実施の形態５と同様の効果を得ることができる。
また、本実施の形態５では、１種類の金属原子Ｍを添加しているが、２種類以上の金属原子Ｍを添加してもよい。
また、上記実施の形態４の変形例において説明したように、バリアメタルを構成するＴａｘＮｙ膜に代えて、Ｔａ膜又はＴａｘＮｙ膜／Ｔａ膜を用いてもよい。
実施の形態６．
次に、図１７及び図１８を参照して、本発明の実施の形態６について説明する。図１７は、本実施の形態６の半導体装置を示す要部断面図である。
上記実施の形態１の半導体装置では、孔２４の底部にも、バリアメタル３２が形成されている。
これに対して、本実施の形態６では、図１７に示すように、この孔２４底部に形成されたバリアメタル３２の一部が除去され、その除去部分にＣｕ３６が埋め込まれている。これにより、上記実施の形態１に比して、配線抵抗をさらに低抵抗化することができる。
次に、上記半導体装置の製造方法について説明する。
図１８は、本実施の形態６による半導体装置の製造方法を説明するための工程断面図である。
先ず、図４に示す工程まで実行する。すなわち、上記実施の形態１と同様の方法により、孔２４及び溝２６内にバリアメタル３２を形成する。
次に、例えば、スパッタエッチングのような異方性エッチングにより、孔２４底部に形成されたバリアメタル３２を除去する。このスパッタエッチングは、バリアメタル３２の形成を行ったチャンバにおいて連続して行われる。ここで、孔２４側壁及び溝２６側壁に形成されたバリアメタル３２のエッチングレートに比して、孔２４底部、溝２６底部及び層間絶縁膜２２上に形成されたバリアメタル３２のエッチングレートが高くなるようなエッチング条件が適用される。スパッタエッチングの条件は、例えば、ガス系：Ａｒ、圧力：０．３〜５ｍＴｏｒｒ、ＲＦパワー：３００〜３０００Ｗ、基板バイアスパワー：１００〜１０００Ｗ、成膜パワー：１００〜１００００Ｗを適用することができる。これにより、孔２４底部に形成されたバリアメタル３２が選択的に除去されるため、図１８（Ａ）に示すような構造が得られる。さらに、このスパッタエッチングにより、孔２４底部に形成されたＣｕ１８の一部も除去されることで、孔３５が形成される。Ｃｕ１８の除去深さｄは、例えば、１ｎｍ〜１００ｎｍである。
なお、上記スパッタエッチングにより、溝２６底部に形成されたバリアメタル３２の膜厚が著しく減少する場合には、該膜厚を補うために、ＲｕｘＮｙ膜又はＲｕ膜の単層膜、あるいはそれらの積層膜を再度成膜してもよい。
また、エッチング成分と成膜成分とを有する条件を用いて、孔２４底部をエッチングしつつ、その他の部分にはバリアメタル３２を形成するようにしてもよい。
上記スパッタエッチングの後、図１８（Ｂ）に示すように、孔３５内、孔２４内および溝２６内にメッキＣｕ３６を形成する。その後、結晶化用の熱処理を行う。そして、ＣＭＰ法により層間絶縁膜２２上の不要なＣｕ３６及びバリアメタル３２を除去する。これにより、図１７に示すような構造が得られる。
以上説明したように、本実施の形態６では、孔２４底部のバリアメタル３２が除去され、その除去部分にＣｕ３６が埋め込まれている。これにより、上記実施の形態１に比して、ビア２８の抵抗をさらに低抵抗化することができる。
ところで、本実施の形態６では、スパッタエッチングをＰＶＤ装置のチャンバにおいて実行しているが、エッチング装置のチャンバにおいて実行することもできる。
また、本実施の形態６では、孔底部のバリアメタルを除去する方法を上記実施の形態１に適用した態様について説明したが、以下に説明するように、その他の実施の形態２〜５及びそれらの変形例に対して適用することができる。
図１９は、本実施の形態６の第１変形例による半導体装置を示す要部断面図である。本第１変形例は、孔底部のバリアメタルを除去する方法を上記実施の形態２に適用した態様である。本第１変形例では、Ｒｕ膜３４Ｃを形成した後、ＣｕｍＭＺ膜３４Ｆの成膜前に、スパッタエッチングにより孔２４底部の積層膜３４Ａ〜３４Ｃが除去される。本第１変形例によれば、上記実施の形態２に比して、ビア抵抗を低抵抗化することができる。
図２０は、本実施の形態６の第２変形例による半導体装置を示す要部断面図である。本第２変形例は、孔底部のバリアメタルを除去する方法を上記実施の形態３に適用した態様である。本第２変形例では、ＲｕＭｚ膜３４Ｈを形成した後、Ｃｕメッキの前に、スパッタエッチングにより孔２４底部のバリアメタル３２Ｄが除去される。本第２変形例によれば、上記実施の形態３に比して、ビア抵抗を低抵抗化することができる。
図２１は、本実施の形態６の第３変形例による半導体装置を示す要部断面図である。本第３変形例は、孔底部のバリアメタルを除去する方法を上記実施の形態４に適用した態様である。本第３変形例では、Ｒｕ膜３４Ｃを形成した後、Ｃｕメッキの前に、スパッタエッチングにより孔２４底部のバリアメタル３２Ｆが除去される。本第３変形例によれば、上記実施の形態４に比して、ビア抵抗を低抵抗化することができる。
図２２は、本実施の形態６の第４変形例による半導体装置を示す要部断面図である。本第４変形例は、孔底部のバリアメタルを除去する方法を上記実施の形態５に適用した態様である。本第４変形例では、ＲｕｘＭｚ膜３４Ｈを形成した後、Ｃｕメッキの前に、スパッタエッチングにより孔２４底部のバリアメタル３２Ｈが除去される。本第４変形例によれば、上記実施の形態５に比して、ビア抵抗を低抵抗化することができる。
本発明が適用される半導体装置の概略断面図である。 本発明の実施の形態１の半導体装置を示す要部断面図である。 本発明の実施の形態１による半導体装置の製造方法を説明するための工程断面図である（その１）。 本発明の実施の形態１による半導体装置の製造方法を説明するための工程断面図である（その２）。 本発明の実施の形態１の第１変形例による半導体装置を示す要部断面図である。 本発明の実施の形態１の第２変形例による半導体装置を示す要部断面図である。 図６に示した半導体装置の製造方法を説明するための工程断面図である。 本発明の実施の形態２の半導体装置を示す要部断面図である。 本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である（その１）。 本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である（その２）。 本発明の実施の形態２の変形例による半導体装置を示す要部断面図である。 本発明の実施の形態３の半導体装置を示す要部断面図である。 本発明の実施の形態３の変形例による半導体装置を示す要部断面図である。 本発明の実施の形態４の半導体装置を示す要部断面図である。 本発明の実施の形態４の変形例による半導体装置を示す要部断面図である。 本発明の実施の形態５の半導体装置を示す要部断面図である。 本発明の実施の形態６の半導体装置を示す要部断面図である。 本発明の実施の形態６による半導体装置の製造方法を説明するための工程断面図である。 本発明の実施の形態６の第１変形例による半導体装置を示す要部断面図である。 本発明の実施の形態６の第２変形例による半導体装置を示す要部断面図である。 本発明の実施の形態６の第３変形例による半導体装置を示す要部断面図である。 本発明の実施の形態６の第４変形例による半導体装置を示す要部断面図である。
符号の説明
１０，２２ 層間絶縁膜、 １２，２６ 溝、 １４，１４Ａ〜１４Ｈ 下層配線、 １６，１６Ａ〜１６Ｈ バリアメタル、 １７Ａ，３４Ａ ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜、 １７Ｂ，３４Ｂ ＲｕｘＮｙ膜、 １７Ｃ，３４Ｃ Ｒｕ膜、 １７Ｄ，３４Ｄ ＲｕｘＣｕｍＭｚ膜、 １７Ｅ，３４Ｅ ＣｕｍＭｚ膜、 １７Ｆ，３４Ｆ ＲｕｘＳｉｎＯｙＭｚ膜とＲｕｘＯｙＭｚ膜とＲｕｘＳｉｎＭｚ膜の少なくとも１つの膜、 １７Ｇ，３４Ｇ ＲｕｘＮｙＭｚ膜、 １７Ｈ，３４Ｈ ＲｕｘＭｚ膜、 １７Ｉ，３４Ｉ ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜、 １７Ｊ，３４Ｊ ＴａｘＮｙ膜、 １８，３６ Ｃｕ、 ２０ ライナー膜、 ２４ 孔、 ２８，２８Ａ〜２８Ｈ ビア、 ３０，３０Ａ〜３０Ｈ 上層配線。

Claims (13)

  1. 多層配線を有する半導体装置であって、
    基板上に形成された層間絶縁膜と、
    前記層間絶縁膜内に形成された第１配線と、
    前記第１配線上に形成されたビアと、
    前記ビア上に形成された第２配線とを備え、
    前記第１配線、前記ビア及び前記第２配線は、バリアメタルとＣｕを有し、
    前記バリアメタルは、Ｃｕに向かって、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜上にＲｕｘＮｙ膜／Ｒｕ膜が積層されてなる積層構造、又は、ＲｕｘＳｉｎＯｙ膜あるいはＲｕｘＯｙ膜あるいはＲｕｘＳｉｎ膜／Ｒｕ膜／ＲｕｘＮｙ膜が積層されてなる積層構造を有することを特徴とする半導体装置。
  2. 多層配線を有する半導体装置であって、
    基板上に形成された層間絶縁膜と、
    前記層間絶縁膜内に形成された第１配線と、
    前記第１配線上に形成されたビアと、
    前記ビア上に形成された第２配線とを備え、
    前記第１配線、前記ビア及び前記第２配線は、バリアメタルとＣｕを有し、
    前記バリアメタルは、Ｃｕに向かって、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜上にＲｕｘＮｙ膜／Ｒｕ膜／ＲｕｘＣｕＭｚ膜／ＣｕＭｚ膜が積層されてなる積層構造、ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜上にＲｕ膜／ＲｕｘＮｙ膜／ＲｕｘＮｙＣｕＭｚ膜／ＣｕＭｚ、ＲｕｘＳｉｎＯｙＭｚ膜とＲｕｘＯｙＭｚ膜とＲｕｘＳｉｎＭｚ膜の少なくとも１つの膜上にＲｕｘＮｙＭｚ膜／ＲｕｘＭｚ膜が積層されてなる積層構造、又は、ＲｕｘＳｉｎＯｙＭｚ膜とＲｕｘＯｙＭｚ膜とＲｕｘＳｉｎＭｚ膜の少なくとも１つの膜上にＲｕｘＭｚ膜／ＲｕｘＮｙＭｚ膜が積層されてなる積層構造を有し、該ＭはＣｕよりも酸化エネルギーが大きい金属原子であることを特徴とする半導体装置。
  3. 多層配線を有する半導体装置であって、
    基板上に形成された層間絶縁膜と、
    前記層間絶縁膜内に形成された第１配線と、
    前記第１配線上に形成されたビアと、
    前記ビア上に形成された第２配線とを備え、
    前記第１配線、前記ビア及び前記第２配線は、バリアメタルとＣｕを有し、
    前記バリアメタルは、Ｃｕに向かって、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つと、Ｔａ膜とＴａｘＮｙ膜の少なくとも１つと、Ｒｕ膜とＲｕｘＮｙ膜とＲｕｘＭｚ膜とＲｕｘＮｙＭｚ膜の少なくとも１つとが積層されてなる積層膜であり、該ＭはＣｕよりも酸化エネルギーが大きい金属原子であることを特徴とする半導体装置。
  4. 請求項２又は３に記載の半導体装置において、
    前記金属原子Ｍの含有濃度は、０．００１〜５．０ｗｔ％の範囲内であることを特徴とする半導体装置。
  5. 請求項１から４の何れかに記載の半導体装置において、
    前記ビアの底部に孔が形成され、該孔内に前記Ｃｕが埋め込まれていることを特徴とする半導体装置。
  6. 多層配線を有する半導体装置の製造方法であって、
    第１絶縁膜を形成する工程と、
    前記絶縁膜内に第１溝を形成する工程と、
    前記第１溝内に下層配線を形成する工程と、
    前記下層配線上に第２絶縁膜を形成する工程と、
    前記第２絶縁膜内に前記下層配線と連通する孔を形成する工程と、
    前記孔と連通する第２溝を形成する工程と、
    前記孔内にビアを形成すると共に、前記第２溝内に上層配線を形成する工程とを含み、
    前記下層配線、前記ビア及び前記上層配線を形成する工程は、バリアメタルを形成する工程と、該バリアメタルの形成後にＣｕをメッキする工程とを有し、
    前記バリアメタルを形成する工程は、
    前記第１溝又は前記孔及び前記第２溝内を含む基板全面にＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つを形成する工程と、
    前記ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜上にＲｕｘＮｙ膜とＲｕ膜とを形成する工程とを有することを特徴とする半導体装置の製造方法。
  7. 多層配線を有する半導体装置の製造方法であって、
    第１絶縁膜を形成する工程と、
    前記絶縁膜内に第１溝を形成する工程と、
    前記第１溝内に下層配線を形成する工程と、
    前記下層配線上に第２絶縁膜を形成する工程と、
    前記第２絶縁膜内に前記下層配線と連通する孔を形成する工程と、
    前記孔内にビアを形成する工程と、
    前記ビア上に第３絶縁膜を形成する工程と、
    前記第３絶縁膜内に前記ビアと連通する第２溝を形成する工程と、
    前記第２溝内に上層配線を形成する工程とを含み、
    前記下層配線、前記ビア及び前記上層配線を形成する工程は、バリアメタルを形成する工程と、該バリアメタルの形成後にＣｕをメッキする工程とを有し、
    前記バリアメタルを形成する工程は、
    前記第１溝，前記孔又は前記第２溝内を含む基板全面にＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つを形成する工程と、
    前記ＲｕｘＳｉｎＯｙ膜とＲｕｘＯｙ膜とＲｕｘＳｉｎ膜の少なくとも１つの膜上にＲｕｘＮｙ膜とＲｕ膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
  8. 請求項６又は７に記載の半導体装置の製造方法において、
    前記下層配線、前記ビア及び前記上層配線を形成する工程は、
    前記ＲｕｘＮｙ膜及びＲｕ膜を形成した後に、Ｃｕよりも酸化エネルギーが大きい金属原子Ｍを含むＣｕｍＭＺ膜を形成する工程を更に有し、
    メッキされたＣｕを結晶化させる熱処理を実行する工程を更に有し、
    該熱処理により前記ＲｕｘＮｙ膜又はＲｕ膜と前記ＣｕｍＭＺ膜とを反応させることで、前記ＲｕｘＮｙ膜又はＲｕ膜と前記ＣｕｍＭＺ膜との間にＲｕｘＮｙＣｕｍＭＺ膜又はＲｕｘＣｕｍＭＺ膜が形成されることを特徴とする半導体装置の製造方法。
  9. 多層配線を有する半導体装置の製造方法であって、
    第１絶縁膜を形成する工程と、
    前記絶縁膜内に第１溝を形成する工程と、
    前記第１溝内に下層配線を形成する工程と、
    前記下層配線上に第２絶縁膜を形成する工程と、
    前記第２絶縁膜内に前記下層配線と連通する孔を形成する工程と、
    前記孔と連通する第２溝を形成する工程と、
    前記孔内にビアを形成すると共に、前記第２溝内に上層配線を形成する工程とを含み、
    前記下層配線、前記ビア及び前記上層配線を形成する工程は、バリアメタルを形成する工程と、該バリアメタルの形成後にＣｕをメッキする工程とを有し、
    前記バリアメタルを形成する工程は、
    前記第１溝又は前記孔及び前記第２溝内を含む基板全面に、Ｃｕよりも酸化エネルギーが大きい金属原子Ｍを含むＲｕｘＳｉｎＯｙＭｚ膜とＲｕｘＯｙＭｚ膜とＲｕｘＳｉｎＭｚ膜の少なくとも１つを形成する工程と、
    前記ＲｕｘＳｉｎＯｙＭｚ膜とＲｕｘＯｙＭｚ膜とＲｕｘＳｉｎＭｚ膜の少なくとも１つの膜上に、ＲｕｘＮｙＭｚ膜とＲｕｘＭｚ膜とを形成する工程とを有することを特徴とする半導体装置の製造方法。
  10. 多層配線を有する半導体装置の製造方法であって、
    第１絶縁膜を形成する工程と、
    前記絶縁膜内に第１溝を形成する工程と、
    前記第１溝内に下層配線を形成する工程と、
    前記下層配線上に第２絶縁膜を形成する工程と、
    前記第２絶縁膜内に前記下層配線と連通する孔を形成する工程と、
    前記孔内にビアを形成する工程と、
    前記ビア上に第３絶縁膜を形成する工程と、
    前記第３絶縁膜内に前記ビアと連通する第２溝を形成する工程と、
    前記第２溝内に上層配線を形成する工程とを含み、
    前記下層配線、前記ビア及び前記上層配線を形成する工程は、バリアメタルを形成する工程と、該バリアメタルの形成後にＣｕをメッキする工程とを有し、
    前記バリアメタルを形成する工程は、
    前記第１溝，前記孔又は前記第２溝内を含む基板全面に、Ｃｕよりも酸化エネルギーが大きい金属原子Ｍを含むＲｕｘＳｉｎＯｙＭｚ膜とＲｕｘＯｙＭｚ膜とＲｕｘＳｉｎＭｚ膜の少なくとも１つの膜を形成する工程と、
    前記ＲｕｘＳｉｎＯｙＭｚ膜とＲｕｘＯｙＭｚ膜とＲｕｘＳｉｎＭｚ膜の少なくとも１つの膜上に、ＲｕｘＮｙＭｚ膜とＲｕｘＭｚ膜とを形成する工程とを有することを特徴とする半導体装置の製造方法。
  11. 多層配線を有する半導体装置の製造方法であって、
    第１絶縁膜を形成する工程と、
    前記絶縁膜内に第１溝を形成する工程と、
    前記第１溝内に下層配線を形成する工程と、
    前記下層配線上に第２絶縁膜を形成する工程と、
    前記第２絶縁膜内に前記下層配線と連通する孔を形成する工程と、
    前記孔と連通する第２溝を形成する工程と、
    前記孔内にビアを形成すると共に、前記第２溝内に上層配線を形成する工程とを含み、
    前記下層配線、前記ビア及び前記上層配線を形成する工程は、バリアメタルを形成する工程と、該バリアメタルの形成後にＣｕをメッキする工程とを有し、
    前記バリアメタルを形成する工程は、
    前記第１溝又は前記孔及び前記第２溝内を含む基板全面にＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つを形成する工程と、
    前記ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜上にＴａ膜とＴａｘＮｙ膜の少なくとも１つを形成する工程と、
    前記Ｔａ膜又はＴａｘＮｙ膜上に、Ｒｕ膜とＲｕｘＮｙ膜とＣｕよりも酸化エネルギーが大きい金属原子Ｍを含むＲｕｘＭｚ膜とＲｕｘＮｙＭｚ膜の少なくとも１つを形成する工程とを有することを特徴とする半導体装置の製造方法。
  12. 多層配線を有する半導体装置の製造方法であって、
    第１絶縁膜を形成する工程と、
    前記絶縁膜内に第１溝を形成する工程と、
    前記第１溝内に下層配線を形成する工程と、
    前記下層配線上に第２絶縁膜を形成する工程と、
    前記第２絶縁膜内に前記下層配線と連通する孔を形成する工程と、
    前記孔内にビアを形成する工程と、
    前記ビア上に第３絶縁膜を形成する工程と、
    前記第３絶縁膜内に前記ビアと連通する第２溝を形成する工程と、
    前記第２溝内に上層配線を形成する工程とを含み、
    前記下層配線、前記ビア及び前記上層配線を形成する工程は、バリアメタルを形成する工程と、該バリアメタルの形成後にＣｕをメッキする工程とを有し、
    前記バリアメタルを形成する工程は、
    前記第１溝，前記孔又は前記第２溝内を含む基盤全面に、ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つを形成する工程と、
    前記ＴａｘＳｉｎＯｙ膜とＴａｘＯｙ膜とＴａｘＳｉｎ膜の少なくとも１つの膜上にＴａ膜とＴａｘＮｙ膜の少なくとも１つを形成する工程と、
    前記Ｔａ膜又はＴａｘＮｙ膜上に、Ｒｕ膜とＲｕｘＮｙ膜とＣｕよりも酸化エネルギーが大きい金属原子Ｍを含むＲｕｘＭｚ膜とＲｕｘＮｙＭｚ膜の少なくとも１つを形成する工程とを有することを特徴とする半導体装置の製造方法。
  13. 請求項６から１２の何れかに記載の半導体装置の製造方法において、
    前記ビアを形成する工程は、前記孔内に前記バリアメタルを形成した後、前記孔底部に形成されたバリアメタルを選択的に除去する工程を更に有し、
    バリアメタルが除去された部分にＣｕがメッキされることを特徴とする半導体装置の製造方法。
JP2007041199A 2007-02-21 2007-02-21 半導体装置及びその製造方法 Pending JP2008205298A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007041199A JP2008205298A (ja) 2007-02-21 2007-02-21 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007041199A JP2008205298A (ja) 2007-02-21 2007-02-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008205298A true JP2008205298A (ja) 2008-09-04

Family

ID=39782454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007041199A Pending JP2008205298A (ja) 2007-02-21 2007-02-21 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008205298A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010134231A1 (ja) * 2009-05-19 2010-11-25 パナソニック株式会社 半導体装置及びその製造方法
KR20180063554A (ko) * 2016-12-02 2018-06-12 삼성전자주식회사 반도체 장치
WO2020006532A1 (en) * 2018-06-30 2020-01-02 Lam Research Corporation Zincating and doping of metal liner for liner passivation and adhesion improvement
KR20220034643A (ko) * 2020-09-11 2022-03-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스의 상호연결 구조물

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010134231A1 (ja) * 2009-05-19 2010-11-25 パナソニック株式会社 半導体装置及びその製造方法
KR20180063554A (ko) * 2016-12-02 2018-06-12 삼성전자주식회사 반도체 장치
KR102624631B1 (ko) 2016-12-02 2024-01-12 삼성전자주식회사 반도체 장치
WO2020006532A1 (en) * 2018-06-30 2020-01-02 Lam Research Corporation Zincating and doping of metal liner for liner passivation and adhesion improvement
US11984354B2 (en) 2018-06-30 2024-05-14 Lam Research Corporation Zincating and doping of metal liner for liner passivation and adhesion improvement
KR20220034643A (ko) * 2020-09-11 2022-03-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스의 상호연결 구조물
KR102582864B1 (ko) 2020-09-11 2023-09-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스의 상호연결 구조물

Similar Documents

Publication Publication Date Title
US8125085B2 (en) Semiconductor device having wiring with oxide layer of impurity from the wiring
US7335590B2 (en) Method of fabricating semiconductor device by forming diffusion barrier layer selectively and semiconductor device fabricated thereby
US7524755B2 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
US7651943B2 (en) Forming diffusion barriers by annealing copper alloy layers
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
US7612451B2 (en) Reducing resistivity in interconnect structures by forming an inter-layer
US20070059919A1 (en) Method of manufacturing semiconductor device
US20110101529A1 (en) Barrier layer for copper interconnect
US20070173055A1 (en) Fabrication method of semiconductor device
JP6415376B2 (ja) 半導体装置およびその製造方法
TWI423387B (zh) 形成具有擴散阻障堆疊之半導體裝置之方法及其結構
JP2008047719A (ja) 半導体装置の製造方法
JP2009231497A (ja) 半導体装置及び半導体装置の製造方法
JP2006324584A (ja) 半導体装置およびその製造方法
JP2008205298A (ja) 半導体装置及びその製造方法
US8623758B1 (en) Subtractive metal multi-layer barrier layer for interconnect structure
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
JP2008205177A (ja) 半導体装置及びその製造方法
JP2004031866A (ja) 半導体集積回路装置
JP2007220738A (ja) 半導体装置の製造方法
KR20070005870A (ko) 반도체 소자의 구리 금속배선 형성방법
WO2010140279A1 (ja) 半導体装置及びその製造方法
US20070037378A1 (en) Method for forming metal pad in semiconductor device