JP2008205102A - 半導体装置用テープキャリアの製造方法 - Google Patents

半導体装置用テープキャリアの製造方法 Download PDF

Info

Publication number
JP2008205102A
JP2008205102A JP2007038109A JP2007038109A JP2008205102A JP 2008205102 A JP2008205102 A JP 2008205102A JP 2007038109 A JP2007038109 A JP 2007038109A JP 2007038109 A JP2007038109 A JP 2007038109A JP 2008205102 A JP2008205102 A JP 2008205102A
Authority
JP
Japan
Prior art keywords
pattern
resist
inspection
wiring
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007038109A
Other languages
English (en)
Other versions
JP4752788B2 (ja
Inventor
Hiroshi Ishikawa
浩史 石川
Hiroaki Yano
弘明 谷野
Takashi Sasaki
孝 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2007038109A priority Critical patent/JP4752788B2/ja
Publication of JP2008205102A publication Critical patent/JP2008205102A/ja
Application granted granted Critical
Publication of JP4752788B2 publication Critical patent/JP4752788B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 超微細配線パターンを有するLCD用TABテープのような半導体装置用テープキャリアを、材料資源的および時間的な無駄を削減して、安定的に(確実かつ迅速に)製造することが可能な製造方法を提供する。
【解決手段】 この製造方法は、絶縁性フィルム基板1上に形成された銅層2上にドライフィルムレジストを貼着してレジスト膜6を形成する工程と、前記レジスト膜6を露光・現像して、配線パターン形成用の配線レジストパターン7を形成すると共に、前記ドライフィルムレジストの解像限界のパターン寸法を有する検査用レジストパターン8を形成する工程と、前記検査用レジストパターン8を用いて前記配線レジストパターン7の解像度検査を行う工程と、前記配線レジストパターン7をパターン形成用レジストとして用いて配線パターン13を形成する工程とを含んでいる。
【選択図】 図1

Description

本発明は、例えば超微細な配線パターンの形成が要求されるCOF(Chip On Film)技術を用いてなる液晶表示装置に実装される半導体装置用のTABテープのような、半導体装置用テープキャリアの製造方法に関する。
従来、COF用の半導体装置用テープキャリア(COF用TABテープ、あるいはCOF用テープ等とも云う)は、一例を図6の断面図に示すような構造を有しており、例えばLCD(Liquid Crystal Display;液晶表示装置)用の半導体チップの実装などに用いられる。
そのようなCOF用TABテープは、ポリイミド樹脂フィルムからなる絶縁性基板51の片面上に、Cr等(図示省略)を介してCuめっきなどにより銅層52を形成し、他の片面上には、製造工程中における搬送を容易なものとするために、接着剤層等(図示省略)を介して補強フィルム53を貼り付けたものを用意し、フォトエッチングプロセスを用いたサブトラクティブ法により銅層52をパターン加工することによって、その配線パターンを中心とした主要部が製造される。
より具体的には、詳細な図示は省略するが、絶縁性基板51の所定位置にパーフォレーションと呼ばれるテープ搬送用送り穴をプレス加工等によって打ち抜き形成した後、銅層52上にレジストをコーティングし、その露光および現像を行ってレジストパターンを形成する。それをエッチングレジストとして用いて銅層52をエッチング加工し、配線パターン等を形成する。その後、レジストを剥離して、実装用の搬送穴をプレス加工等により打ち抜き形成し、半導体チップおよび液晶用ガラスの接続用のSnめっきを施す。続いて、絶縁性基板51から補強フィルム53を引き剥がし、配線パターン上の絶縁性確保および機械的強度補強のためのソルダーレジストを形成する。そして、スリット・検査等を経て、製品が出荷される。
ところで、近年では、LCD装置の高精細化・カラー化に伴って、LCD用TABテープの配線パターンには、さらなる超微細化が要請されるようになって来ており、それに対応するために、フライングリードのような中空配線等が不要なCOF技術が開発されて、超微細配線パターンを有するTABテープの製造が可能となることが期待されている。またその他にも、上記のような超微細配線パターンの安定的な作製を可能とするべく種々の技術開発・研究や提案が行われている(特許文献1、特許文献2参照)。
特開2002−236369号公報 特開平05−198921号公報
しかしながら、従来の技術による半導体装置用テープキャリアの製造方法では、上記のような超微細配線パターンを安定的に製造することは容易ではなく、多数の不良品を出してしまう虞があり、それが延いては製造コストの低廉化や製造工程における材料資源的および時間的な無駄の削減に対する著しい妨げとなるという問題があった。
すなわち、配線の超微細化を促進するに当たり、いわゆるフォトエッチングプロセスで用いられるエッチングレジストには、加工対象の銅箔へのエッチング液の浸透性を向上させるために、薄膜化が要請される。また、超微細パターンを高精度にパターニングするために高解像度であることが要求される。
ところが、エッチングレジストとして用いられる液状レジストは、一般に、キャリアテープの全面に亘って極めて精確に均一な膜厚でコーティングすることが困難な傾向にある。
しかも、近年では生産性の向上を図るために、105mm以上のような幅広のキャリアテープが用いられるようになってきており、そのような広い幅(あるいは広い面積;以下同様)に亘って精確に均一な膜厚の液状レジストを塗付することは、さらに困難なものとなりつつある。
そこで、特にそのような幅広のキャリアテープの場合には、ドライフィルムレジストを好適に用ることができるものと考えられる。ドライフィルムレジストは、一般に、予め極めて精確に均一な膜厚に形成され、キャリアテープ上の銅箔にラミネートして用いられるので、銅箔上に塗布して用いられる液状レジストの場合とは対照的に、広い幅に亘って精確に均一な膜厚を確保することが可能だからである。
しかしながら、そのような膜厚均一性の極めて良好なドライフィルムレジストを用いてもなお、露光装置における露光照度の面内ばらつきや、配線の材料となる銅箔における表面斑(表面反射率が他の部分とは有意に異なった斑状の部分)の存在などに起因して、露光〜現像後のレジストのパターン形状やパターン寸法に許容範囲を逸脱した形状不良や誤差が発生する場合がある。このようなレジストのパターン不良は、サブトラクティブ法による製造プロセスにおいてもセミアディティブ法による製造プロセスにおいても発生し得る。
このようなレジストパターンの寸法誤差や画線再現性不良等の要因によって、従来の半導体装置用テープキャリアの製造方法においては、超微細配線パターンを有する半導体装置用テープキャリアを安定的に製造することが困難となり、延いてはその製造コストの低廉化や製造工程における材料資源的および時間的な無駄の削減化が、著しく妨げられてしまうという問題があった。
また、上記のような超微細配線パターンの寸法や形状等を迅速かつ精確に検査することは容易ではないという問題があった。
本発明は、このような問題に鑑みて成されたもので、その目的は、超微細配線パターンを有するLCD用TABテープのような半導体装置用テープキャリアを、材料資源的および時間的な無駄を削減して、安定的に製造することを可能とした製造方法を提供することにある。
本発明の第1の半導体装置用テープキャリアの製造方法は、絶縁性フィルム基板上に形成された銅層上にドライフィルムレジストを貼着してレジスト膜を形成する工程と、前記レジスト膜を露光・現像して、配線パターン形成用の配線レジストパターンを形成すると共に、前記ドライフィルムレジストの解像限界のパターン寸法を有する検査用レジストパターンを形成する工程と、前記検査用レジストパターンを用いて前記配線レジストパターンの解像度検査を行う工程と、前記配線レジストパターンをパターン形成用レジストとして用いて配線パターンを形成する工程とを含むことを特徴としている。
本発明の第2の半導体装置用テープキャリアの製造方法は、上記第1の半導体装置用テープキャリアの製造方法において、前記絶縁性フィルム基板が、105mm以上のフィルム幅を有するキャリアテープであることを特徴としている。
本発明の第3の半導体装置用テープキャリアの製造方法は、上記第2の半導体装置用テープキャリアの製造方法において、前記配線パターンを形成した後、前記絶縁性フィルム基板に実装搬送用送り穴をプレス加工によって打ち抜いて形成する工程を、さらに含むと共に、前記検査用レジストパターンを、前記実装搬送用送り穴が形成される位置に設けておき、前記検査用レジストパターンに従って形成された前記検査用パターンを、前記プレス加工による前記実装搬送用送り穴の打ち抜きと共に除去することを特徴としている。
本発明の第4の半導体装置用テープキャリアの製造方法は、上記第1ないし3のうちいずれかに記載の半導体装置用テープキャリアの製造方法において、前記レジスト膜の露光を、投影露光装置によって行うことを特徴としている。
本発明の第5の半導体装置用テープキャリアの製造方法は、上記第1ないし4のうちいずれかに記載の半導体装置用テープキャリアの製造方法において、前記銅層の厚さを12μm以下とすることを特徴としている。
本発明の第6の半導体装置用テープキャリアの製造方法は、上記第1ないし5のうちいずれかに記載の半導体装置用テープキャリアの製造方法において、前記配線レジストパターンの解像度検査で規格外と判定された場合には、当該規格外の半導体装置用テープキャリア上のレジストパターンを一旦除去して、再度前記レジスト膜の形成、露光、現像、検査を行うことを特徴としている。
本発明によれば、ドライフィルムレジストからなるレジスト膜を露光・現像して、配線パターン形成用の配線レジストパターンを形成すると共に、前記ドライフィルムレジストの解像限界のパターン寸法を有する検査用レジストパターンを形成し、その検査用レジストパターンを用いて配線レジストパターンの解像度検査を行うようにしたので、その解像度検査によって、配線パターンを形成する以前の段階で、そのとき製造途中の半導体装置用テープキャリアの品質管理を行うことができ、延いては材料資源的および時間的な無駄を削減して、安定的に超微細配線パターンを有する半導体装置用テープキャリアを製造することが可能となる。
以下、本実施の形態に係る半導体装置用テープキャリアの製造方法について、図面を参照して説明する。
図1は、この半導体装置用テープキャリアの製造方法における主要な各工程を示す断面図、図2は、その主要な流れを示す図、図3は、この製造方法で用いられるレジスト露光用マスクのマスクパターンを示す図、図4は、図3に示したマスクパターンのうち、検査用レジストパターンの部分を特に抽出し拡大して示す図、図5は、本発明の実施例で確認された工程能力Cpk向上の具体的数値を示す図である。
この製造方法を開始するに当たり、まず、図1(a)に示したような、絶縁性フィルム基板1の表面上に銅層2を形成すると共に裏面には補強用フィルム3を貼り合わせてなる、いわゆる銅付絶縁基材4を用意する(図2のS1)。
絶縁性フィルム基板1は、例えばポリイミド樹脂フィルムなどからなる一般的な材質のキャリアテープで構わない。但し、生産性の向上を図るために、そのフィルム幅(テープ幅)は105mm以上であることが望ましい。
銅層2は、絶縁性フィルム基板1の表面上に、例えばCrスパッタ層(図示省略)を介して銅めっきなどにより形成することが可能である。
この銅付絶縁基材4では、銅層2の厚さを12μm以下とすることが望ましい。これは、微細配線を形成するためには銅厚を12μm以下とすることが有効だからである。例えば、銅めっきの積み上げが、微細配線のピッチ30μm(銅配線幅:15μm、スペース:15μm)の形成の限界値であり、それ以上厚いと微細配線の直線性が無くなり、欠陥(配線の欠け、細り、太り)が多くなり、歩留まりが悪くなり、製造が不可能になるためである。また、銅層の厚みは、0.1μm以上にすることがより望ましい。銅層の厚みを0.1μm未満とすると、銅層にピンホールが多発する。そこで、銅層の厚みを0.1μm以上にすることで効果的にピンポールを抑制することができる。
また、一般に半導体装置用テープキャリアは屈曲させて使用される場合が多いので、この銅付絶縁基材4においても、絶縁性フィルム基板1の厚さを50μm以下、さらには38μm以下とすることが望ましい。
ここで、この銅層2の厚さの下限値は、この銅箔2自体の生産性や取扱性等の制約から、実際上、5μm以上となる。なお、本実施の形態では詳述しないが、セミアディティブ法による製造プロセスを採用する場合には、正確なエッチバックの必要上、銅層2の厚さは3μm以下とすることが望ましい。
続いて、図1(b)に示したように、製造用搬送送り穴(PH;パーフォレーション穴)5をプレス加工により打ち抜き形成する(図2のS2)。
その後、図1(c)に示したように、銅層2の表面ほぼ全面上を覆うようにドライフィルムレジスト(レジスト膜)6をラミネートする(図2のS3)。
そして、図1(d)に示したように、レジスト露光用マスクを用いた投影露光装置(図1では図示省略)によって、レジスト膜6を露光する(図2のS4)。
そのレジスト膜6を現像して、図1(e)に示したように、配線レジストパターン7および検査用レジストパターン8を得る(図2のS5)。
配線レジストパターン7は、図3に示したレジスト露光用マスクの配線レジストマスクパターン11を転写してなるもので、各配線領域9内に形成されている。
検査用レジストパターン8は、図3に示したレジスト露光用マスクの検査用レジストマスクパターン12を転写してなるもので、一つの配線領域9に対してその左右にそれぞれ所定の個数ずつ、後の工程で実装搬送用送り穴10が形成される位置に、配列形成されている。
この検査用レジストパターン8は、図4に示したような複数の直線状パターンを配列形成してなるものである。
その個々の直線状パターンの、いわゆるライン・アンド・スペース(パターン幅およびパターン間隙)は、レジスト膜6として用いられるドライフィルムに関する解像限界の寸法に設定されており、この検査用レジストパターン8を用いて配線レジストパターン7の解像度(あるいは画線再現性)の検査を、簡易かつ高い信頼性で、行うことができるものとなっている。
また、この検査用レジストパターン8は、後の工程で実装搬送用送り穴10が形成される位置に配置されているので、この検査用レジストパターン8を設けることに起因して配線領域9の面積が犠牲になることを実質的に回避することができるようになっている。
この検査用レジストパターン8の解像度を調べることにより、その検査用レジストパターン8に隣接している配線領域9内の配線レジストパターン7の解像度(画線再現性;以下同様)の観察検査を行う。
すなわち、まず検査用レジストパターン8のパターン形状を目視にて観察する(図2のS6)。
その観察されたパターン形状の乱れが所定の許容可能な程度の乱れであるか否かを判断することによって、配線レジストパターン7の解像度の可否を判定する(図2のS7)。そしてこの判定結果を検査結果とする。
あるいはさらに、このとき目視にてパターン形状の乱れが許容範囲を逸脱した乱れであると判断された場合、または目視のみでは許容可能な範囲内の乱れであるか否かを確実に判定することが困難である場合には、その検査用レジストパターン8についてのみ、パターン幅やパターン間隙の寸法を測定し、その測定値を所定の許容範囲の数値と比較して最終判定を下すようにするようにしてもよい。このようにすることによって、解像度の良否判定の信頼性をさらに高いものとすることが可能である。
このような解像度検査の結果、検査用レジストパターン8のパターン解像度が所定の規格を満たす(所定の解像度以上の解像度を有する)ものと判定された場合には(図2のS7のYES)、その検査用レジストパターン8に近隣している配線領域9内の配線レジストパターン7の解像度も所定の規格を満たしているものと見做すことができる。従って、この場合には、このとき検査したレジストパターン付き半導体装置用テープキャリアを、次工程であるエッチング工程へと投入する(図2のS9)。
しかし検査用レジストパターン8の解像度が所定の規格を満たしておらず許容範囲を逸脱して低いと判定された場合には(図2のS7のNO)、それに近隣している配線領域9内の配線レジストパターン7の解像度も所定の規格を満たしていないものと見做して、その規格外の半導体装置用テープキャリア上のレジストパターン全体を一旦除去し(図2のS8)、再びドライフィルムレジスト貼着(レジストコート)〜露光〜現像を行う(図2のS3〜S5)。
このようにして再び現像して得られたレジストパターンのうちから検査用レジストパターン8の解像度をまた検査し(図2のS6)、それが所定の規格を満たす場合には(図2のS7のYES)、そのとき検査したレジストパターン付きの半導体装置用テープキャリアを、次工程であるエッチング工程へと投入する(図2のS9)。
ここで、「限界解像力」または「解像限界」とは一般に、狭義の定義(解釈)では、いわゆる「理論限界解像力」のことであり、これはレジストの露光工程においては露光装置の光学系における回折限界に基づいて定まる解像限界寸法(露光最小限界値)である。
また、広義の定義では、上記のような光学系の特性の他にも、レジスト自体の、感光性能、光透過特性や光分散(滲み)特性、現像特性等をも含めた、露光工程におけるドライフィルムレジストの総合的な露光〜現像工程全体に関する「実用上の画線再現性」である。換言すれば、使用されるドライフィルムレジストおよび露光装置の組み合わせによって、実用上、レジストパターン(パターン幅・パターン間隙およびパターン形状)の画線再現性を保証可能な最小寸法あるいは許容誤差、ということである。
その意味では、上記の検査用レジストパターン8の解像度を検査するための基準となる検査用レジストパターン8の解像限界寸法や許容誤差等の規格値は、広義の「解像限界」に基づいて、実用上必要十分な画線再現性を保証することが可能な値に設定することが望ましい。
但し、これのみには限定されず、レジスト自体の感光特性等は含めずに、理論限界解像力のみに対応した寸法に「解像限界」を設定してもよいことは言うまでもない。あるいは、理論解像限界寸法に所定の安全率を掛けて算定した値に基づいて、上記の検査用レジストパターン8の解像限界寸法や許容誤差等を設定するようにしてもよい。
続いて、図1(f)に示したように、サブトラクティブ法によるエッチングプロセスを用いたエッチング工程で、配線レジストパターン7をエッチングレジストとして用いた銅層2のパターン加工を行って、配線パターン13を形成すると共に、同じエッチング工程で検査用レジストパターン8をエッチングレジストとして用いた銅層2のパターン加工を行って、検査用パターン14を形成する(図2のS9)。その後、図1(g)に示したように、レジスト剥離を行う(図2のS10)。
そして、上記のエッチング工程によって得られた検査用パターン14を用いて、その検査用パターン14に隣接している配線領域9内の配線パターン13の解像度検査を行う。
すなわち、まず検査用パターン14のパターン寸法を測定する(図2のS11)。そしてその測定されたパターン寸法が所定の寸法精度許容範囲内にあるか否かを判定する(図2のS12)。
このとき、検査用パターン14のパターン幅が所定の許容範囲内に収まっていない場合には、それに近隣して設けられている配線パターン13のパターン幅も所定の許容範囲内に収まっていない確率が高い。逆に、検査用パターン14のパターン幅が所定の許容範囲内に収まっている場合には、配線パターン13のパターン幅も所定の許容範囲内に収まっている確率が高い。
従って、測定された検査用パターン14のパターン幅が、所定の寸法精度許容範囲内にあった場合には(図2のS12のYES)、配線領域9内の配線パターン13の寸法精度が所定の許容範囲内にあるものと見做して、そのとき検査した半導体装置用テープキャリアを良品と判定し、次工程である実装搬送用送り穴(実装用PH)打ち抜き工程へと投入する(図2のS13)。
しかし許容範囲を逸脱していた場合には(図2のS12のNO)、配線領域9内の配線パターン13の寸法精度が所定の許容範囲を逸脱しているものと見做して、そのとき検査した配線パターン付きの半導体装置用テープキャリアを不良品と判定する(図2のS20)。
続いて、図1(h)に示したように、良品と判定された配線パターン付きの半導体装置用テープキャリアの絶縁性フィルム基板1の所定位置に、実装搬送用送り穴10をプレス加工によって打ち抜いて形成する(図2のS13)。このとき、実装搬送用送り穴10が打ち抜き形成される位置に検査用パターン14が設けられているので、実装搬送用送り穴10の打ち抜きと共に検査用パターン14も除去される。
その後、図1(i)に示したように、ICチップおよび液晶用ガラス(いずれも図示省略)の接続用のSnめっき15を施す(図2のS14)。
続いて、図1(j)に示したように、絶縁性フィルム基板1から補強フィルム3を引き剥がす(図2のS15)。そして、図1(k)に示したように、配線パターン13上の絶縁性確保および機械的強度補強のためのソルダーレジスト16を印刷形成する(図2のS16)。続いて、図1(l)に示したように、スリット切断を行う(図2のS17)。図3に示したように1本の絶縁性フィルム基板1に3条の半導体装置用テープキャリアを形成するようにしている場合には、このスリット工程で1本の絶縁性フィルム基板1が3条の半導体装置用テープキャリアに分割されることとなる。
そして最終検査等を経て(図2のS18)、良品の半導体装置用テープキャリアが製品として出荷される(図2のS19)。
このような本実施の形態に係る半導体装置用テープキャリアの製造方法によれば、レジスト膜6を露光・現像して、配線パターン形成用の配線レジストパターン7を形成すると共に、ドライフィルムレジスト(レジスト膜)6の解像限界のパターン寸法を有する検査用レジストパターン8を形成し、その検査用レジストパターン8を用いて配線レジストパターン7の解像度検査を行うようにしたので、配線レジストパターン7が形成された時点で(銅層をエッチング法によりパターン加工して配線パターン13を形成する以前の段階で)、そのとき製造途中の半導体装置用テープキャリアの品質管理を行うことが可能となり、延いては安定的に超微細配線パターンを有する半導体装置用テープキャリアを製造することが可能となる。
しかも、この解像度検査は、必ずしも検査用レジストパターン8の寸法測定を必要とせず、目視によって検査用レジストパターン8のパターン形状を観察検査するだけでも可能なので、極めて簡かつ迅速に配線レジストパターン7の解像度を検査することができる。
また、検査用レジストパターン8を用いた配線レジストパターン7の解像度検査で、規格外と判定された場合には、その検査用レジストパターン8および配線レジストパターン7を有する規格外の半導体装置用テープキャリア上のレジストパターンを一旦除去して、再びレジスト膜6の形成(貼着)〜露光〜現像〜検査を行うようにしたので、レジストパターンの形成工程では不良品質と判定された場合でも、そのとき製造途中の半導体装置用テープキャリアを再利用して良品を製造することが可能となり、延いては材料資源的および時間的な無駄を削減しつつ超微細配線パターンを有する半導体装置用テープキャリアを確実・迅速に製造することが可能となる。
また、検査用レジストパターン8を、実装搬送用送り穴10が形成される位置に設けておき、その実装搬送用送り穴10の打ち抜きと共に検査用パターン14を除去するようにしたので、配線領域9の面積を犠牲にすることなく検査用レジストパターン8を設けることができ、かつ良品と判定されて製品として出荷される半導体装置用テープキャリアにとっては用済みとなった検査用パターン14を、工程数を全く追加することなく除去することができる。
しかも、検査用レジストパターン8を、実装搬送用送り穴10が形成される位置のような一定の位置に配置しているので、そのような位置に設けられている検査用レジストパターン8や検査用パターン14を観察あるいは測定するだけで配線レジストパターン7や配線パターン13の検査を確実に行うことができる。従って、配線パターン13や配線領域9の寸法や外形等が種々に異なる複数品種の半導体装置用テープキャリアを、その各々ごとに検査の際の測定位置を変更して検査する、といった極めて煩雑で検査ミス等を引き起こす要因となる手間を回避して、飛躍的に簡易に、かつ確実に、配線レジストパターン7や配線パターン13の解像度検査を行うことが可能となる。
また、銅層2の厚さを12μm以下に設定したので、微細配線を精確に形成することが可能となる。
また、レジスト膜6の露光を、投影露光装置によって行うようにしたので、理論的に歩留まりやスループットを良好なものとすることが可能となる。但しその反面、投影露光装置の光学系におけるレンズの色収差等に起因して、レジスト膜6に対する露光解像度に平面的分布誤差などが生じる虞がある。しかし、そのような誤差も含めて、検査用レジストパターン8や検査用パターン14を用いた解像度検査を行うことによって、配線パターン13の寸法不良等の発生を、その形成前の段階で既に、精確かつ確実に判定することができ、延いては安定的に超微細配線パターンを有する半導体装置用テープキャリアを確実かつ迅速に製造することが可能となる。
上記の実施の形態で説明したような製造方法に従って、半導体装置用テープキャリアを製造した。
絶縁性フィルム基板1は、厚さを38μmとし、その全体の幅を158mmとした。そして銅層2の厚さを12μmとした。
配線領域9における配線パターン13のパターン幅は、いわゆるパターンルールを30μmピッチ(配線形成後のライン(パターン幅)/スペース(パターン間隙)=15μm/15μm)に設定した。この実施例で用いた投影露光機およびドライフィルムレジスト6の組合せによる解像限界寸法は8μmであった。そこで、これに対応して、検査用レジストパターン8のパターン幅およびパターン間隙を8μmに設定した。
他方、比較例として、レジストとして液状レジストを用い、かつ検査用レジストパターン8や検査用パターン14を有さない、従来の製造方法による半導体装置用テープキャリアを作製した。
それらをそれぞれ30ロット作製し、エッチング加工によって得られた配線パターンのパターン幅の寸法を測定し、その値に基づいて本実施例の製造方法による場合と従来の製造方法による場合とでの、各々の工程能力Cpkを算出して比較した。
この比較実験における配線パターン13の規格管理値については、パターン幅のターゲット寸法を15μmとし、許容誤差を5μm(レンジで10μm)とした。なお、比較例については、検査用レジストパターン8を有していないので、現像後の配線レジストパターンを数箇所測定し、所定の寸法精度許容範囲内に適合したものについてエッチング加工して配線パターンを形成し、その寸法を測定した。
ここで、工程能力Cpkとしては、配線パターン13について、上限側(管理規格上限値−測定値の平均値/3σ)と下限側(管理規格下限値−測定値の平均値/3σ)とを算出し、そのうちの低い方の値とすることなどが可能である。一般に、Cpkの値が1.33以上であれば、工程能力が高く、安定的な工程であると判定することができる。
この比較実験の結果を、図5に示す。本実施例の場合には、Cpkが1.72となり、一般的にCpkの良否の判断基準となる値の1.33を大幅に上回るものとなった。これは比較例の場合のCpk=1.07と比較しても大幅に上回っており、極めて高い工程能力を示すことが確認された。
このように、本実施例の製造方法によれば、工程能力を大幅に向上させることが可能となることが確認された。
なお、検査用レジストパターン8を用いた解像度検査は、目視により行うことのみには限定されない。この他にも、検査用レジストパターンの合計面積を、光学的読取装置などを用いて光学的に読み取るなどして、その面積が所定の許容範囲内の値となっていた場合には、規格を逸脱するようなパターン乱れのない、従って所定の規格を満たす解像度が確保されているものと判定し、その面積が所定の許容範囲を逸脱した値となっていた場合には、所定の規格を満たす解像度が確保されていないものと判定することなども可能である。
あるいは、目視による検査の場合よりも検査工程が煩雑なものとなる傾向にあるが、検査用レジストパターン8のパターン幅やパターン間隙の寸法を測定し、その値を所定の許容範囲の規格値と比較することで、検査対象のレジストパターンの解像度の良否を判定するようにしてもよい。
また、上記実施の形態および実施例では、検査用レジストパターン8のパターン幅寸法(ライン)およびパターン間隙寸法(スペース)の両方を、ドライフィルムレジスト6の解像限界寸法として設定する場合について述べたが、この他にも、検査用レジストパターン8のパターン幅寸法のみ、またはパターン間隙寸法のみを、ドライフィルムレジスト6の解像限界寸法に設定してもよい。そしてこのような設定は、ドライフィルムレジスト6がネガ型であるかポジ型であるかなどの諸条件に対応して、適宜に変更することが可能であることは勿論である。
また、検査用レジストパターン8、検査用パターン14を用いた検査は、抜取検査方式で行ってもよく、あるいは全品検査方式で行ってもよい。
また、検査用パターン14を用いた検査を省略することも可能である。但しその場合には、エッチング加工によって得られた配線パターン13の寸法精度(解像度)検査は別の方法で行うか、またはその検査自体を省略することになることは言うまでもない。
また、検査用レジストパターン8および検査用パターン14の形状は、上記のような直線状のみには限定されず、その他にも種々の形状が可能であることは勿論である。
また、上記実施の形態および実施例では、配線パターンの加工方法として、サブトラクティブ法を採用した場合について述べたが、これのみには限定されない。この他にセミアディティブ法等を採用することなども可能である。
本発明の一実施の形態に係る半導体装置用テープキャリアの製造方法における主要な各工程を示す断面図である。 本発明の一実施の形態に係る半導体装置用テープキャリアの製造方法における主要な流れを示す図である。 レジスト露光用マスクのマスクパターンを示す図である。 図3のマスクパターンのうち、検査用レジストパターンに対応するパターンの部分を特に抽出し拡大して示す図である。 本発明の実施例で確認された工程能力Cp向上の具体的数値の一例を示す図である。 従来のCOF用の半導体装置用テープキャリアの主要部の構造を示す断面図である。
符号の説明
1 絶縁性フィルム基板
2 銅層
3 補強用フィルム
4 銅付絶縁基材
5 製造用搬送送り穴
6 レジスト膜
7 配線レジストパターン
8 検査用レジストパターン
9 配線領域
10 実装搬送用送り穴
13 配線パターン
14 検査用パターン

Claims (6)

  1. 絶縁性フィルム基板上に形成された銅層上にドライフィルムレジストを貼着してレジスト膜を形成する工程と、
    前記レジスト膜を露光・現像して、配線パターン形成用の配線レジストパターンを形成すると共に、前記ドライフィルムレジストの解像限界のパターン寸法を有する検査用レジストパターンを形成する工程と、
    前記検査用レジストパターンを用いて前記配線レジストパターンの解像度検査を行う工程と、
    前記配線レジストパターンをパターン形成用レジストとして用いて配線パターンを形成する工程と
    を含むことを特徴とする半導体装置用テープキャリアの製造方法。
  2. 請求項1記載の半導体装置用テープキャリアの製造方法において、
    前記絶縁性フィルム基板が、105mm以上のフィルム幅を有するキャリアテープである
    ことを特徴とする半導体装置用テープキャリアの製造方法。
  3. 請求項1または2記載の半導体装置用テープキャリアの製造方法において、
    前記配線パターンを形成した後、前記絶縁性フィルム基板に実装搬送用送り穴をプレス加工によって打ち抜いて形成する工程を、さらに含むと共に、
    前記検査用レジストパターンを、前記実装搬送用送り穴が形成される位置に設けておき、前記検査用レジストパターンに従って形成された前記検査用パターンを、前記プレス加工による前記実装搬送用送り穴の打ち抜きと共に除去する
    ことを特徴とする半導体装置用テープキャリアの製造方法。
  4. 請求項1ないし3のうちいずれか1項に記載の半導体装置用テープキャリアの製造方法において、
    前記レジスト膜の露光を、投影露光装置によって行う
    ことを特徴とする半導体装置用テープキャリアの製造方法。
  5. 請求項1ないし4のうちいずれか1項に記載の半導体装置用テープキャリアの製造方法において、
    前記銅層の厚さを12μm以下とする
    ことを特徴とする半導体装置用テープキャリアの製造方法。
  6. 請求項1ないし5のうちいずれか1項に記載の半導体装置用テープキャリアの製造方法において、
    前記配線レジストパターンの解像度検査で規格外と判定された場合には、当該規格外の半導体装置用テープキャリア上のレジストパターンを一旦除去して、再度前記レジスト膜の形成、露光、現像、検査を行う
    ことを特徴とする半導体装置用テープキャリアの製造方法。
JP2007038109A 2007-02-19 2007-02-19 半導体装置用テープキャリアの製造方法 Expired - Fee Related JP4752788B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007038109A JP4752788B2 (ja) 2007-02-19 2007-02-19 半導体装置用テープキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007038109A JP4752788B2 (ja) 2007-02-19 2007-02-19 半導体装置用テープキャリアの製造方法

Publications (2)

Publication Number Publication Date
JP2008205102A true JP2008205102A (ja) 2008-09-04
JP4752788B2 JP4752788B2 (ja) 2011-08-17

Family

ID=39782317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007038109A Expired - Fee Related JP4752788B2 (ja) 2007-02-19 2007-02-19 半導体装置用テープキャリアの製造方法

Country Status (1)

Country Link
JP (1) JP4752788B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109717A (ja) * 1987-10-22 1989-04-26 Oki Electric Ind Co Ltd レジストパターン検査方法
JPH01129414A (ja) * 1987-11-16 1989-05-22 Sanyo Electric Co Ltd フオトレジストパターンの検査方法
JP2003017830A (ja) * 2001-06-28 2003-01-17 Nitto Denko Corp 配線回路基板の製造方法および検査方法
JP2003140335A (ja) * 2001-11-02 2003-05-14 Asahi Kasei Corp 感光性樹脂積層体及びその用途
JP2005054213A (ja) * 2003-08-08 2005-03-03 High Frequency Heattreat Co Ltd 底つき筒体の筒部の内表面の焼入れ方法
JP2005136016A (ja) * 2003-10-29 2005-05-26 Shindo Denshi Kogyo Kk 多条取りテープキャリア、プリント回路基板、およびプリント回路基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109717A (ja) * 1987-10-22 1989-04-26 Oki Electric Ind Co Ltd レジストパターン検査方法
JPH01129414A (ja) * 1987-11-16 1989-05-22 Sanyo Electric Co Ltd フオトレジストパターンの検査方法
JP2003017830A (ja) * 2001-06-28 2003-01-17 Nitto Denko Corp 配線回路基板の製造方法および検査方法
JP2003140335A (ja) * 2001-11-02 2003-05-14 Asahi Kasei Corp 感光性樹脂積層体及びその用途
JP2005054213A (ja) * 2003-08-08 2005-03-03 High Frequency Heattreat Co Ltd 底つき筒体の筒部の内表面の焼入れ方法
JP2005136016A (ja) * 2003-10-29 2005-05-26 Shindo Denshi Kogyo Kk 多条取りテープキャリア、プリント回路基板、およびプリント回路基板の製造方法

Also Published As

Publication number Publication date
JP4752788B2 (ja) 2011-08-17

Similar Documents

Publication Publication Date Title
US7371971B2 (en) Wired circuit board and producing method thereof
EP1599076A1 (en) Wired circuit board
US7358619B2 (en) Tape carrier for TAB
KR20070051723A (ko) 배선 회로 기판 및 배선 회로 기판을 제조하여 전자 부품을실장하는 방법
US20070087457A1 (en) Method for inspecting and mending defect of photo-resist and manufacturing process of printed circuit board
US8037597B2 (en) Manufacturing method of tape carrier for TAB
KR20070082038A (ko) 배선 회로 기판 및 그 제조 방법
US11398430B2 (en) Package device and a manufacturing method thereof
JP4752788B2 (ja) 半導体装置用テープキャリアの製造方法
JP4893947B2 (ja) 半導体装置用テープキャリアの製造方法
JP3628273B2 (ja) 多条電子部品実装用フィルムキャリアテープの製造方法
CN112654136B (zh) 柔性电路板的补强偏位检测板及检测方法
JP2000223840A (ja) ビルドアップ多層配線板の製造方法
US20070134598A1 (en) Manufacturing method of semiconductor device, and wafer and manufacturing method thereof
US11683891B2 (en) Inspection method of printed wiring board
JP2007317873A (ja) プリント配線基板の製造方法およびプリント配線基板の検査用パターンユニット
JP2008181998A (ja) ビルドアップ基板とその製造方法および検査方法
JP4645908B2 (ja) 半導体装置用テープキャリアの製造方法
JPH11297767A (ja) フィルムキャリアテープ
CN110797323A (zh) 一种cof卷带及其制造方法
CN112867264B (zh) 一种厚铜板铆合定位的方法
JP2009105400A (ja) フレキシブルプリント回路基板の製造方法及びその検査方法
JP2004281827A (ja) 配線板の製造方法
KR20060021063A (ko) 전기적 특성 테스트를 효과적으로 수행할 수 있는 웨이퍼
JPH07321467A (ja) 厚膜・薄膜混成多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees