JP2008203388A

JP2008203388A - ディスプレイ装置

Info

Publication number: JP2008203388A
Application number: JP2007037385A
Authority: JP
Inventors: Katsuhide Uchino; 勝秀内野; Tetsuo Yamamoto; 哲郎山本; Junichi Yamashita; 淳一山下
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-02-19
Filing date: 2007-02-19
Publication date: 2008-09-04
Anticipated expiration: 2027-02-19
Also published as: TWI389082B; TW200849193A; JP4281019B2; US20080197785A1; US20120044130A1; USRE48891E1; CN100594532C; CN101251980A; KR20080077322A; USRE46287E1; US8269699B2; USRE47916E1; US8072397B2

Abstract

【課題】本発明は、ディスプレイ装置に関し、例えば有機ＥＬ（Electro Luminescence）素子等の電流駆動による自発光型のディスプレイ装置に適用して、従来に比して固定電位、走査線の配線パターン数を少なくすることができるようにする。
【解決手段】本発明は、発光素子８を駆動するトランジスタＴＲ２のゲート電圧Ｖｇを固定電位Ｖｏｆｓに設定して、このトランジスタＴＲ２のしきい値電圧Ｖｔｈのばらつきにより発光輝度のばらつきを補正するようにして、この固定電位Ｖｏｆｓを信号線ＳＩＧ側より供給する。
【選択図】図１

Description

本発明は、ディスプレイ装置に関し、例えば有機ＥＬ（Electro Luminescence）素子等の電流駆動による自発光型のディスプレイ装置に適用することができる。本発明は、発光素子を駆動するトランジスタのゲート電圧を固定電位に設定して、このトランジスタのしきい値電圧のばらつきにより発光輝度のばらつきを補正するようにして、この固定電位を信号線側より供給することにより、従来に比して走査線、固定電位の配線パターン数を少なくすることができるようにする。

従来、有機ＥＬ素子を用いたディスプレイ装置に関して、例えばＵＳＰ５，６８４，３６５、特開平８−２３４６８３号公報等に種々の工夫が提案されている。

ここで図１５は、従来の有機ＥＬ素子を用いたいわゆるアクティブマトリックス型のディスプレイ装置を示すブロック図である。ディスプレイ装置１において、画素部２は、マトリックス状に画素（ＰＸ）３が配置されて形成される。また画素部２は、このマトリックス状に配置した画素３に対して、走査線ＳＣＮがライン単位で水平方向に設けられ、また走査線ＳＣＮと直交するように信号線ＳＩＧが列毎に設けられる。

ここで図１６に示すように、各画素３は、電流駆動による自発光型の発光素子である有機ＥＬ素子８と、この有機ＥＬ素子８を駆動する各画素３の駆動回路（以下、画素回路と呼ぶ）とで形成される。

画素回路は、信号レベル保持用コンデンサＣ１の一端が一定電位に保持され、書き込み信号ＷＳによりオンオフ動作するトランジスタＴＲ１を介して、この信号レベル保持用コンデンサＣ１の他端が信号線ＳＩＧに接続される。これにより画素回路は、書き込み信号ＷＳの立ち上がりによってトランジスタＴＲ１がオン動作し、信号レベル保持用コンデンサＣ１の他端電位が信号線ＳＩＧの信号レベルに設定され、トランジスタＴＲ１がオン状態からオフ状態に切り換わるタイミングで、信号線ＳＩＧの信号レベルが信号レベル保持用コンデンサＣ１の他端にサンプルホールドされる。

画素回路は、ソースを電源Ｖｃｃに接続したＰチャンネルトランジスタＴＲ２のゲートに、この信号レベル保持用コンデンサＣ１の他端が接続され、このトランジスタＴＲ２のドレインが有機ＥＬ素子８のアノードに接続される。ここで画素回路は、このトランジスタＴＲ２が常に飽和領域で動作するように設定され、その結果、トランジスタＴＲ２は、次式で表されるドレインソース電流Ｉｄｓによる定電流回路を構成する。なおここでＶｇｓは、トランジスタＴＲ２のゲートソース間電圧であり、μは移動度である。またＷはチャンネル幅、Ｌはチャンネル長、Ｃｏｘはゲート容量、ＶｔｈはトランジスタＴＲ２のしきい値電圧である。これにより各画素回路は、信号レベル保持用コンデンサＣ１にサンプルホールドされた信号線ＳＩＧの信号レベルに応じた駆動電流Ｉｄｓにより有機ＥＬ素子８を駆動する。

ディスプレイ装置１は、垂直駆動回路４のライトスキャン回路（ＷＳＣＮ）４Ａにより、所定のサンプリングパルスを順次転送して、各画素３への書き込みを指示するタイミング信号である書き込み信号ＷＳを生成する。また水平駆動回路５の水平セレクタ（ＨＳＥＬ）５Ａにより、所定のサンプリングパルスを順次転送してタイミング信号を生成し、このタイミング信号を基準にして各信号線ＳＩＧを入力信号Ｓ１の信号レベルに設定する。これによりディスプレイ装置１は、点順次又は線順次で、各画素部３に設けられた信号レベル保持用コンデンサＣ１の端子電圧を入力信号Ｓ１に応じて設定し、入力信号Ｓ１による画像を表示する。

ここで有機ＥＬ素子８は、図１７に示すように、使用により電流が流れ難くなる方向に電流電圧特性が経時変化する。なおこの図１７において、符号Ｌ１が初期の特性を示し、符号Ｌ２が経時変化による特性を示すものである。しかしながら図１６に示す回路構成によりＰチャンネルトランジスタＴＲ２で有機ＥＬ素子８を駆動する場合には、信号線ＳＩＧの信号レベルに応じて設定されたゲートソース間電圧ＶｇｓによりトランジスタＴＲ２が有機ＥＬ素子８を駆動することにより、電流電圧特性の経時変化による各画素の輝度変化を防止することができる。

ところで画素回路、水平駆動回路、垂直駆動回路を構成するトランジスタの全てをＮチャンネルトランジスタで構成すれば、アモルファスシリコンプロセスでこれらの回路をまとめてガラス基板等の絶縁基板上に作成することができ、ディスプレイ装置を簡易に作成することができる。

しかしながら図１６との対比により図１８に示すように、トランジスタＴＲ２にＮチャンネル型を適用して各画素１３を形成し、この画素１３による画素部１２でディスプレイ装置１１を構成した場合、トランジスタＴＲ２のソースが有機ＥＬ素子８に接続されることにより、図１７に示す電流電圧特性の変化によって、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓが変化することになる。これによりこの場合、使用により有機ＥＬ素子８に流れる電流が徐々に減少し、各画素の輝度が徐々に低下することになる。またこの図１８に示す構成では、トランジスタＴＲ２の特性のばらつきにより画素毎に発光輝度がばらつくことになる。なおこの発光輝度のばらつきは、表示画面における均一性を乱し、表示画面のムラ、ざらつきにより知覚される。

このためこのような有機ＥＬ素子の経時変化による発光輝度の低下、特性のばらつきによる発光輝度のばらつきを防止する工夫として図１９に示す構成が提案されている。

ここでこの図１９に示すディスプレイ装置２１において、画素部２２は、画素２３をマトリックス状に配置して形成される。ここで画素２３は、信号レベル保持用コンデンサＣ１の一端が有機ＥＬ素子８のアノードに接続され、書き込み信号ＷＳに応じてオンオフ動作するトランジスタＴＲ１を介して、この信号レベル保持用コンデンサＣ１の他端が信号線ＳＩＧに接続される。これにより画素２３は、書き込み信号ＷＳに応じて信号レベル保持用コンデンサＣ１の他端の電圧が、信号線ＳＩＧの信号レベルに設定される。

画素２３は、この信号レベル保持用コンデンサＣ１の両端がトランジスタＴＲ２のソース及びゲートに接続され、駆動パルス信号ＤＳによりオンオフ動作するトランジスタＴＲ３を介して、このトランジスタＴＲ２のドレインが電源Ｖｃｃに接続される。これにより画素２３は、ゲート電位が信号線ＳＩＧの信号レベルに設定されたソースフォロワ回路構成のトランジスタＴＲ２により有機ＥＬ素子８を駆動する。なおここでＶｃａｔは、有機ＥＬ素子８のカソード電位である。また駆動パルス信号ＤＳは、各画素３の発光期間を制御するタイミング信号であり、ドライブスキャン回路（ＤＳＣＮ）２４Ｂで所定のサンプリングパルスを順次転送して生成される。

また画素２３は、それぞれ制御信号ＡＺ１、ＡＺ２によりオンオフ動作するトランジスタＴＲ４、ＴＲ５を介して、信号レベル保持用コンデンサＣ１の両端が所定の固定電位Ｖｏｆｓ、Ｖｓｓに接続される。ここでこれら制御信号ＡＺ１、ＡＺ２は、それぞれ垂直駆動回路２４に設けられた制御信号生成回路（ＡＺ１、ＡＺ２）２４Ｃ、２４Ｄで所定のサンプリングパルスを順次転送して生成されるタイミング信号である。

ここで図２０は、このディスプレイ装置２１における１つの画素２３のタイミングチャートである。なおこの図２０では、対応する信号によりオンオフ動作するトランジスタの符号を各信号に併記して示す。図２１に示すように、有機ＥＬ素子８を発光させる発光期間Ｔ１において、画素２３は、書き込み信号ＷＳ、制御信号ＡＺ１、ＡＺ２（図２０（Ａ）〜（Ｃ））の信号レベルが立ち下げられてトランジスタＴＲ１、ＴＲ４、ＴＲ５がオフ状態に設定されると共に、駆動パルス信号ＤＳ（図２０（Ｄ））信号レベルが立ち上げられてトランジスタＴＲ３がオン状態に設定される。

これにより画素２３は、信号レベル保持用コンデンサＣ１の両端電位差によるゲートソース間電圧Ｖｇｓに応じた定電流回路をトランジスタＴＲ２、信号レベル保持用コンデンサＣ１で構成し、このゲートソース間電圧Ｖｇｓで決まるドレインソース電流Ｉｄｓで有機ＥＬ素子８を発光させ、有機ＥＬ素子８の経時変化による輝度低下が防止される。なおここでこのドレインソース電流Ｉｄｓは、図１６について説明した（１）式で表される。また以下においては、適宜、トランジスタをスイッチの符号で示す。

画素２３は、発光期間Ｔ１が終了すると、続く期間Ｔ２において、図２２に示すように、トランジスタＴＲ４、ＴＲ５がオン状態に設定される。これにより画素回路２３では、信号レベル保持用コンデンサＣ１の両端電位が所定の固定電位Ｖｏｆｓ、Ｖｓｓに設定され（図２０（Ｅ）及び（Ｆ））、これら固定電位Ｖｏｆｓ、Ｖｓｓの電位差Ｖｏｆｓ−Ｖｓｓによるゲートソース間電圧Ｖｇｓに応じたドレインソース電流Ｉｄｓが、トランジスタＴＲ２からトランジスタＴＲ５に流れる。なおこの期間Ｔ２の間、有機ＥＬ素子８の両端電位差が有機ＥＬ素子８のしきい値電圧Ｖｔｈｅｌより大きくなって有機ＥＬ素子８が発光しないように、またトランジスタＴＲ２が飽和領域で動作するように、固定電位Ｖｏｆｓ、Ｖｓｓが設定される。

続いて画素２３は、所定期間Ｔ３の間、図２３に示すように、トランジスタＴＲ５がオフ状態に設定される。これにより画素２３は、図２３において破線で示すように、トランジスタＴＲ２のドレインソース電流Ｉｄｓで信号レベル保持用コンデンサＣ１のトランジスタＴＲ５側端電圧が上昇する。

ここで図２４に示すように、有機ＥＬ素子８は、ダイオードと容量Ｃｅｌのコンデンサとの並列回路で等価回路が表される。これによりトランジスタＴＲ２のドレインソース電流Ｉｄｓにより、トランジスタＴＲ２のソース電圧Ｖｓは、この期間Ｔ３において、図２５に示すように徐々に上昇してゆく。これにより画素２３は、信号レベル保持用コンデンサＣ１の両端電位差が、トランジスタＴＲ２のしきい値電圧Ｖｔｈに設定され、信号レベル保持用コンデンサＣ１のトランジスタＴＲ５側の端子電圧が、固定電位ＶｏｆｓからトランジスタＴＲ２のしきい値電圧Ｖｔｈを減算した電圧Ｖｏｆｓ−Ｖｔｈに設定される。なおここでこの状態で、有機ＥＬ素子８のアノード電位Ｖｅｌは、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈで表され、ディスプレイ装置２１では、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌとなるように固定電位Ｖｏｆｓが設定されて、この期間Ｔ３で有機ＥＬ素子８が発光しないように設定される。

続いて画素２３は、続く期間Ｔ４で、図２６に示すように、トランジスタＴＲ３、ＴＲ４が順次オフ状態に設定される。なおトランジスタＴＲ４より先にトランジスタＴＲ３をオフ状態に設定することで、トランジスタＴＲ２のゲート電圧Ｖｇの変動を抑圧することができる。また画素２３は、続いてトランジスタＴＲ１がオン状態に設定され、これにより信号レベル保持用コンデンサＣ１のトランジスタＴＲ５側の端子電圧を電圧Ｖｏｆｓ−Ｖｔｈに設定した状態で、信号レベル保持用コンデンサＣ１のトランジスタＴＲ５側端の電圧を信号線ＳＩＧの信号レベルＶｓｉｇに設定する。

なおここでこの場合、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓは、正確には、次式で表される。ここでＣ２は、トランジスタＴＲ２のゲートソース間容量である。ここで有機ＥＬ素子８の寄生容量Ｃｅｌは、信号レベル保持用コンデンサＣ１の容量、トランジスタＴＲ２のゲートソース間容量Ｃ２に比して大きければ、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓは、実用上十分な精度で、電圧Ｖｓｉｇ＋Ｖｔｈに設定される。

これにより画素２３では、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓが、信号線ＳＩＧの信号レベルＶｓｉｇにしきい値電圧Ｖｔｈを加算した電圧Ｖｓｉｇ＋Ｖｔｈに設定される。これによりディスプレイ装置２１では、トランジスタＴＲ２の特性の１つであるしきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきを防止することができる。

画素２３は、続いて一定期間Ｔ５の間、図２７に示すように、トランジスタＴＲ１をオン状態に設定したままの状態で、トランジスタＴＲ３がオン状態に設定される。これにより画素２３は、信号レベル保持用コンデンサＣ１の両端電圧差によるゲートソース電圧ＶｇｓによりトランジスタＴＲ２がドレインソース電流Ｉｄｓを流出させる。このときトランジスタＴＲ２のソース電圧Ｖｓが、有機ＥＬ素子８のしきい値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔとの和電圧より小さく、有機ＥＬ素子８に流出する電流が小さい場合、図２８に示すように、トランジスタＴＲ２のドレインソース電流ＩｄｓによりトランジスタＴＲ２のソース電圧Ｖｓが電圧Ｖｓ０から徐々に上昇することになる。なおここで電圧Ｖｓ０は次式により表される。

ここでこのソース電圧Ｖｓの上昇速度は、トランジスタＴＲ２の移動度μに依存したものとなり、符号Ｖｓ１及びＶｓ２によりそれぞれ移動度が大きい場合と小さい場合とを示すように、移動度が大きい場合程、ソース電圧Ｖｓの上昇速度は速くなる。

これにより画素２３は、一定の期間Ｔ５の間だけ、トランジスタＴＲ１をオン状態に設定したままの状態で、トランジスタＴＲ３をオン状態に設定して、トランジスタＴＲ２の特性の１つである移動度のばらつきによる発光輝度のばらつきが防止される。

その後、画素２３は、図２１に示すように、トランジスタＴＲ１がオフ状態に設定され、しきい値電圧Ｖｔｈ、移動度μを補正して設定されたゲートソース間電圧Ｖｇｓにより有機ＥＬ素子８を駆動する。なおこれによりトランジスタＴＲ２のソース電圧Ｖｓは、トランジスタＴＲ１のオフにより、有機ＥＬ素子８にトランジスタＴＲ２のドレインソース電流Ｉｄｓが流れる電圧まで上昇して、有機ＥＬ素子８が発光を開始することになり、これに伴ってトランジスタＴＲ２のゲート電圧Ｖｇも上昇することになる。

この図１９に示す構成によれば、有機ＥＬ素子８の経時変化により発光輝度の低下を防止することができ、またトランジスタＴＲ２の特性のばらつきにより発光輝度のばらつきを防止することができる。

しかしながらこの図１９に示す構成の場合、１つの画素２３に対して、１本の信号線ＳＩＧ、制御信号ＡＺ２、ＡＺ１、駆動パルス信号ＤＳ、書き込み信号ＷＳによる４本の走査線、固定電位Ｖｃｃ、Ｖｏｆｓ、Ｖｓｓ、Ｖｃａｔの４本の配線パターンを設ける必要がある。ここで固定電位Ｖｃａｔの電極は、パネル全面に蒸着により形成される。従って赤色、青色、緑色の画素で走査線を共通化しても、赤色、青色、緑色の１組の画素に対して、４本の走査線の配線パターンと３×３本の固定電位用の配線パターンとが必要になる。

これによりＮチャンネルトランジスタを用いた従来のディスプレイ装置では、走査線、固定電位用の配線パターン数が多くなる問題があった。なおこのように配線パターン数が多くなると、画素を高密度に効率良く配置することが困難になり、高精細のディスプレイ装置を、高い歩留まりで作成することが困難になる。
ＵＳＰ５，６８４，３６５特開平８−２３４６８３号公報

本発明は以上の点を考慮してなされたもので、従来に比して走査線、固定電位の配線パターン数を少なくすることができるディスプレイ装置を提案しようとするものである。

上記の課題を解決するため請求項１の発明は、画素をマトリックス状に配置した画素部と、前記画素部を駆動する駆動回路とを有するディスプレイ装置に適用して、前記画素が、信号レベル保持用コンデンサと、書き込み信号によりオンオフ動作して、前記信号レベル保持用コンデンサの一端を、信号線に接続する第１のトランジスタと、前記信号レベル保持用コンデンサの前記第１のトランジスタ側端をゲートに接続し、前記信号レベル保持用コンデンサの他端をソースに接続する第２のトランジスタと、カソードがカソード電位に保持され、アノードを前記第２のトランジスタのソースに接続する電流駆動型の自発光素子と、駆動パルス信号によりオンオフ動作して、前記第２のトランジスタのドレインを電源電圧に接続する第３のトランジスタと、制御信号によりオンオフ動作して、前記信号レベル保持用コンデンサの他端を第１の固定電位に設定する第４のトランジスタとを有し、前記駆動回路は、前記書き込み信号、前記駆動パルス信号、前記制御信号を出力し、第２の固定電位の期間を間に挟んで、前記信号線に接続された各画素の階調に対応する信号レベルに前記信号線の信号レベルを順次設定し、第１〜第５の期間の設定を順次循環的に繰り返して、前記画素部を駆動し、前記第１の期間において、前記書き込み信号、前記駆動パスル信号、前記制御信号により、前記第１及び第４のトランジスタをオフ状態に設定すると共に前記第３のトランジスタをオン状態に設定し、前記信号レベル保持用コンデンサの両端電位によるゲートソース間電圧に応じた電流値により前記第２のトランジスタで前記自発光素子を駆動して前記自発光素子を発光させ、前記第２の期間において、前記駆動パルス信号により、前記第３のトランジスタをオフ状態に設定して前記自発光素子の発光を停止させ、前記第３の期間において、前記制御信号により前記第４のトランジスタをオン状態に設定して、前記信号レベル保持用コンデンサの他端を前記第１の固定電位に設定した後、前記書き込み信号により前記第１のトランジスタをオン状態に設定し、前記信号レベル保持用コンデンサの一端を前記第２の固定電位に設定し、前記第４の期間において、前記信号線で前記所定の固定電位が複数回繰り返される期間の間、前記書き込み信号及び前記制御信号により前記第１のトランジスタ及び前記第４のトランジスタをオン状態及びオフ状態に設定すると共に、前記信号線の信号レベルが前記第２の固定電位に設定される期間で、前記駆動パルス信号により前記第３のトランジスタをオン状態に設定して前記信号レベル保持用コンデンサの両端電位差を、前記第２のトランジスタのしきい値電圧とほぼ等しい電圧に設定し、前記第５の期間において、前記書き込み信号により、前記第１のトランジスタをオン状態からオフ状態に設定して、前記信号レベル保持用コンデンサの一端に前記信号線の信号レベルを設定する。

請求項１の構成によれば、自発光素子を駆動する第２のトランジスタのゲート電圧を固定電位に設定して、この第２のトランジスタのしきい値電圧のばらつきにより発光輝度のばらつきを補正するようにして、この固定電位を信号線側より供給することができ、これによりこの固定電位用の別途供給する配線パターン、この固定電位の第２のトランジスタへの設定を制御する制御信号の走査線を省略することができ、これにより従来に比して走査線、固定電位の配線パターン数を少なくすることができる。

本発明によれば、従来に比して走査線、固定電位の配線パターン数を少なくすることができる。

以下、適宜図面を参照しながら本発明の実施例を詳述する。

図１は、図１９との対比により本発明の実施例１のディスプレイ装置を示すブロック図である。このディスプレイ装置３１において、図１５、図１９等を用いて上述したディスプレイ装置１、１１、２１と同一の構成は対応する符号を付して示し、重複した説明は省略する。このディスプレイ装置３１は、全てのトランジスタがＮチャンネル型で形成され、アモルファスシリコンプロセスにより、透明絶縁基板であるガラス基板上に、画素部３２、水平駆動回路３５、垂直駆動回路３４が一体に形成される。

ここで水平駆動回路３５は、水平セレクタ（ＨＳＥＬ）３５Ａにより、所定のサンプリングパルスをクロックで順次転送してタイミング信号を生成し、このタイミング信号を基準にして各信号線ＳＩＧを入力信号Ｓ１の信号レベルに設定する。このとき図２に示すように、１水平走査期間（１Ｈ）のほぼ前半の期間の間、信号線ＳＩＧの信号レベルを図１９について上述した画素２３における所定の固定電位Ｖｏｆｓに設定し、続く１水平走査期間のほぼ後半の期間の間、信号線ＳＩＧの信号レベルを、各信号線ＳＩＧに接続された画素３３の階調に対応する信号レベルＶｓｉｇに順次設定する（図２（Ａ））。なおこの図２においては、対応する信号によりオンオフ動作するトランジスタの符号を各信号に併記して示す。

またこの水平駆動回路３５の構成に対応して垂直駆動回路３４は、固定電位Ｖｏｆｓの制御に係る制御信号ＡＺ１を出力する制御信号生成回路（ＡＺ１）が省略されて、ライトスキャン回路（ＷＳＣＮ）３４Ａ、ドライブスキャン回路（ＤＳＣＮ）３４Ｂ、制御信号生成回路３４Ｄによりそれぞれ書き込み信号ＷＳ、駆動パルス信号ＤＳ、制御信号ＡＺ２を生成する。

画素部３２は、画素３３をマトリックス状に配置して形成される。画素３３は、信号レベル保持用コンデンサＣ１の一端が有機ＥＬ素子８のアノードに接続され、書き込み信号ＷＳに応じてオンオフ動作するトランジスタＴＲ１を介して、この信号レベル保持用コンデンサＣ１の他端が信号線ＳＩＧに接続される。これにより画素３３は、書き込み信号ＷＳに応じて信号レベル保持用コンデンサＣ１の他端の電圧が、信号線ＳＩＧの信号レベルに設定される。

画素３３は、この信号レベル保持用コンデンサＣ１の両端がトランジスタＴＲ２のソース及びゲートに接続され、駆動パルス信号ＤＳによりオンオフ動作するトランジスタＴＲ３を介して、このトランジスタＴＲ２のドレインが電源Ｖｃｃに接続される。これにより画素３３は、ゲート電位が信号線ＳＩＧの信号レベルに設定されたソースフォロワ回路構成のトランジスタＴＲ２により有機ＥＬ素子８を駆動する。

また画素３３は、制御信号ＡＺ２によりオンオフ動作するトランジスタＴＲ５を介して、信号レベル保持用コンデンサＣ１の有機ＥＬ素子８側端が固定電位Ｖｉｎｉに接続される。

図３に示すように、有機ＥＬ素子８を発光させる発光期間Ｔ１１において、画素３３は、書き込み信号ＷＳ、制御信号ＡＺ２（図２（Ｂ）及び（Ｃ））の信号レベルが立ち下げられてトランジスタＴＲ１、ＴＲ５がオフ状態に設定される。また駆動パルス信号ＤＳ（図２（Ｄ））の信号レベルが立ち上げられてトランジスタＴＲ３がオン状態に設定される。画素３３は、この状態で、トランジスタＴＲ２が飽和領域で動作するように設定されている。

これにより画素３３は、信号レベル保持用コンデンサＣ１の両端電位差によるゲートソース間電圧Ｖｇｓに応じた定電流回路をトランジスタＴＲ２、信号レベル保持用コンデンサＣ１で構成し、ゲートソース間電圧Ｖｇｓで決まるドレインソース電流Ｉｄｓで有機ＥＬ素子８を発光させる。これによりこのディスプレイ装置３１は、有機ＥＬ素子８の経時変化による輝度低下を防止する。なおここでこのドレインソース電流Ｉｄｓは、（１）式で表される。

画素３３は、発光期間Ｔ１１が終了すると、続く一定期間Ｔ１２において、駆動パルス信号ＤＳの信号レベルが立ち下げられ、これにより図４に示すように、トランジスタＴＲ３がオフ状態に設定される。これによりこの期間Ｔ１２では、電源ＶｃｃからトランジスタＴＲ２への電源の供給が停止されて有機ＥＬ素子８が発光を停止し、トランジスタＴＲ２のソース電圧Ｖｓは、有機ＥＬ素子８のカソード電位Ｖｃａｔに有機ＥＬ素子８のしきい値電圧Ｖｔｈｅｌを加算した電圧Ｖｃａｔ＋Ｖｔｈｅｌに立ち下げる。

画素３３は、続いて期間Ｔ１３の間、制御信号ＡＺ２が立ち上げられ、図５に示すようにトランジスタＴＲ５がオン状態に設定される。これにより画素３３は、信号レベル保持用コンデンサＣ１のトランジスタＴＲ５側端の電圧が、固定電位Ｖｉｎｉに設定される。ここで固定電位Ｖｉｎｉは、有機ＥＬ素子８のカソード電位Ｖｃａｔ、有機ＥＬ素子８のしきい値電圧Ｖｔｈｅｌとの間で、Ｖｉｎｉ≦Ｖｔｈｅｌ＋Ｖｃａｔの関係が成立するように設定され、これによりこの期間Ｔ１３では、有機ＥＬ素子８が発光を停止するように設定される。

また画素３３は、続く期間Ｔ１４において、信号線ＳＩＧの信号レベルが電位Ｖｏｆｓに設定されている期間で、書き込み信号ＷＳが立ち上げられ、図６に示すように、トランジスタＴＲ１がオン状態に設定される。これにより画素３３は、信号レベル保持用コンデンサＣ１のトランジスタＴＲ２側端の電圧が、信号線ＳＩＧの信号レベルＶｏｆｓに設定される。

続いて画素３３は、期間Ｔ１５において、制御信号ＡＺ２の信号レベルが立ち下げられてトランジスタＴＲ５がオフ状態に設定される。なおここで書き込み信号ＷＳが立ち上げられてトランジスタＴＲ１がオン状態に設定された後、トランジスタＴＲ５がオフ状態に設定されるまでの期間は、信号線ＳＩＧの信号レベルが電位Ｖｏｆｓに設定されている期間で実行される。続いて画素３３は、発光期間Ｔ１１を開始する時点から所定数の水平走査期間だけ逆上った時点の、信号線ＳＩＧの信号レベルが固定電位Ｖｏｆｓに設定されている期間が開始するタイミングで、駆動パルス信号ＤＳが立ち上げられ、図７に示すようにトランジスタＴＲ３がオン状態に設定される。これにより画素３３は、信号レベル保持用コンデンサＣ１の両端電位差がトランジスタＴＲ２のしきい値電圧Ｖｔｈとなる方向に、トランジスタＴＲ２のソース電圧Ｖｓが徐々に上昇する。

なおこの図７に示す状態において、画素３３は、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌに保持され、トランジスタＴＲ２のドレインソース電流Ｉｄｓに比べて非常に小さい電流が流れる電圧に設定されている。よってトランジスタＴＲ２のドレインソース電流Ｉｄｓは、信号レベル保持用コンデンサＣ１と、有機ＥＬ素子８の容量を充電するために使用され、有機ＥＬ素子８は発光を停止した状態に保持される。

画素３３は、続いて信号線ＳＩＧの信号レベルが階調に対応する信号レベルＶｓｉｇに立ち上がるタイミングで、駆動パルス信号ＤＳの信号レベルが立ち下げられ、これにより図８に示すように、トランジスタＴＲ３がオフ状態に設定され、トランジスタＴＲ２のゲート電圧Ｖｇが、電圧Ｖｏｆｓから所定ライン数だけ前の画素の階調に対応する信号レベルＶｓｉｇに立ち上がる。なおこの場合も、画素３３は、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌに保持され、有機ＥＬ素子８は発光を停止した状態に保持される。また、この時のトランジスタＴＲ２のソース電圧Ｖｓの変化は、次式により表されることになる。

また、一定時間経過後、再び信号線SIGの信号レベルは固定電位Ｖｏｆｓに設定され、トランジスタＴＲ２のゲートに入力される。この場合、トランジスタＴＲ２のソース電圧Ｖｇの変化は次式により表されることとなる。

画素３３は、駆動パルス信号ＤＳの信号レベルを立ち上げた図７に示す状態と、駆動パルス信号ＤＳの信号レベルを立ち下げた図８に示す状態とが所定回数だけ繰り返され、徐々にトランジスタＴＲ２のソース電圧Ｖｓを立ち上げて、信号レベル保持用コンデンサＣ１の両端電位差をトランジスタＴＲ２のしきい値電圧Ｖｔｈに設定する。なおこれにより有機ＥＬ素子８のアノード電位Ｖｅｌは、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌに設定される。

これにより図２に示す例では、期間ＴＡ、ＴＢ、ＴＣで、信号レベル保持用コンデンサＣ１の両端電位差をトランジスタＴＲ２のしきい値電圧Ｖｔｈに設定する。なお図９は、信号線ＳＩＧの信号レベルを長時間、固定電位Ｖｏｆｓに保持した場合の、トランジスタＴＲ２のソース電圧Ｖｓの変化を示す特性曲線図であり、最終的にトランジスタＴＲ２のゲートソース間電圧Ｖｇｓは、電圧Ｖｔｈとなる。なおこれによりディスプレイ装置３１は、信号レベル保持用コンデンサＣ１の両端電位差をトランジスタＴＲ２のしきい値電圧Ｖｔｈに設定するのに十分な回数だけ、図７及び図８に示す状態を繰り返すように設定される。

このようにして画素３３は、トランジスタＴＲ２のしきい値電圧Ｖｔｈを信号レベル保持用コンデンサＣ１にセットすると、続く期間Ｔ１６において、信号線ＳＩＧの信号レベルが対応する画素の信号レベルＶｓｉｇに設定されている期間で、書き込み信号ＷＳの信号レベルが立ち下げられ、これにより図１０に示すように、直前の、トランジスタＴＲ１がオン状態に設定されている時点の、信号線ＳＩＧの信号レベルが信号レベル保持用コンデンサＣ１にサンプルホールドされる。

なおこの場合も、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓは、正確には、（２）式で表されるものの、有機ＥＬ素子８の寄生容量Ｃｅｌが、信号レベル保持用コンデンサＣ１の容量、トランジスタＴＲ２のゲートソース間容量Ｃ２に比して大きければ、実用上十分な精度で、電圧Ｖｓｉｇ＋Ｖｔｈに設定される。

また続いて駆動パルス信号ＤＳの信号レベルが立ち上げられ、図３に示すように、発光期間Ｔ１１を再開する。

なおここで、この期間期間Ｔ１５において、書き込み信号ＷＳを立ち下げる前に、駆動パルス信号ＤＳを立ち上げるようにして、図１１に示すように、信号線ＳＩＧの信号レベルが画素の階調に対応する信号レベルに設定されている期間で、トランジスタＴＲ１、ＴＲ２の双方をオン状態に設定するようにして、トランジスタＴＲ２の移動度のばらつきを補正するようにしてもよい。

すなわちこの図１１に示す状態で、トランジスタＴＲ２のソース電圧Ｖｓ（Ｖｓ１、Ｖｓ２）は、図１２に示すようにトランジスタＴＲ２の移動度に応じて変化し、これによりトランジスタＴＲ２の移動度のばらつきが補正される。なお、図１２では、Ｖｓ１、Ｖｓ２により、それぞれの移動度が大きい場合、小さい場合を示す。

（２）実施例の動作
以上の構成において、このディスプレイ装置３１では（図２）、垂直駆動回路３４による走査線の駆動により順次ライン単位で画素部３２の画素３３に信号線ＳＩＧの信号レベルが設定されると共に、この設定された信号レベルにより各画素３３が発光し、所望の画像が画素部３２で表示される。

すなわちディスプレイ装置３１では、トランジスタＴＲ１がオン状態に設定され、これにより信号線ＳＩＧの信号レベルが信号レベル保持用コンデンサＣ１にセットされる。またトランジスタＴＲ１、ＴＲ５をオフ状態に設定すると共に、トランジスタＴＲ３をオン状態に設定し、この信号レベル保持用コンデンサＣ１にセットされた電圧によりトランジスタＴＲ２で有機ＥＬ素子８を発光させる（図２、期間Ｔ１１）。

このディスプレイ装置３１では、この有機ＥＬ素子８を駆動するトランジスタＴＲ２のゲート及びソースに、信号レベル保持用コンデンサＣ１に両端が接続されて、このトランジスタＴＲ２のソースが有機ＥＬ素子８のアノードに接続されて画素３３が形成される。これによりこのディスプレイ装置３１では、信号レベル保持用コンデンサＣ１に信号線ＳＩＧの信号レベルがセットされた後、この信号レベル保持用コンデンサＣ１の両端電位差によるゲートソース間電圧Ｖｇｓにより有機ＥＬ素子８を駆動し、このディスプレイ装置３１を構成する全てのトランジスタをＮチャンネル型で構成した場合であっても、有機ＥＬ素子８の経時変化による発光輝度の低下が防止される。

これに対して有機ＥＬ素子８の発光を停止させて信号線ＳＩＧの信号レベルを信号レベル保持用コンデンサＣ１にセットする際に、トランジスタＴＲ１、ＴＲ３、ＴＲ５のオンオフ制御により、有機ＥＬ素子８を駆動するトランジスタＴＲ２のソース電圧Ｖｓ及びゲート電圧Ｖｇを一旦固定電位Ｖｓｓ及びＶｏｆｓにセットした後、徐々にソース電圧Ｖｓを立ち上げて、信号レベル保持用コンデンサＣ１の両端電位差をトランジスタＴＲ２のしきい値電圧Ｖｔｈにセットする（期間ＴＡ、ＴＢ、ＴＣ）。またその後、信号レベル保持用コンデンサＣ１に信号線ＳＩＧの信号レベルＶｓｉｇをセットし、これによりトランジスタＴＲ２の特性の１つであるしきい値電圧Ｖｔｈのばらつきにより発光輝度のばらつきが防止される。

しかしながらこのように信号レベル保持用コンデンサＣ１にトランジスタＴＲ２のしきい値電圧Ｖｔｈをセットするために、トランジスタＴＲ２のゲート及びソースにそれぞれ固定電位Ｖｓｓ、Ｖｏｆｓを設定する場合、電源電圧Ｖｃｃをも含めて、固定電位の配線パターン数が３本必要になる。なお有機ＥＬ素子８のカソード電圧Ｖｃａｔの配線パターンは除く（図１９）。また走査線の数も多くなる。

そこでこのディスプレイ装置３１では、固定電位Ｖｏｆｓを間に挟んで、信号線の信号レベルを順次各画素の階調を示す信号レベルに設定するようにし、またこの信号線の設定に対応するように、書き込み信号ＷＳ、駆動パルス信号ＤＳを設定することにより、信号レベル保持用コンデンサＣ１にトランジスタＴＲ２のしきい値電圧Ｖｔｈをセットする際に、信号線ＳＩＧを介してトランジスタＴＲ２のゲート側が固定電位Ｖｏｆｓに設定される。

これによりこのディスプレイ装置３１では、トランジスタＴＲ２のゲート側に供給する固定電位Ｖｏｆｓ用の配線パターンを省略することができ、従来に比して固定電位の配線パターン数を低減することができる。またこの固定電位に係るトランジスタＴＲ４、このトランジスタＴＲ４をオンオフ制御する制御信号ＡＺ１を省略することができ、これにより走査線の数を低減し、さらには各画素３３の構成を簡略化することができる。これによりこのディスプレイ装置３１では、高密度、かつ効率良く画素３３を配置して、高い歩留りで高精彩のディスプレイ装置を提供することができる。

これによりこのディスプレイ装置３１では、第１〜第５の期間の設定を順次循環的に繰り返すように、水平駆動回路３５、垂直駆動回路３４で画素部３２の各画素３３が駆動されて、第１の期間である発光期間Ｔ１１において、書き込み信号ＷＳ及び駆動パルス信号ＤＳにより、トランジスタＴＲ１及びＴＲ３をオフ状態及びオン状態に設定して、信号レベル保持用コンデンサＣ１の両端電位によるゲートソース間電圧Ｖｇｓに応じた電流値によりトランジスタＴＲ２で有機ＥＬ素子８を駆動して有機ＥＬ素子８を発光させる。

また続く第２の期間Ｔ１２において、駆動信号ＤＳによりトランジスタＴＲ３をオフ状態に設定して有機ＥＬ素子８の発光が停止される。

また続く第３の期間Ｔ１３において、制御信号ＡＺ２によりトランジスタＴＲ５をオン状態に設定して、信号レベル保持用コンデンサＣ１の他端が固定電位Ｖｉｎｉに設定される。

また続く第４の期間Ｔ１４において、書き込み信号ＷＳによりトランジスタＴＲ１をオン状態に設定して、信号レベル保持用コンデンサＣ１の一端が固定電位Ｖｏｆｓに設定される。さらに信号線ＳＩＧで所定の固定電位Ｖｏｆｓが複数回繰り返される期間の間、書き込み信号ＷＳによりトランジスタＴＲ１をオン状態に設定して、各固定電位Ｖｏｆｓの期間で、駆動パルス信号ＤＳを立ち上げて、信号レベル保持用コンデンサＣ１の両端電位差が、トランジスタＴＲ２のしきい値電圧Ｖｔｈとほぼ等しい電圧に設定される。これにより各画素における発光輝度のばらつきが防止される。

これによりこのディスプレイ装置では、徐々に信号レベル保持用コンデンサＣ１の端子間電圧をトランジスタＴＲ２のしきい値電圧Ｖｔｈに近づけて、固定電位Ｖｏｆｓに係る配線パターンを省略しても、さらにはトランジスタＴＲ４（図１９）を省略しても、確実にトランジスタＴＲ２のしきい値電圧Ｖｔｈを信号レベル保持用コンデンサＣ１にセットして発光輝度のばらつきを防止することができる。

また続く第５の期間Ｔ１５において、書き込み信号ＷＳにより、トランジスタＴＲ１をオン状態からオフ状態に設定して、信号レベル保持用コンデンサＣ１の一端に信号線ＳＩＧの信号レベルＶｓｉｇを設定した後、駆動パルス信号ＤＳによりトランジスタＴＲ３をオン状態に設定する。

またこの期間Ｔ１５において、書き込み信号ＷＳを立ち下げる前に、駆動パルス信号ＤＳを立ち上げるようにすれば、トランジスタＴＲ２の移動度のばらつきによる発光輝度のばらつきを防止することができる。

（３）実施例の効果
以上の構成によれば、発光素子８を駆動するトランジスタＴＲ２のゲート電圧Ｖｇを固定電位Ｖｏｆｓに設定して、このトランジスタＴＲ２のしきい値電圧Ｖｔｈのばらつきにより発光輝度のばらつきを補正するようにして、この固定電位Ｖｏｆｓを信号線ＳＩＧ側より供給することにより、従来に比して走査線、固定電位の配線パターン数を少なくすることができる。

また駆動パルス信号ＤＳによりトランジスタＴＲ３をオン状態に設定した後、一定期間経過して、書き込み信号ＷＳによりトランジスタＴＲ１をオフ状態に設定することにより、トランジスタＴＲ２の移動度のばらつきによる発光輝度のばらつきを防止することができる。

また画素回路、駆動回路のトランジスタの全てをＮチャンネル型のトランジスタで形成し、アモルファスシリコンプロセスにより絶縁基板上に形成することにより、簡易な工程でディスプレイ装置を製造することができる。

図１３は、図１との対比により本発明の実施例２のディスプレイ装置を示すブロック図である。このディスプレイ装置４１は、制御信号ＡＺ２に関する構成が異なる点を除いて、実施例１のディスプレイ装置３１と同一に構成される。

このディスプレイ装置４１において、垂直駆動回路４４は、制御信号生成回路が省略され、ライトスキャン回路４４Ａで制御信号ＡＺ２を生成する。ここで図１４に示すように、ライトスキャン回路４４Ａは、画素部３２の走査線への配線により、複数ラインだけ先行する画素３３に出力する書き込み信号ＷＳ２を、制御信号ＡＺ２として出力する。従ってライトスキャン回路４４Ａから、１ライン分の書き込み信号ＷＳは、対応する画素３３に書き込み信号として出力されると共に、この画素より複数ラインだけ後行する画素３３に制御信号ＡＺ２として出力される。

これによりこのディスプレイ装置４１では、垂直駆動回路４４の構成を簡略化して、いわゆる狭額縁化できるように構成される。

またこのように複数ラインだけ先行する画素３３に出力する書き込み信号ＷＳ２を制御信号ＡＺ２として使用するようにして、垂直駆動回路４４は、信号線ＳＩＧの信号レベルが画素３３に対応する信号レベルＶｓｉｇに保持されている期間で、制御信号ＡＺ２と書き込み信号ＷＳとが同時に立ち上がらないように、信号線ＳＩＧの信号レベルが固定電位Ｖｏｆｓに設定されている期間で書き込み信号ＷＳの信号レベルが立ち上げられた後、一定期間の間、信号線ＳＩＧの信号レベルが画素３３に対応する信号レベルＶｓｉｇに保持されている期間で書き込み信号ＷＳの信号レベルが立ち下げられる。

これによりディスプレイ装置４１は、制御信号ＡＺ２によりトランジスタＴＲ５をオン状態に設定した状態で、トランジスタＴＲ１がオン動作しないようにし、信号線ＳＩＧの画素に対応する信号レベルＶｓｉｇによるトランジスタＴＲ２のゲートソース間電圧Ｖｇｓのばらつきを防止する。

すなわち制御信号ＡＺ２によりトランジスタＴＲ５をオン状態に設定した状態で、トランジスタＴＲ１がオン動作すると、画素毎に異なる信号レベルＶｓｉｇでトランジスタＴＲ２のゲート電圧が充電されることになり、続いて信号線ＳＩＧの信号レベルが固定電位Ｖｏｆｓとなったときに、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓは、次式により表されることになる。従ってこの場合、トランジスタＴＲ２のしきい値電圧Ｖｔｈを信号レベル保持用コンデンサＣ１に設定する直前の、信号レベル保持用コンデンサＣ１の端子間電圧が信号線ＳＩＧの信号レベルＶｓｉｇにより変動することになる。

より具体的に、信号レベルＳＩＧの信号レベルＶｓｉｇが、黒側の低い電圧の場合には、（６）式における電圧（Ｖｓｉｇ−Ｖｏｆｓ）が負の値を取ることも予測され、この場合、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓは、電圧（Ｖｏｆｓ−Ｖｓｓ）より低い電圧となる。従って（Ｖｏｆｓ−Ｖｓｓ）＞Ｖｔｈとなるように固定電位Ｖｏｆｓ、Ｖｓｓを設定していても、信号レベル保持用コンデンサＣ１へのしきい値電圧Ｖｔｈの設定開始時点で、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈ以下となり、従って正しくしきい値電圧Ｖｔｈを信号レベル保持用コンデンサＣ１に設定できなくなり、これにより信号線ＳＩＧの画素に対応する信号レベルＶｓｉｇによるトランジスタＴＲ２のゲートソース間電圧Ｖｇｓがばらつくようになる。

図１３の構成によれば、複数ラインだけ先行する画素３３に出力する書き込み信号ＷＳ２を、制御信号ＡＺ２として使用することにより、垂直駆動回路の構成を簡略化することができる。

またこのとき信号線ＳＩＧの信号レベルが画素３３に対応する信号レベルＶｓｉｇに保持されている期間で、制御信号ＡＺ２と書き込み信号ＷＳとが同時に立ち上がらないように書き込み信号ＷＳを生成することにより、確実にトランジスタＴＲ２のしきい値電圧Ｖｔｈを信号レベル保持用コンデンサに設定して、しきい値電圧Ｖｔｈのばらつきにより発光輝度のばらつきを確実に防止することができる。

なお上述の実施例においては、有機ＥＬ素子による発光素子を電流駆動する場合について述べたが、本発明はこれに限らず、電流駆動に係る種々の発光素子によるディスプレイ装置に広く適用することができる。

本発明は、ディスプレイ装置に関し、例えば有機ＥＬ表示装置等の電流駆動による自発光型素子のディスプレイ装置に適用することができる。

本発明の実施例１のディスプレイ装置を示すブロック図である。図１のディスプレイ装置のタイミングチャートである。図２の期間Ｔ１１における画素の設定を示す接続図である。図２の期間Ｔ１２における画素の設定を示す接続図である。図２の期間Ｔ１３における画素の設定を示す接続図である。図２の期間Ｔ１４における画素の設定を示す接続図である。図６の続きの設定を示す接続図である。図７の続きの設定を示す接続図である。しきい値電圧の補正の説明に供する特性曲線図である。図２の期間Ｔ１５における画素の設定を示す接続図である。図１０の続きの設定を示す接続図である。移動度の補正の説明に供する特性曲線図である。本発明の実施例２のディスプレイ装置を示すブロック図である。図１３のディスプレイ装置のタイミングチャートである。従来のディスプレイ装置を示すブロック図である。図１５のディスプレイ装置を詳細に示すブロック図である。有機ＥＬ素子の経時変化を示す特性曲線図である。図１５の構成にＮチャンネルトランジスタを使用した場合を示すブロック図である。Ｎチャンネルトランジスタを用いた従来のディスプレイ装置を示すブロック図である。図１９のディスプレイ装置のタイミングチャートである。図２０の期間Ｔ１における画素の設定を示す接続図である。図２０の期間Ｔ２における画素の設定を示す接続図である。図２０の期間Ｔ３における画素の設定を示す接続図である。図２３の続きを示す接続図である。しきい値電圧の補正の説明に供する特性曲線図である。図２０の期間Ｔ４における画素の設定を示す接続図である。図２０の期間Ｔ５における画素の設定を示す接続図である。移動度の補正の説明に供する特性曲線図である。

符号の説明

１、１１、２１、３１、４１……ディスプレイ装置、２、１２、２２、３２……画素部、３、１３、２３、３３……画素、４、２４、３４、４４……垂直駆動回路、５、３５……水平駆動回路、８……有機ＥＬ素子、Ｃ１……信号レベル保持用コンデンサ、ＴＲ１〜ＴＲ５……トランジスタ

Claims

画素をマトリックス状に配置した画素部と、前記画素部を駆動する駆動回路とを有するディスプレイ装置において、
前記画素が、
信号レベル保持用コンデンサと、
書き込み信号によりオンオフ動作して、前記信号レベル保持用コンデンサの一端を、信号線に接続する第１のトランジスタと、
前記信号レベル保持用コンデンサの一端をゲートに接続し、前記信号レベル保持用コンデンサの他端をソースに接続する第２のトランジスタと、
カソードがカソード電位に保持され、アノードを前記第２のトランジスタのソースに接続する電流駆動型の自発光素子と、
駆動パルス信号によりオンオフ動作して、前記第２のトランジスタのドレインを電源電圧に接続する第３のトランジスタと、
制御信号によりオンオフ動作して、前記信号レベル保持用コンデンサの他端を第１の固定電位に設定する第４のトランジスタとを有し、
前記駆動回路は、
前記書き込み信号、前記駆動パルス信号、前記制御信号を出力し、
第２の固定電位の期間を間に挟んで、前記信号線に接続された各画素の階調に対応する信号レベルに前記信号線の信号レベルを順次設定し、
第１〜第５の期間の設定を順次循環的に繰り返して、前記画素部を駆動し、
前記第１の期間において、
前記書き込み信号、前記駆動パスル信号、前記制御信号により、前記第１及び第４のトランジスタをオフ状態に設定すると共に前記第３のトランジスタをオン状態に設定し、前記信号レベル保持用コンデンサの両端電位によるゲートソース間電圧に応じた電流値により前記第２のトランジスタで前記自発光素子を駆動して前記自発光素子を発光させ、
前記第２の期間において、
前記駆動パルス信号により、前記第３のトランジスタをオフ状態に設定して前記自発光素子の発光を停止させ、
前記第３の期間において、
前記制御信号により前記第４のトランジスタをオン状態に設定して、前記信号レベル保持用コンデンサの他端を前記第１の固定電位に設定した後、前記書き込み信号により前記第１のトランジスタをオン状態に設定し、前記信号レベル保持用のコンデンサの一端を前記第２の固定電位に設定し、
前記第４の期間において、
前記信号線で前記第２の固定電位が複数回繰り返される期間の間、前記書き込み信号及び前記制御信号により前記第１のトランジスタ及び前記第４のトランジスタをオン状態及びオフ状態に設定すると共に、前記信号線の信号レベルが前記第２の固定電位に設定される期間で、前記駆動パルス信号により前記第３のトランジスタをオン状態に設定して前記信号レベル保持用コンデンサの両端電位差を、前記第２のトランジスタのしきい値電圧とほぼ等しい電圧に設定し、
前記第５の期間において、
前記書き込み信号により、前記第１のトランジスタをオン状態からオフ状態に設定して、前記信号レベル保持用コンデンサの一端に前記信号線の信号レベルを設定する
ことを特徴とするディスプレイ装置。
前記駆動回路は、
前記第５の期間において、前記駆動パルス信号により前記第３のトランジスタをオン状態に設定した後、一定期間経過して、前記書き込み信号により前記第１のトランジスタをオフ状態に設定する
ことを特徴とする請求項１に記載のディスプレイ装置。
前記駆動回路は、
複数ラインだけ先行する画素に出力する前記書き込み信号を、前記制御信号として出力する
ことを特徴とする請求項１に記載のディスプレイ装置。
前記駆動回路は、
複数ラインだけ先行する画素に出力する前記書き込み信号を、前記制御信号として出力するようにして、
前記信号線の信号レベルが、前記信号線に接続された各画素の階調に対応する信号レベルに保持される期間の間、前記第１及び第４のトランジスタが同時にオン動作しないように、前記書き込み信号を生成する
ことを特徴とする請求項１に記載のディスプレイ装置。
前記画素回路、前記駆動回路のトランジスタの全てが、
Ｎチャンネル型のトランジスタであり、
前記画素回路、前記駆動回路が、
アモルファスシリコンプロセスにより絶縁基板上に形成された
ことを特徴とする請求項１に記載のディスプレイ装置。