JP2008193479A - 垂直ｃｃｄドライバ及びそれを備えた撮像装置 - Google Patents

Abstract

【課題】垂直ＣＣＤにおける高速駆動モードと小信号電荷量時の完全転送との両立を実現する垂直ＣＣＤドライバを提供する。
【解決手段】垂直ＣＣＤドライバは、３値の電圧レベルを出力するため、３種類のトランジスタを用いて構成される。ＶＨ電圧レベルを決定するｐ型トランジスタ１０はＶＨ電源と出力ノードとに接続されており、ゲートＨに信号電圧が印加される。ＶＭ電圧レベルを決定するｎ型トランジスタ１１ａはＶＨ電源と出力ノードとに接続されており、ゲートＨに信号電圧が印加される。同様に、ＶＬ電圧レベルを決定するｎ型トランジスタ１１ｂ、１１ｃはそれぞれＶＬ電源と出力ノードとに接続されており、ゲートＬ１、Ｌ２に独立して信号電圧が印加される。
【選択図】図２

Description

本発明は、マトリクス状に配列された複数の光電変換部に蓄積された信号電荷を読み出して、二次元の画像信号を得るように構成されたＣＣＤ固体撮像装置を駆動するドライバに関する。

固体撮像装置として、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型撮像装置に代表される電荷転送型撮像装置や、ＭＯＳ型撮像装置に代表されるＸＹアドレス型撮像装置が知られている（例えば、特許文献１参照）。以下、従来の電荷転送型撮像装置の一つであるＣＣＤ固体撮像装置について説明する。

図９で一般的なＣＣＤ固体撮像装置全体の構成を説明する（例えば特許文献２参照）。ＣＣＤ固体撮像装置は、光学レンズ系１０１と、光学レンズ系を通して入射した光の光電変換を行うＣＣＤ固体撮像素子１０２と、ＣＣＤ固体撮像素子から出力される画像信号の処理を行う画像信号処理回路１０３と、ＣＣＤ固体撮像素子及び画像信号処理回路に駆動信号を印加する駆動回路１０４と、画像信号処理回路からの出力信号に基づいて画像表示を行う表示部１０５を有する。

ここで、画像信号処理回路は、ノイズ除去手段（ＮｏｉｓｅＣａｎｃｅｌｌｅｒ）１０３ａと、増幅（ＡＭＰ）及びアナログ−デジタル変換（ＡＤＣ）手段１０３ｂ、デジタルシグナルプロセッサー（ＤＳＰ）及びデジタル−アナログ変換（ＤＡＣ）手段１０３ｃを有しており、画像信号処理回路に入力した画像信号は、ノイズ除去手段、増幅及びアナログ−デジタル変換手段及びデジタルシグナルプロセッサー及びデジタル−アナログ変換手段の順に送られる。

また、駆動回路はＣＣＤ固体撮像素子１０２の水平ＣＣＤのゲート、垂直ＣＣＤのゲートをそれぞれ駆動するタイミングジェネレータ１０４ａと垂直ＣＣＤドライバ（以下、Ｖドライバという）１０４ｂを有しており、タイミングジェネレータはＶドライバ、ＣＣＤ固体撮像素子、ノイズ除去手段、増幅及びアナログ−デジタル変換手段、デジタルシグナルプロセッサー及びデジタル−アナログ変換手段に基準クロックを印加し、ドライバ回路はタイミングジェネレータから印加される基準クロックに基づいて駆動信号を生成してＣＣＤ固体撮像素子に印加する様に構成されている。

図１０（ａ）はＣＣＤ固体撮像素子を説明するための模式図であり、ここで示すＣＣＤ固体撮像素子は、複数の受光部１０６がマトリクス状に配列され、この受光部の垂直列毎に設けられている各受光部から電荷を転送する垂直転送部（垂直ＣＣＤ）１０７を有する撮像部１０８と、垂直転送部より電荷が転送され、転送された電荷を水平方向に転送する水平転送部（水平ＣＣＤ）１０９と、水平転送部より転送された電荷を電圧として出力する出力部１１０を有する。

上記の様に構成されたＣＣＤ固体撮像装置において、Ｖドライバから垂直ＣＣＤに例えば図１０（ｂ）中符号ａで示すクロックタイミングで駆動信号Ｖ１を印加する（ここでＶ１は垂直転送の駆動パルスと受光部に蓄積された電荷を垂直ＣＣＤに読み出すパルスを含む）と共に、例えば図１０（ｂ）中符号ｂで示すクロックタイミングで駆動信号Ｖ２を印加することによって、受光部で光電変換された電荷が垂直ＣＣＤに読み出され、垂直方向に転送される。なお、垂直ＣＣＤから水平ＣＣＤに転送された電荷は、タイミングジェネレータから水平ＣＣＤに印加されるクロックによって水平方向に転送されて出力部から図１０（ｂ）中符号ｃで示す様な出力波形を得ることができる。
特開２００１−７７６８４号公報 特開２００６−２９５６５４号公報

近年、半導体製造プロセスの微細化が進んでおり、より狭い画素ピッチでの製造が可能となったため、ＣＣＤ固体撮像装置における高画素化が実現されるようになってきた。しかし、画素、特に受光部の微細化に伴い、取扱う信号電荷量は減少傾向にある。一方、固体撮像装置を用いたカメラでの撮像においては、短時間の露光条件、信号電荷量が小さい場合での使用が今後重要になりつつある。このため、信号電荷量が小さい場合での完全転送の実現が重要となっている。

一般に、垂直ＣＣＤの駆動速度は通常１０ｋＨｚ程度で低速であるが、駆動モードによっては１ＭＨｚ以上の高速駆動が必要になる。一方、垂直ＣＣＤゲートは、端子容量が高く１０００ｐＦ以上になる場合があり、垂直ＣＣＤゲートを駆動するＶドライバは高負荷容量を高速に駆動するための高スルーレートの出力能力が必要となる。しかしながら、このような高スルーレートの出力能力を有するＶドライバによって、急峻な電圧波形で垂直ＣＣＤを駆動する際に、特に信号電荷量が小さい場合の転送が劣化しやすく、完全転送の実現が困難になることがある。

上記課題に鑑み、本発明は、垂直ＣＣＤの高速駆動と、信号電荷量が小さい場合での完全転送の両立を実現するＶドライバを提供する。

上記課題を解決するため、本発明に係る垂直ＣＣＤドライバは、入射光量に応じた信号電荷を蓄積する複数の光電変換部と、前記光電変換部に蓄積された信号電荷を転送する垂直ＣＣＤを備えた固体撮像装置を駆動する垂直ＣＣＤドライバにおいて、出力回路は２値以上の電圧レベルを出力する複数の出力部を備え、前記複数の出力部のそれぞれにおいて、同一電圧レベルを決定する出力トランジスタを複数備えており、前記同一電圧レベルを決定する出力トランジスタのゲート電圧を異なるタイミングで印加することを特徴とする。

前記複数の出力部間で、前記同一電圧レベルを決定する出力トランジスタのゲート電圧を異なるタイミングで印加することが好ましい。

前記垂直ＣＣＤの駆動モードに応じて、前記出力トランジスタのゲート電圧印加タイミングを切替えることが好ましい。

また、本発明に係る撮像装置は、ＣＣＤ固体撮像素子と、上記本発明に係る垂直ＣＣＤドライバとを少なくとも搭載することを特徴とする。

本発明によれば、垂直ＣＣＤドライバの出力トランジスタを分割し、異なるタイミングでゲート電圧を印加して出力電圧波形をなまらせ、小信号電荷量時の転送劣化を改善できる。また、複数の垂直ＣＣＤゲートの各負荷容量に適した電圧波形に調整できる。そして、高速駆動が必要な場合は同一タイミングで出力トランジスタのゲート電圧を印加し出力電圧波形を急峻にして高速転送駆動を優先できる。

また、このような垂直ドライバを撮像装置に使用することで、撮影起動のタイムラグが減少して連写性能を向上でき、短時間露光時の画質を向上できる。

以下に、本発明の実施形態について、図面を参照して具体的に説明する。

本発明の実施形態に係る撮像装置の概略構成図を図１に示す。ＣＣＤ固体撮像素子２００の垂直ＣＣＤのゲートを駆動するＶドライバ８００、水平ＣＣＤのゲートを駆動するＨドライバ７００はそれぞれ、ＣＣＤ固体撮像素子２００の複数の垂直ゲート端子、水平ゲート端子に接続している。タイミングジェネレータ６００（以降ＴＧ）からの制御信号によってＶドライバ８００、Ｈドライバ７００の出力信号パターンが制御される。マイコン５００はＴＧ６００に対し、ＣＣＤ固体撮像素子２００の駆動に関する命令を送る。ＣＣＤ固体撮像素子２００から出力された出力信号は、相関二重サンプリング回路（ＣＤＳ）、オートゲインコントロール回路（ＡＧＣ）、Ａ／Ｄコンバータを備えたアナログ回路部３００でノイズキャンセル、デジタル変換等の処理を受け、ＤＳＰ４００で信号処理される。

図２に本実施形態におけるＶドライバの出力回路の概略構成図と動作を説明するタイミングチャートを示す。

図２（ａ）が概略構成図、図２（ｂ）がタイミングチャートである。

Ｖドライバ８００は、３値の電圧レベルを出力するため、３種類のトランジスタを用いて構成される。ＶＨ電圧レベルを決定するｐ型トランジスタ１０はＶＨ電源と出力ノードとに接続されており、ゲートＨに信号電圧が印加される。ＶＭ電圧レベルを決定するｎ型トランジスタ１１ａはＶＭ電源と出力ノードとに接続されており、ゲートＭに信号電圧が印加される。同様に、ＶＬ電圧レベルを決定するｎ型トランジスタ１１ｂ、１１ｃはそれぞれＶＬ電源と出力ノードとに接続されており、ゲートＬ１、Ｌ２に独立して信号電圧が印加される。

垂直ＣＣＤゲートは通常、３相以上の周期を１単位として配列されており、１単位には少なくともフォトダイオードから信号電荷を読み出すための読み出しゲートと、垂直ＣＣＤ内で電荷を保持あるいは転送するための転送ゲートとが含まれる。図２（ｂ）では、読み出しゲートへの電圧印加の様子を示した。図２（ｂ）に示すように、まずｎ型トランジスタ１１ａだけがＯＮ状態で出力はＶＭ電圧レベルになっている。次にｎ型トランジスタ１１ａがＯＦＦ、ｐ型トランジスタ１０がＯＮとなり出力はＶＨ電圧レベルとなる。このとき、読み出しゲートによってフォトダイオードから信号電荷が垂直ＣＣＤに読み出される。次に、再びｎ型トランジスタ１１ａだけがＯＮ状態で出力はＶＭ電圧レベルになって、読み出し動作が終了する。その後、ｎ型トランジスタ１１ｂ、１１ｃのみがＯＮ状態で出力はＶＬ電圧レベルとなり、続けてｎ型トランジスタ１１ａだけがＯＮ状態で出力はＶＭ電圧レベルとなる。この動作によって信号電荷が垂直ＣＣＤ内を転送される。

ここで、出力電圧がＶＭレベルからＶＬレベルとなる期間の出力波形の変化について詳細に検討する。図２（ｂ）では上記期間における出力波形変化を、時間軸を拡大して示している。本実施形態では、ＶＬ電圧レベルを決定するｎ型トランジスタ１１ｂと１１ｃとを異なるタイミングでＯＮさせることを特徴としている。例えば、これら２つのトランジスタを同時にＯＮする場合（図２（ｂ）中の期間Ｔ１）と比較してｎ型トランジスタ１１ｃが遅れてＯＮする場合（図２（ｂ）中の期間Ｔ２）には、ｎ型トランジスタ１１ｂのみのＯＮ抵抗で放電させるため波形の立下りはなまり、また、ｎ型トランジスタ１１ｃのＯＮ開始時間の遅れを調整することにより、出力波形のなまりを調整できる。このように出力波形の立下りをなまらせると、実質的に垂直ＣＣＤゲートがＶＬ電圧レベルに到達する時間が長くなり、電荷の転送効率は向上する。

従って、本実施形態によれば、低速で小信号電荷量の完全転送を優先する駆動の場合にはｎ型トランジスタ１１ｂと１１ｃとを異なるタイミングでＯＮさせて、出力波形をなまらせ、電荷転送効率を向上させることが可能となる。また、高速転送を優先する駆動の場合はｎ型トランジスタ１１ｂと１１ｃとを同時にＯＮさせることで、出力波形の変化を急峻なものとし高速駆動を実現できる。

なお、本実施形態では、Ｖドライバ８００は３値の出力を発生させる回路としたが、２値あるいは３値以上の出力を発生させる構成であってもよい。ＶＬ電圧レベルからＶＭ電圧レベルへの立上り波形に関しては、例えば、ＶＭ電圧レベルを出力するトランジスタを複数設けてゲート電圧印加タイミングを制御すればよい。ＶＨ電圧レベル、あるいはその他の電圧レベルを出力する場合も同様である。

以下、図２におけるｎ型トランジスタ１１ｂのゲートＬ１とｎ型トランジスタ１１ｃのゲートＬ２とに電圧を印加する回路構成を含めたＶドライバの出力回路構成について説明する。

図３に本実施形態の第１変形例におけるＶドライバの出力回路の概略構成図とゲートＬ１、Ｌ２への信号入力タイミングを示す。図３（ａ）は概略構成図を示し、図３（ｂ）はタイミングを示す。図３に示すように、ゲートＬ２には、ＡＮＤ回路が接続されており、ＡＮＤ回路の一方の入力部にはＴＧ６００からの信号が入力されるが、他方の入力部には遅延回路１２ａ、１２ｂ、１２ｃが接続されており、ゲートＬ１への入力信号に対して所定の遅延を発生させる。ＡＮＤ回路の一方の入力部から分岐した信号線はゲートＬ１に接続されている。

まず、ｎ型トランジスタ１１ｂと１１ｃとをＯＮさせる立上り時についてこの回路の動作を説明する。ＴＧ６００から入力された信号はそのままゲートＬ１に入力されるが、ゲートＬ２には、ゲートＬ１に入力される信号と、それに対して遅延回路１２ａ、１２ｂ、１２ｃを経由した信号との積が入力される。従って、遅延回路の定数に応じた時間だけゲートＬ２の電圧立上りが遅れる。一方、信号の立下りについてはＡＮＤ回路で遅延の影響は無くなるので、ゲートＬ１、Ｌ２において、ほぼ同じタイミングでの立下りとなる。

なお、図３には遅延回路を３個備えた構成を示したが、複数の垂直ＣＣＤゲートの負荷容量に応じて、回路数を増減させる等で遅延時間を調整し、垂直ＣＣＤの駆動波形をそれぞれのゲートで最適化できる。

図４に本実施形態の第２変形例におけるＶドライバの出力回路の概略構成図を示す。

図４に示した構成では、図３に示した構成に対し、ＡＮＤ回路の出力とゲートＬ１への信号入力線との間に、ゲートＬ２への信号入力線と接続された切替えスイッチ１３ａを追加している点で異なる。切替えスイッチ１３ａを動作させることで、遅延回路を通してゲートＬ２へ信号を入力するか否かの選択ができるため、低速／高速駆動の切替えが実現できる。なお、図１の構成においてマイコン５００から直接、Ｖドライバ８００に信号を入力して切替えスイッチ１３ａを動作させてもよい（図１中の点線部）。また、複数の垂直ＣＣＤゲートに対して一律に切替えスイッチ１３ａを切替えてもよく、あるいは垂直ＣＣＤゲート毎にスイッチ１３ａを切替えてもよい。

図５に本実施形態の第３変形例におけるＶドライバの出力回路の概略構成図を示す。

図５に示した構成では、図４に示した構成に対し、ＡＮＤ回路の一方の入力において、遅延回路１２ａ、１２ｂ、１２ｃの前後に、ＡＮＤ回路の入力部と直接接続する信号線を設け、さらに各々の信号線とＡＮＤ回路の入力部との間に切替えスイッチ１３ｂを追加している点で異なる。切替えスイッチ１３ｂを動作させることで、ゲートＬ２に入力される信号の遅延時間を段階的に選択でき、特に低速駆動時のタイミング調整が容易となる。なお、図１の構成においてマイコン５００から直接、Ｖドライバ８００に信号を入力して切替えスイッチ１３ｂを動作させてもよい（図１中の点線部）。

なお、遅延回路１２ａ、１２ｂ、１２ｃは図６に示すようにｐ型ＭＯＳトランジスタ２０とｎ型ＭＯＳトランジスタ２１で構成されるＣＭＯＳインバータの多段接続回路で構成してもよい。この場合は接続段数により遅延時間を調整できる。

また、図７に示すように抵抗３０とコンデンサ３１で構成されるＣＲ回路で構成してもよい。この場合は、抵抗値及びコンデンサの容量値によって遅延時間が調整される。

また、図８に示すようにエッジ検出４０で入力信号の立上りと立下りを検出し、クロックカウンタ４１のカウント開始トリガとし、カウント終了信号をラッチ４２の入力信号のラッチトリガとする構成でもよい。

また、本実施形態で説明したＶドライバを図１に示した撮像装置に適用すると、撮影起動のタイムラグが減少して連写性能を向上でき、短時間露光時の画質を向上できる。

本発明の垂直ＣＣＤドライバは、固体撮像素子における高速信号電荷転送と小信号電荷の完全転送とを両立可能とできる点で、一体型ビデオカメラ、デジタルスチルカメラ、医療用内視鏡用撮像装置に用いるのに好適である。

本発明の実施形態に係る撮像装置の概略構成図 本発明の実施形態におけるＶドライバの出力回路の概略構成図と動作を説明するタイミングチャート 本発明の実施形態の第１変形例におけるＶドライバの出力回路の概略構成図とゲートＬ１、Ｌ２への信号入力タイミングを示す図 本発明の実施形態の第２変形例におけるＶドライバの出力回路の概略構成図 本発明の実施形態の第３変形例におけるＶドライバの出力回路の概略構成図 本発明の実施形態における遅延回路の一例を示す図 本発明の実施形態における遅延回路の別の一例を示す図 本発明の実施形態における遅延回路のさらなる別の一例を示す図 従来のＣＣＤ固体撮像装置全体の構成図 従来のＣＣＤ固体撮像素子を説明するための模式図及びＣＣＤ固体撮像素子に印加するパルスのタイミングチャート

符号の説明

１０ ｐ型ＭＯＳトランジスタ
１１ａ ｎ型ＭＯＳトランジスタ
１１ｂ ｎ型ＭＯＳトランジスタ
１１ｃ ｎ型ＭＯＳトランジスタ
１２ａ 遅延回路
１２ｂ 遅延回路
１２ｃ 遅延回路
１３ａ 切替えスイッチ
１３ｂ 切替えスイッチ
２０ ｐ型ＭＯＳトランジスタ
２１ ｎ型ＭＯＳトランジスタ
３０ 抵抗
３１ コンデンサ
４０ エッジ検出回路
４１ クロックカウンタ回路
４２ ラッチ回路
１０１ 光学レンズ
１０２ ＣＣＤ固体撮像素子
１０３ 画像信号処理回路
１０３ａ ノイズキャンセラ
１０３ｂ 増幅及びアナログ−デジタル変換手段
１０３ｃ デジタルシグナルプロセッサー及びデジタル−アナログ変換手段
１０４ 駆動回路
１０４ａ タイミングジェネレータ
１０４ｂ 垂直ＣＣＤドライバ（Ｖドライバ）
１０５ 表示部
１０６ 受光部
１０７ 垂直転送部（垂直ＣＣＤ）
１０８ 撮像部
１０９ 水平転送部（水平ＣＣＤ）
１１０ 出力部１１０
２００ 固体撮像素子
３００ アナログ回路部
４００ デジタルシグナルプロセッサー（ＤＳＰ）
５００ マイコン
６００ タイミングジェネレータ
７００ Ｈドライバ
８００ Ｖドライバ

Claims (4)

1. 入射光量に応じた信号電荷を蓄積する複数の光電変換部と、前記光電変換部に蓄積された信号電荷を転送する垂直ＣＣＤを備えた固体撮像装置を駆動する垂直ＣＣＤドライバにおいて、
   出力回路は２値以上の電圧レベルを出力する複数の出力部を備え、
   前記複数の出力部のそれぞれにおいて、同一電圧レベルを決定する出力トランジスタを複数備えており、
   前記同一電圧レベルを決定する出力トランジスタのゲート電圧を異なるタイミングで印加することを特徴とする垂直ＣＣＤドライバ。
2. 前記複数の出力部間で、前記同一電圧レベルを決定する出力トランジスタのゲート電圧を異なるタイミングで印加することを特徴とする請求項１記載の垂直ＣＣＤドライバ。
3. 前記垂直ＣＣＤの駆動モードに応じて、前記出力トランジスタのゲート電圧印加タイミングを切替えることを特徴とする請求項１または２記載の垂直ＣＣＤドライバ。
4. ＣＣＤ固体撮像素子と、請求項１ないし３のいずれかに記載の垂直ＣＣＤドライバとを少なくとも搭載することを特徴とする撮像装置。

Images