JP2008193139A - 出力回路及びそれを用いた検出スイッチ - Google Patents

Abstract

【課題】無負荷及び有負荷での漏れ電流の検出感度を好適に設定することができる出力回路及びそれを用いた検出スイッチを提供する。
【解決手段】制御手段１１は、電源投入時に、スイッチング素子２１のオン状態において、出力電流検出手段２５により検出された出力電流に基づいて、出力電圧検出手段２４による漏れ電流の検出感度を変更して記憶手段１２に記憶させる設定ステップと、設定ステップ終了後に、記憶手段１２に記憶される検出感度に従って、出力電圧検出手段２４による漏れ電流の検出を行う検出ステップとを備える。
【選択図】図１

Description

本発明は、出力回路及びそれを用いた検出スイッチに関するものである。

従来、検出スイッチなどに用いられる出力回路として種々のものが提案されている（例えば特許文献１など）。こうした出力回路を安全機器に使用する場合には、安全規格上、その破損検知（出力破損検知）を行う必要がある。

図５は、こうした出力破損検知の一例として、漏れ電流の検出を行う出力回路を示す回路ブロック図である。同図に示されるように、直流電源９１のプラス側端子及びマイナス側端子には、電源ラインＬ１及びグランドＧＮＤがそれぞれ電気的に接続されている。そして、出力回路は、電源ラインＬ１及びグランドＧＮＤの間で、負荷９２に直列接続可能に構成されたスイッチング素子９３を備える。このスイッチング素子９３は、制御手段（図示略）からの制御信号に基づいてスイッチング動作を行うことで、前記負荷９２に対する電力供給を実行又は停止する。

また、出力回路は、スイッチング素子９３及び負荷９２の接続ラインＬ２と前記電源ラインＬ１との間に電気的に接続された双方向整流素子９５を備える。この双方向整流素子９５は、スイッチング素子９３に過剰な電圧が加わって、該スイッチング素子９３が破損することを防止するためのものである。ただし、双方向整流素子９５は、その構造上、前記電源ラインＬ１及び前記接続ラインＬ２の間に漏れ電流を発生する。

さらに、出力回路は、前記負荷９２に並列接続されるように前記接続ラインＬ２とグランドＧＮＤとの間に電気的に接続された、直列接続の検出抵抗９６，９７を備えるとともに、これら検出抵抗９６，９７の接続点に電気的に接続され、該検出抵抗９６，９７を流れる漏れ電流を検出（言い換えると、スイッチング素子９３、双方向整流素子９５に流れる漏れ電流を検出抵抗９６，９７を流れる漏れ電流として検出）する漏れ電流検出手段９８を備える。漏れ電流検出手段９８は、オペアンプを主体に構成されており、前記検出抵抗９６，９７に流れる漏れ電流に応じた出力電圧を生成してこれを制御手段に出力する。

制御手段は、この出力電圧のレベル（電圧値）に基づいて、出力破損検知を行う。そして、出力破損が検知されると、制御手段は、ロックアウト（機能停止）するなど適宜の対処処理を行う。
特開２００５−５１３１７号公報

ところで、上述した漏れ電流の検出に際しては、前記検出抵抗９６のインピーダンスに比べて負荷９２のインピーダンスが十分に小さく、従って漏れ電流の大部分が負荷９２に流れるものとしている。換言すれば、前記検出抵抗９６，９７を流れる漏れ電流に基づき前記漏れ電流検出手段９８により生成される出力電圧のレベルは小さくなるため、制御手段は、この微少な出力電圧のレベルに基づく敏感な検出感度にて出力破損検知を行っている。

一方、例えば顧客へのデモンストレーション時など、負荷９２を割愛した無負荷で動作させた場合には、漏れ電流の全てが前記検出抵抗９６，９７に流れることになる。この場合、前記漏れ電流検出手段９８により生成される出力電圧のレベルは大きくなるため、制御手段は、この出力電圧のレベルに基づいて徒に出力破損を検知して、対処処理を行うことになる。従って、このような徒な出力破損の検知を回避するためには、制御手段による出力破損検知の検出感度を鈍感にせざるを得なかった。

本発明の目的は、無負荷及び有負荷での漏れ電流の検出感度を好適に設定することができる出力回路及びそれを用いた検出スイッチを提供することにある。

上記問題点を解決するために、請求項１に記載の発明は、電源ライン及びグランドラインの間に接続されるとともに、負荷に直列接続可能に構成され、制御手段からの制御信号に基づきスイッチング動作を行うことで、前記負荷に対して電力供給を行うスイッチング素子と、前記スイッチング素子と並列に接続される双方向整流素子と、一方が前記双方向整流素子に接続されるとともに、他方が前記電源ラインと前記グランドラインとの前記双方向整流素子が接続されたラインと反対のラインに接続されて、前記双方向整流素子と直列接続された検出抵抗に流れる漏れ電流を検出する漏れ電流検出手段を備え、前記スイッチング素子及び前記負荷が接続される前記電源ラインと前記グランドラインとの間の経路に検知抵抗を接続し、前記検知抵抗に流れる出力電流を検出する出力電流検出手段とを備えた出力回路において、電源投入時に、前記スイッチング素子のオン状態において、前記出力電流検出手段により検出された出力電流に基づいて、漏れ電流検知の検出感度を設定して記憶する記憶手段と、前記漏れ電流検出手段は、前記記憶手段への前記検出感度の記憶された後に、前記記憶手段に記憶される前記検出感度により漏れ電流の検出を行うことを要旨とする。

同構成によれば、前記スイッチング素子に前記負荷が直列接続されている場合には、該スイッチング素子のオン状態において、前記電源ライン及び前記グランドラインの間に、前記検知抵抗及び前記検出抵抗又は前記負荷を介して電流が流れる。このとき、一般に前記検出抵抗に比べて前記負荷のインピーダンスが小さいことから、前記検知抵抗に流れる出力電流が大きくなる。一方、前記スイッチング素子に前記負荷が直列接続されていない場合には、該スイッチング素子のオン状態において、前記電源ライン及び前記グランドの間に、前記検知抵抗及び前記検出抵抗を介して電流が流れる。このとき、前記検出抵抗のインピーダンスが大きいことから、前記検知抵抗に流れる出力電流が小さくなる。従って、電源投入時に、前記出力電流検出手段により前記検知抵抗に流れる出力電流を検出することで、前記負荷の有無が確認される。そして、前記出力電流検出手段により検出された出力電流に基づいて、漏れ電流検知の検出感度が設定され記憶手段に記憶される。前記漏れ電流検出手段は、前記記憶手段への前記検出感度の記憶された後に、前記記憶手段に記憶される前記検出感度、即ち前記負荷の有無に応じて好適に設定された検出感度により漏れ電流の検出を行うことができる。

請求項２に記載の発明は、請求項１に記載の出力回路において、前記スイッチング素子は、前記制御信号がハイのときにオンする第１スイッチング素子と、前記制御信号がローのときにオンする第２スイッチング素子とから構成され、前記負荷は、前記電源ラインと前記グランドラインとの間に一方のスイッチング素子と直列接続可能に構成されると共に、前記双方向整流素子は、前記第１スイッチング素子及び第２スイッチング素子それぞれに並列に接続される第１双方向整流素子と第２双方向整流素子とを備え、前記漏れ電流検出手段は、前記第１双方向整流素子と直列に接続された第１検出抵抗に流れる漏れ電流を検出する第１漏れ電流検出手段と、前記第２双方向整流素子と直列に接続された第２検出抵抗に流れる漏れ電流を検出する第２漏れ電流検出手段と、を備え、前記出力電流検出手段は、前記第１スイッチング素子及び前記負荷が接続される前記電源ラインと前記グランドラインとの間の経路に第１検知抵抗を接続し、前記第１検知抵抗に流れる出力電流を検出する第１出力電流検出手段と、前記第２スイッチング素子及び前記負荷が接続される前記電源ラインと前記グランドラインとの間の経路に第２検知抵抗を接続し、前記第２検知抵抗に流れる出力電流を検出する第２出力電流検出手段とを備え、前記制御手段からの前記制御信号により出力制御を行う前記スイッチング素子を前記第１スイッチング素子と第２スイッチング素子とから一方を選択する選択手段とを備えたことを要旨とする。

同構成によれば、前記負荷の特性に応じてハイサイド出力又はローサイド出力を選択することができ、例えばハイサイド出力及びローサイド出力のそれぞれに個別の出力回路を製造する場合に比べて、機種統一によるコストの削減や、ユーザの利便性の向上を図ることができる。

請求項３に記載の発明は、請求項２に記載の出力回路において、前記第１漏れ電流検出手段は、前記第２漏れ電流検出手段として兼用されてなることを要旨とする。
同構成によれば、前記第１漏れ電流検出手段は、前記第２漏れ電流検出手段として兼用されることで、部品点数を削減することができる。

請求項４に記載の発明は、請求項１〜３のいずれか一項に記載の出力回路において、前記制御手段は、前記漏れ電流検出手段による漏れ電流の検出を無効化することを要旨とする。

同構成によれば、前記漏れ電流検出手段による漏れ電流の検出が無効化されることで、未だ漏れ電流の検出感度が決定しない状態で無駄に漏れ電流の検出を行うことを回避できる。

請求項５に記載の発明は、請求項１〜４のいずれか一項に記載の出力回路と、
検出領域の物体の有無を検出する検出手段とを備え、前記制御手段は、前記検出手段が物体を検出したか否かを判定し、この判定結果に基づいて前記スイッチング素子に前記制御信号を出力する検出スイッチであることを要旨とする。

同構成によれば、無負荷及び有負荷での漏れ電流の検出感度を好適に設定することができる検出スイッチを提供することができる。

本発明では、無負荷及び有負荷での漏れ電流の検出感度を好適に設定することができる出力回路及びそれを用いた検出スイッチを提供することができる。

（第１の実施形態）
以下、本発明を具体化した第１の実施形態について図面に従って説明する。
図１は、本実施形態に係る検出スイッチとしての光電スイッチ（さらに具体的には、多光軸光電スイッチ）を示す回路ブロック図である。同図に示されるように、この光電スイッチは、コントローラ１と、該コントローラ１に電気的に接続された投光器２、受光器３及び出力部４とを備えて構成される。

投光器２は、複数の投光素子６及びこれら投光素子６と電気的に接続された投光回路７を備えており、コントローラ１の制御手段１１により投光回路７が駆動制御されることで、前記複数の投光素子６の発光タイミングを順次切り替えるように各投光素子６を発光駆動する。

受光器３は、前記複数の投光素子６と一対一で対応するように対向配置された複数の受光素子８及びこれら受光素子８と電気的に接続された受光回路９を備えており、前記制御手段１１により受光回路９が駆動制御されることで、前記各投光素子６の発光タイミングに合わせてこれに対向する受光素子８がその出力信号を制御手段１１に出力するように前記複数の受光素子８の出力タイミングを順次切り替える。

前記制御手段１１は、全ての受光素子８の出力信号をその論理和として入力することで、各対向する投光素子６及び受光素子８の間に形成される少なくとも一つの光軸Ｌが遮光状態にあるか否かを判定する。そして、制御手段１１は、この判定結果に基づいて、例えばこれら光軸Ｌによって区画された進入禁止区域への作業者の進入を検出する。

直流電源２０のプラス側端子及びマイナス側端子には、電源ラインＬ１及びグランドラインを構成するグランドＧＮＤがそれぞれ電気的に接続されている。そして、前記出力部４は、電源ラインＬ１に一方の端子が電気的に接続された検知抵抗としての出力電流検知用抵抗Ｒ１を備えるとともに、該出力電流検知用抵抗Ｒ１の他方の端子にソースが電気的に接続された、例えばＰ−ＭＯＳトランジスタからなるスイッチング素子２１を備える。なお、スイッチング素子２１のドレインは抵抗Ｒ２を介してグランドＧＮＤに電気的に接続されるとともに、該スイッチング素子２１のゲートは前記制御手段１１に電気的に接続されている。このスイッチング素子２１は、前記制御手段１１からの制御信号に基づきスイッチング動作を行う。具体的には、スイッチング素子２１は、前記制御信号がハイのときにオンする。

スイッチング素子２１のドレイン及び抵抗Ｒ２の接続点Ｃ１には、接続ラインＬ２が電気的に接続されている。そして、出力部４は、この接続ラインＬ２及びグランドＧＮＤの間に負荷２２が電気的に接続可能に構成されている。つまり、スイッチング素子２１及び負荷２２は、電源ラインＬ１及びグランドＧＮＤの間において直列接続可能に構成されている。前記スイッチング素子２１は、制御手段１１からの制御信号に基づいてスイッチング動作を行うことで、前記負荷２２に対する電力供給を実行又は停止する。このように電力供給の制御される負荷２２は、例えば進入禁止区域への作業者の進入が検出された際に警報を発するなど、安全上の適宜の処理を行うための負荷（安全機器用の負荷）である。なお、出力部４は、負荷２２に対する電力供給時に、該負荷２２に対する出力をＬ（ロー）レベルからＨ（ハイ）レベルに立ち上げるハイサイド出力を行うように構成されている。

また、前記出力部４は、前記電源ラインＬ１及び前記接続ラインＬ２の間に電気的に接続された双方向整流素子としての双方向ツェナー２３を備える。この双方向ツェナー２３は、例えば外来ノイズの影響によって電源ラインＬ１及び接続ラインＬ２の間に所定電圧（例えば３３Ｖ）を超えた電圧が加わったときに、これら電源ラインＬ１及び接続ラインＬ２の間で電流の流れを許容する。これは、前記スイッチング素子２１に過剰な電圧が加わって、該スイッチング素子２１が破損することを防止するためである。ただし、双方向ツェナー２３は、その構造上、前記電源ラインＬ１及び前記接続ラインＬ２の間に漏れ電流を発生する場合がある。特に、不良品である場合には顕著に現れる。また、スイッチング素子２１についても同様のことが言える。

さらに、出力部４は、前記負荷２２に並列接続されるように前記接続ラインＬ２とグランドＧＮＤとの間に電気的に接続された、検出抵抗としての直列接続の出力電圧検知用抵抗Ｒ３，Ｒ４を備えるとともに、これら出力電圧検知用抵抗Ｒ３，Ｒ４の接続点Ｃ２に電気的に接続された漏れ電流検出手段としての出力電圧検出手段２４を備える。この出力電圧検出手段２４は、オペアンプ２４ａを主体に構成されており、そのプラス入力端子において前記接続点Ｃ２に接続されるとともに、そのマイナス入力端子が出力端子に接続され、更に該出力端子は前記制御手段１１に電気的に接続されている。出力電圧検出手段２４は、出力電圧検知用抵抗Ｒ３，Ｒ４を流れる漏れ電流に応じた前記接続点Ｃ２の電圧に基づき出力電圧Ｖｏを生成して前記制御手段１１に出力する。

前記制御手段１１は、前記出力電圧検出手段２４からの出力電圧Ｖｏに基づき、前記出力電圧検知用抵抗Ｒ３，Ｒ４を流れる漏れ電流を検出し、出力破損検知を行う。具体的には、前記制御手段１１は、前記出力電圧検出手段２４からの出力電圧Ｖｏと電源投入時に設定された所定閾値Ｖｔｈとを大小比較することで、一定値以上の漏れ電流を検出する。この所定閾値Ｖｔｈは、前記負荷２２の有無に応じて選択的に設定される漏れ電流の検出（出力破損検知）に好適な値であって、前記コントローラ１の記憶手段１２に記憶されている。つまり、出力電圧Ｖｏのチェックに係る所定閾値Ｖｔｈ、即ち前記出力電圧検出手段２４による漏れ電流の検出感度は、電源投入時の前記負荷２２の有無に応じて変更される。

詳述すると、前記負荷２２が接続されている場合には、漏れ電流は、抵抗Ｒ２、出力電圧検知用抵抗Ｒ３，Ｒ４又は負荷２２を介してグランドＧＮＤに流れる。一方、前記負荷２２が接続されていない場合には、漏れ電流は、抵抗Ｒ２又は出力電圧検知用抵抗Ｒ３，Ｒ４を介してグランドＧＮＤに流れる。つまり、前記負荷２２が接続されていない場合には、該負荷２２が接続されている場合に比べて出力電圧検知用抵抗Ｒ３，Ｒ４を流れる漏れ電流が大きくなって前記接続点Ｃ２の電圧、即ち漏れ電流の検出に係る出力電圧Ｖｏが大きくなる。本実施形態において、前記制御手段１１は、前記負荷２２の有無に応じたこのような出力電圧Ｖｏの特性を考慮して、前記負荷２２が接続されていない場合に、漏れ電流の検出感度（出力電圧Ｖｏの検知能力）を下げるべく、所定閾値Ｖｔｈを大きい側の一定値に設定してこれを記憶手段１２に記憶させ、前記負荷２２が接続されている場合に、漏れ電流の検出感度を上げるべく、所定閾値Ｖｔｈを小さい側の一定値に設定してこれを記憶手段１２に記憶させる。

なお、前記出力電圧検出手段２４からの出力電圧Ｖｏと上述の態様で設定された所定閾値Ｖｔｈとの大小比較により、漏れ電流が検出（出力破損が検知）されると、制御手段１１は、ロックアウト（機能停止）するなど適宜の対処処理を行う。

また、出力部４は、前記出力電流検知用抵抗Ｒ１及びスイッチング素子２１のソースの接続点Ｃ３に電気的に接続された出力電流検出手段２５を備える。この出力電流検出手段２５は、コンパレータ２５ａを主体に構成されており、そのマイナス入力端子において前記接続点Ｃ３に接続されるとともに、プラス入力端子が所定電圧（例えば０．３Ｖ）Ｖｓを有する電源２５ｂを介して前記電源ラインＬ１に接続され、更に該出力端子は前記制御手段１１に電気的に接続されている。出力電流検出手段２５は、出力電流検知用抵抗Ｒ１を流れる出力電流に応じて生じるその両端子間の電圧Ｖ１と電源２５ｂの所定電圧Ｖｓとの比較結果に応じてレベル（Ｈ又はＬ）の切り替えられる出力信号Ｓｏを前記制御手段１１に出力する。

ここで、前記スイッチング素子２１に負荷２２が直列接続されている場合には、該スイッチング素子２１のオン状態において、出力電流検知用抵抗Ｒ１を流れる出力電流は、抵抗Ｒ２、出力電圧検知用抵抗Ｒ３，Ｒ４又は負荷２２を介してグランドＧＮＤに流れる。本実施形態では、前記抵抗Ｒ２、出力電圧検知用抵抗Ｒ３に比べて前記負荷２２のインピーダンスが小さく設定されており、これにより、前記出力電流検知用抵抗Ｒ１に流れる出力電流が所定の値以上に大きくなる。この結果、出力電流検知用抵抗Ｒ１の両端子間の電圧Ｖ１は、前記所定電圧Ｖｓよりも大きくなり、コンパレータ２５ａ（出力電流検出手段２５）は、その出力端子からＨレベルとなる出力信号Ｓｏを前記制御手段１１に出力する。

一方、前記スイッチング素子２１に負荷２２が直列接続されていない場合には、該スイッチング素子２１のオン状態において、出力電流検知用抵抗Ｒ１を流れる出力電流は、前記抵抗Ｒ２又は出力電圧検知用抵抗Ｒ３，Ｒ４を介してグランドＧＮＤに流れる。このとき、前記抵抗Ｒ２、出力電圧検知用抵抗Ｒ３のインピーダンスが大きいことから、前記出力電流検知用抵抗Ｒ１に流れる出力電流が所定の値よりも小さくなる。この結果、出力電流検知用抵抗Ｒ１の両端子間の電圧Ｖ１は、前記所定電圧Ｖｓよりも小さくなり、コンパレータ２５ａ（出力電流検出手段２５）は、その出力端子からＬレベルとなる出力信号Ｓｏを前記制御手段１１に出力する。

従って、前記制御手段１１は、電源投入時（起動時）に、前記出力電流検出手段２５からの出力信号Ｓｏのレベルに基づき、前記出力電流検知用抵抗Ｒ１に流れる出力電流の大小を判断することで、前記負荷２２の有無を検出する。このように検出された負荷２２の有無に応じて、制御手段１１により前記所定閾値Ｖｔｈ、即ち前記出力電圧検出手段２４による漏れ電流の検出感度が変更されることは既述のとおりである。

ここで、光電スイッチの動作について概略的に説明する。まず、電源投入に伴い光電スイッチが起動されると、前記出力信号Ｓｏのレベルに基づき負荷２２の有無が検出されるとともに、その検出結果に応じた所定閾値Ｖｔｈが設定される。同時に、各対向する投光素子６及び受光素子８間に形成される少なくとも一つの光軸Ｌが遮光状態にあるか否かの判定が開始される。

そして、各対向する投光素子６及び受光素子８間に形成される少なくとも一つの光軸Ｌが遮光状態にあると判定され、例えば前記進入禁止区域への作業者の進入が検出されると、前記負荷２２に給電すべく、前記スイッチング素子２１がオン状態になる制御信号が該スイッチング素子２１に出力される。このとき、負荷２２により、例えば警報を発するなど、安全上の適宜の処理が行われる。

また、前記スイッチング素子２１のオフ状態において、前記出力電圧検出手段２４からの出力電圧Ｖｏと上述の態様で設定された所定閾値Ｖｔｈとの大小比較により、漏れ電流が検出（出力破損が検知）されると、制御手段１１により、ロックアウト（機能停止）するなど適宜の対処処理が行われる。

この際、前記負荷２２の存在する場合には、制御手段１１は、これに対応して好適に設定された敏感な検出感度（所定閾値Ｖｔｈ）に従って前記出力電圧検出手段２４による漏れ電流の検出を行うことができ、出力破損を迅速に検知して、対処処理を行うことができる。

一方、例えば顧客へのデモンストレーション時など、負荷２２を割愛した無負荷の場合には、制御手段１１は、これに対応して好適に設定された鈍感な検出感度（所定閾値Ｖｔｈ）に従って前記出力電圧検出手段２４による漏れ電流の検出を行うことができ、徒に出力破損を検知して、対処処理を行うことを回避できる。

次に、前記制御手段１１による漏れ電流の検出感度設定等の処理態様について、図２のフローチャートに従って説明する。同図に示されるように、電源が投入されると（ステップＳ１）、制御手段１１は本来の処理を行う（ステップＳ２）。具体的には、制御手段１１は、各対向する投光素子６及び受光素子８間に形成される少なくとも一つの光軸Ｌが遮光状態にあるか否かを判定する。そして、制御手段１１は、この判定結果に対応して前記スイッチング素子２１がオン状態になる制御信号を該スイッチング素子２１に出力しているか否かを判断する（ステップＳ３）。

ここで、前記スイッチング素子２１がオン状態になる制御信号を該スイッチング素子２１に出力している場合には、制御手段１１は、出力電流検出入力を調査する（ステップＳ４）。具体的には、制御手段１１は、前記出力電流検出手段２５からの出力信号Ｓｏのレベルに基づいて、前記出力電流検知用抵抗Ｒ１を流れる出力電流の大小を判定する。

そして、ステップＳ５において、負荷２２の接続時に相当する所定の値以上の大きな出力電流があると判断されると、制御手段１１は、出力電圧チェック強化モードに移行する（ステップＳ６）。具体的には、制御手段１１は、漏れ電流の検出感度がより敏感になるように、該漏れ電流の検出（出力破損検知）に係る前記所定閾値Ｖｔｈをより小さい値に設定する。

一方、ステップＳ５において、負荷２２の接続時に相当する所定の値以上の大きな出力電流がないと判断されると、制御手段１１は、出力電圧チェック手加減モードに移行する（ステップＳ７）。具体的には、制御手段１１は、漏れ電流の検出感度がより鈍感になるように、該漏れ電流の検出（出力破損検知）に係る前記所定閾値Ｖｔｈをより大きい値に設定する。

なお、ステップＳ６又はＳ７においていずれかの所定閾値Ｖｔｈを設定して出力電圧チェックの厳密度を変化させた制御手段１１は、その設定した所定閾値Ｖｔｈをコントローラ１の記憶手段１２に記憶する。そして、制御手段１１は、ステップＳ２に戻って同様の処理を繰り返す。また、ステップＳ３において前記スイッチング素子２１がオン状態になる制御信号を該スイッチング素子２１に出力してない場合も、制御手段１１は、ステップＳ２に戻って同様の処理を繰り返す。

上記において、電源投入直後、ステップＳ６又はＳ７において最初にいずれかの所定閾値Ｖｔｈを設定し、記憶手段１２に記憶させる段階が設定ステップに相当する。そして、この設定ステップの終了後、設定済みの所定閾値Ｖｔｈを保持する段階が検出ステップに相当する。前記制御手段１１は、この検出ステップにおいて、図示しない漏れ電流の検出ルーチンを割り込み処理するようになっており、該検出ルーチンにおいて、前記記憶手段１２から前記所定閾値Ｖｔｈ（漏れ電流の検出感度）を読み込み、前述の態様で前記出力電圧検出手段２４による漏れ電流の検出を行う。一方、制御手段１１は、設定ステップにおいては、前記出力電圧検出手段２４からの出力電圧Ｖｏの入力に関わらず、漏れ電流の検出ルーチンを割り込み処理することはなく、該出力電圧検出手段２４による漏れ電流の検出を無効化する。

以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
（１）本実施形態では、電源投入時に、前記出力電流検出手段２５により前記出力電流検知用抵抗Ｒ１に流れる出力電流を検出することで、前記負荷２２の有無が確認される。前記制御手段１１は、前記設定ステップにおいて、前記出力電流検出手段２５により検出された出力電流に基づいて、即ち前記負荷２２の有無に応じて、前記出力電圧検出手段２４による漏れ電流の検出感度（所定閾値Ｖｔｈ）を変更して前記記憶手段１２に記憶させる。そして、前記制御手段１１は、前記検出ステップにおいて、前記記憶手段１２に記憶される前記検出感度、即ち前記負荷２２の有無に応じて好適に設定された検出感度に従って前記出力電圧検出手段２４による漏れ電流の検出を行うことができる。

そして、前記負荷２２の存在する場合には、制御手段１１は、これに対応して好適に設定された敏感な検出感度に従って前記出力電圧検出手段２４による漏れ電流の検出を行うことができ、出力破損を迅速に検知して、対処処理を行うことができる。

一方、例えば顧客へのデモンストレーション時など、負荷２２を割愛した無負荷の場合には、制御手段１１は、これに対応して好適に設定された鈍感な検出感度に従って前記出力電圧検出手段２４による漏れ電流の検出を行うことができ、徒に出力破損を検知して、対処処理を行うことを回避できる。

（２）本実施形態では、前記設定ステップにおいては、前記出力電圧検出手段２４による漏れ電流の検出が無効化されることで、未だ漏れ電流の検出感度（所定閾値Ｖｔｈ）が決定しない状態で無駄に漏れ電流の検出を行うことを回避できる。

（３）本実施形態では、前記出力電圧検出手段２４による漏れ電流の検出感度を、前記出力電流検出手段２５により検出された出力電流を表す電圧Ｖ１と所定電圧Ｖｓとの大小比較に基づく極めて簡易な構成で変更することができる。

（４）本実施形態では、安全機器用の負荷の存在に応じて好適に設定された検出感度に従って前記出力電圧検出手段２４による漏れ電流の検出を行うことができるため、安全規格において要求される出力破損検知をより好適に行うことができる。

（５）本実施形態では、無負荷及び有負荷での漏れ電流の検出感度を好適に設定することができる光電スイッチを提供することができる。
（第２の実施形態）
以下、本発明を具体化した第２の実施形態について図面に従って説明する。なお、第２の実施形態は、負荷に対する電力供給時に、該負荷に対する出力をＬレベルからＨレベルに立ち上げるハイサイド出力及び該負荷に対する出力をＨレベルからＬレベルに立ち下げるローサイド出力を選択的に行うことができるように主としてその出力部を変更した構成であるため、同様の部分についてはその詳細な説明は省略する。

図３は、本実施形態に係る光電スイッチを示す回路ブロック図である。同図に示されるように、この光電スイッチは、コントローラ３１と、該コントローラ３１に電気的に接続された操作スイッチ３２及び出力部３３と、図１に示した投光器２及び受光器３とを備えて構成される。

操作スイッチ３２は、ユーザによるハイサイド出力又はローサイド出力の選択操作を行うためのスイッチであって、該選択操作に応じた操作信号をコントローラ３１の制御手段４１に出力する。従って、制御手段４１は、この操作信号に基づいて出力部３３に接続される負荷に対する出力をハイサイド出力及びローサイド出力のいずれか一方に設定する。そして、制御手段４１は、設定されたハイサイド出力及びローサイド出力のいずれか一方を、前記コントローラ３１の記憶手段４２に記憶する。このように選択的に出力を設定するのは、負荷がＬレベルからＨレベルへの立ち上がりに合わせて電力供給可能なハイサイドタイプであっても、ＨレベルからＬレベルへの立ち下がりに合わせて電力供給可能なローサイドタイプであっても、一つの機種で対応できるようにするためである。

前記出力部３３は、電源ラインＬ１に一方の端子が電気的に接続された検知抵抗としてのハイサイド出力電流検知用抵抗Ｒ１１を備えるとともに、該ハイサイド出力電流検知用抵抗Ｒ１１の他方の端子にソースが電気的に接続された、例えばＰ−ＭＯＳトランジスタからなるスイッチング素子５１を備える。また、前記出力部３３は、グランドＧＮＤに一方の端子が電気的に接続された検知抵抗としてのローサイド出力電流検知用抵抗Ｒ１２を備えるとともに、該ローサイド出力電流検知用抵抗Ｒ１２の他方の端子にソースが電気的に接続された、例えばＮ−ＭＯＳトランジスタからなるスイッチング素子５２を備える。なお、これらスイッチング素子５１，５２のゲートは、それぞれ前記制御手段４１に電気的に接続されるとともに、該スイッチング素子５１，５２のドレイン同士は短絡されている。一方のスイッチング素子５１は、ハイサイド出力が設定されているときに前記制御手段４１からの制御信号に基づきスイッチング動作を行い、他方のスイッチング素子５２は、ローサイド出力が設定されているときに前記制御手段４１からの制御信号に基づきスイッチング動作を行う。具体的には、一方のスイッチング素子５１は、ハイサイド出力が設定されているときに前記制御信号がハイのときにオンし、他方のスイッチング素子５２は、ローサイド出力が設定されているときに前記制御信号がローのときにオンする。

両スイッチング素子５１，５２のドレイン同士の接続点Ｃ１１には、接続ラインＬ１２が電気的に接続されている。そして、出力部３３は、この接続ラインＬ１２及びグランドＧＮＤの間に、少なくともローサイドタイプではない負荷３４が電気的に接続可能に構成されている。つまり、一方のスイッチング素子５１及び負荷３４は、電源ラインＬ１及びグランドＧＮＤの間において直列接続可能に構成されている。前記スイッチング素子５１は、ハイサイド出力が設定されているときに制御手段４１からの制御信号に基づいてスイッチング動作を行うことで、前記負荷３４に対する電力供給を実行又は停止する。

また、出力部３３は、電源ラインＬ１及び接続ラインＬ１２の間に、少なくともハイサイドタイプではない負荷３５が電気的に接続可能に構成されている。つまり、負荷３５及び他方のスイッチング素子５２は、電源ラインＬ１及びグランドＧＮＤの間において直列接続可能に構成されている。前記スイッチング素子５２は、ローサイド出力が設定されているときに制御手段４１からの制御信号に基づいてスイッチング動作を行うことで、前記負荷３５に対する電力供給を実行又は停止する。

なお、負荷３４，３５は、設定されている出力（ハイサイド出力、ローサイド出力）に応じて対応する一方のみが接続可能であることはいうまでもない。
このように電力供給の制御される負荷３４，３５は、例えば前述した進入禁止区域への作業者の進入が検出された際に警報を発するなど、安全上の適宜の処理を行うための負荷（安全機器用の負荷）である。

前記出力部３３は、前記電源ラインＬ１及び前記接続ラインＬ１２の間に電気的に接続された双方向整流素子としての双方向ツェナー５３を備える。この双方向ツェナー５３は、例えば外来ノイズの影響によって電源ラインＬ１及び接続ラインＬ１２の間に所定電圧（例えば３３Ｖ）を超えた電圧が加わったときに、これら電源ラインＬ１及び接続ラインＬ１２の間で電流の流れを許容する。これは、前記スイッチング素子５１に過剰な電圧が加わって、該スイッチング素子５１が破損することを防止するためである。

また、前記出力部３３は、前記接続ラインＬ１２及びグランドＧＮＤの間に電気的に接続された双方向整流素子としての双方向ツェナー５４を備える。この双方向ツェナー５４は、例えば外来ノイズの影響によって接続ラインＬ１２及びグランドＧＮＤの間に所定電圧（例えば３３Ｖ）を超えた電圧が加わったときに、これら接続ラインＬ１２及びグランドＧＮＤの間で電流の流れを許容する。これは、前記スイッチング素子５２に過剰な電圧が加わって、該スイッチング素子５２が破損することを防止するためである。

ただし、双方向ツェナー５３、５４は、その構造上、前記電源ラインＬ１及び前記接続ラインＬ１２の間、該接続ラインＬ１２及びグランドＧＮＤの間に漏れ電流を発生する場合がある。特に、不良品である場合には顕著に現れる。また、スイッチング素子５１，５２についても同様のことが言える。

さらに、出力部３３は、前記負荷３４に並列接続されるように前記接続ラインＬ１２とグランドＧＮＤとの間に電気的に接続された、検出抵抗としての直列接続の出力電圧検知用抵抗Ｒ１３，Ｒ１４を備えるとともに、前記負荷３５に並列接続されるように前記電源ラインＬ１と接続ラインＬ１２との間に電気的に接続された検出抵抗としての出力電圧検知用抵抗Ｒ１５を備え、更に前記出力電圧検知用抵抗Ｒ１３，Ｒ１４の接続点Ｃ１２に電気的に接続された漏れ電流検出手段としての出力電圧検出手段５５を備える。この出力電圧検出手段５５は、オペアンプ５５ａを主体に構成されており、そのプラス入力端子において前記接続点Ｃ１２に接続されるとともに、そのマイナス入力端子が出力端子に接続され、更に該出力端子は前記制御手段４１に電気的に接続されている。出力電圧検出手段５５は、出力電圧検知用抵抗Ｒ１３〜Ｒ１５を流れる漏れ電流に応じた前記接続点Ｃ１２の電圧に基づき出力電圧Ｖｏを生成して前記制御手段４１に出力する。なお、出力部３３に負荷３４が接続される状態では、出力電圧検知用抵抗Ｒ１３が漏れ電流の検出に貢献し、出力部３３に負荷３５が接続される状態では、出力電圧検知用抵抗Ｒ１５が漏れ電流の検出に貢献する。

前記制御手段４１は、前記出力電圧検出手段５５からの出力電圧Ｖｏに基づき、前記出力電圧検知用抵抗Ｒ１３〜Ｒ１５を流れる漏れ電流を検出し、出力破損検知を行う。具体的には、前記制御手段４１は、前記出力電圧検出手段５５からの出力電圧Ｖｏと電源投入時に設定された所定閾値Ｖｔｈとを大小比較することで、一定値以上の漏れ電流を検出する。この所定閾値Ｖｔｈは、設定されているハイサイド出力、ローサイド出力において、対応する負荷３４、３５の有無に応じて選択的に設定される漏れ電流の検出（出力破損検知）に好適な値であって、前記記憶手段４２に記憶されている。つまり、出力電圧Ｖｏのチェックに係る所定閾値Ｖｔｈ、即ち前記出力電圧検出手段５５による漏れ電流の検出感度は、電源投入時の前記負荷３４、３５の有無に応じて変更される。

詳述すると、ハイサイド出力において、前記負荷３４が接続されている場合には、漏れ電流は、出力電圧検知用抵抗Ｒ１３，Ｒ１４又は負荷３４を介してグランドＧＮＤに流れる。一方、前記負荷３４が接続されていない場合には、漏れ電流は、出力電圧検知用抵抗Ｒ１３，Ｒ１４を介してグランドＧＮＤに流れる。つまり、前記負荷３４が接続されていない場合には、該負荷３４が接続されている場合に比べて出力電圧検知用抵抗Ｒ１３，Ｒ１４を流れる漏れ電流が大きくなって前記接続点Ｃ１２の電圧、即ち漏れ電流の検出に係る出力電圧Ｖｏが大きくなる。

同様に、ローサイド出力において、前記負荷３５が接続されている場合には、漏れ電流は、出力電圧検知用抵抗Ｒ１５又は負荷３５を介して電源ラインＬ１から流れる。そして、この漏れ電流は、出力電圧検知用抵抗Ｒ１３，Ｒ１４を介してグランドＧＮＤに流れる。一方、前記負荷３５が接続されていない場合には、漏れ電流は、出力電圧検知用抵抗Ｒ１５を介して電源ラインＬ１から流れる。そして、この漏れ電流は、出力電圧検知用抵抗Ｒ１３，Ｒ１４を介してグランドＧＮＤに流れる。つまり、前記負荷３５が接続されていない場合には、該負荷３５が接続されている場合に比べて出力電圧検知用抵抗Ｒ１３，Ｒ１４を流れる漏れ電流が大きくなって前記接続点Ｃ１２の電圧、即ち漏れ電流の検出に係る出力電圧Ｖｏが大きくなる。

前記制御手段４１は、設定されているハイサイド出力、ローサイド出力において、対応する負荷３４、３５の有無に応じたこのような出力電圧Ｖｏの特性を考慮して、該当する負荷３４、３５が接続されていない場合に、漏れ電流の検出感度（出力電圧Ｖｏの検知能力）を下げるべく、所定閾値Ｖｔｈを大きい側の一定値に設定してこれを記憶手段４２に記憶させ、前記負荷３４、３５が接続されている場合に、漏れ電流の検出感度を上げるべく、所定閾値Ｖｔｈを小さい側の一定値に設定してこれを記憶手段４２に記憶させる。

なお、出力電圧検出手段５５からの出力電圧Ｖｏと上述の態様で設定された所定閾値Ｖｔｈとの大小比較により、漏れ電流が検出（出力破損が検知）されると、制御手段４１は、ロックアウト（機能停止）するなど適宜の対処処理を行う。

また、出力部３３は、前記ハイサイド出力電流検知用抵抗Ｒ１１及び一方のスイッチング素子５１のソースの接続点Ｃ１３に電気的に接続された出力電流検出手段としてのハイサイド出力電流検出手段５７を備える。このハイサイド出力電流検出手段５７は、コンパレータ５７ａを主体に構成されており、そのマイナス入力端子において前記接続点Ｃ１３に接続されるとともに、プラス入力端子が所定電圧（例えば０．３Ｖ）Ｖｓ１を有する電源５７ｂを介して前記電源ラインＬ１に接続され、更に該出力端子は前記制御手段４１に電気的に接続されている。ハイサイド出力電流検出手段５７は、ハイサイド出力電流検知用抵抗Ｒ１１を流れる出力電流に応じて生じるその両端子間の電圧Ｖ１１と電源５７ｂの所定電圧Ｖｓ１との比較結果に応じてレベル（Ｈ又はＬ）の切り替えられる出力信号Ｓｏ１を前記制御手段４１に出力する。

さらに、出力部３３は、前記ローサイド出力電流検知用抵抗Ｒ１２及び他方のスイッチング素子５２のソースの接続点Ｃ１４に電気的に接続された出力電流検出手段としてのローサイド出力電流検出手段５８を備える。このローサイド出力電流検出手段５８は、コンパレータ５８ａを主体に構成されており、そのプラス入力端子において前記接続点Ｃ１４に接続されるとともに、マイナス入力端子が所定電圧（例えば０．３Ｖ）Ｖｓ２を有する電源５８ｂを介してグランドＧＮＤに接続され、更に該出力端子は前記制御手段４１に電気的に接続されている。ローサイド出力電流検出手段５８は、ローサイド出力電流検知用抵抗Ｒ１２を流れる出力電流に応じて生じるその両端子間の電圧Ｖ１２と電源５８ｂの所定電圧Ｖｓ２との比較結果に応じてレベル（Ｈ又はＬ）の切り替えられる出力信号Ｓｏ２を前記制御手段４１に出力する。

ここで、ハイサイド出力において、前記スイッチング素子５１に負荷３４が直列接続されている場合には、該スイッチング素子５１のオン状態において、ハイサイド出力電流検知用抵抗Ｒ１１を流れる出力電流は、出力電圧検知用抵抗Ｒ１３，Ｒ１４又は負荷３４を介してグランドＧＮＤに流れる。本実施形態では、出力電圧検知用抵抗Ｒ１３に比べて前記負荷３４のインピーダンスが小さく設定されており、これにより、前記ハイサイド出力電流検知用抵抗Ｒ１１に流れる出力電流が所定の値以上に大きくなる。この結果、ハイサイド出力電流検知用抵抗Ｒ１１の両端子間の電圧Ｖ１１は、前記所定電圧Ｖｓ１よりも大きくなり、コンパレータ５７ａ（ハイサイド出力電流検出手段５７）は、その出力端子からＨレベルとなる出力信号Ｓｏ１を前記制御手段４１に出力する。

一方、前記スイッチング素子５１に負荷３４が直列接続されていない場合には、該スイッチング素子５１のオン状態において、ハイサイド出力電流検知用抵抗Ｒ１１を流れる出力電流は、出力電圧検知用抵抗Ｒ１３，Ｒ１４を介してグランドＧＮＤに流れる。このとき、出力電圧検知用抵抗Ｒ１３のインピーダンスが大きいことから、前記ハイサイド出力電流検知用抵抗Ｒ１１に流れる出力電流が所定の値よりも小さくなる。この結果、ハイサイド出力電流検知用抵抗Ｒ１１の両端子間の電圧Ｖ１１は、前記所定電圧Ｖｓ１よりも小さくなり、コンパレータ５７ａ（ハイサイド出力電流検出手段５７）は、その出力端子からＬレベルとなる出力信号Ｓｏ１を前記制御手段４１に出力する。

あるいは、ローサイド出力において、前記スイッチング素子５２に負荷３５が直列接続されている場合には、該スイッチング素子５２のオン状態において、ローサイド出力電流検知用抵抗Ｒ１２を流れる出力電流は、出力電圧検知用抵抗Ｒ１５又は負荷３５を介して電源ラインＬ１から流れる。本実施形態では、出力電圧検知用抵抗Ｒ１５に比べて前記負荷３５のインピーダンスが小さく設定されており、これにより、前記ローサイド出力電流検知用抵抗Ｒ１２に流れる出力電流が所定の値以上に大きくなる。この結果、ローサイド出力電流検知用抵抗Ｒ１２の両端子間の電圧Ｖ１２は、前記所定電圧Ｖｓ２よりも大きくなり、コンパレータ５８ａ（ローサイド出力電流検出手段５８）は、その出力端子からＨレベルとなる出力信号Ｓｏ２を前記制御手段４１に出力する。

一方、前記スイッチング素子５２に負荷３５が直列接続されていない場合には、該スイッチング素子５２のオン状態において、ローサイド出力電流検知用抵抗Ｒ１２を流れる出力電流は、出力電圧検知用抵抗Ｒ１５を介して電源ラインＬ１から流れる。このとき、出力電圧検知用抵抗Ｒ１５のインピーダンスが大きいことから、前記ローサイド出力電流検知用抵抗Ｒ１２に流れる出力電流が所定の値よりも小さくなる。この結果、ローサイド出力電流検知用抵抗Ｒ１２の両端子間の電圧Ｖ１２は、前記所定電圧Ｖｓ２よりも小さくなり、コンパレータ５８ａ（ローサイド出力電流検出手段５８）は、その出力端子からＬレベルとなる出力信号Ｓｏ２を前記制御手段４１に出力する。

従って、前記制御手段４１は、電源投入時（起動時）に、設定されているハイサイド出力又はローサイド出力において、対応するハイサイド出力電流検出手段５７又はローサイド出力電流検出手段５８からの出力信号Ｓｏ１，Ｓｏ２のレベルに基づき、前記ハイサイド出力電流検知用抵抗Ｒ１１又はローサイド出力電流検知用抵抗Ｒ１２に流れる出力電流の大小を判断することで、前記負荷３４又は３５の有無を検出する。このように検出された負荷３４又は３５の有無に応じて、制御手段４１により前記所定閾値Ｖｔｈ、即ち前記出力電圧検出手段５５による漏れ電流の検出感度が変更されることは既述のとおりである。

なお、出力電圧検知用抵抗Ｒ１３，Ｒ１５のインピーダンスを前記負荷３４，３５のインピーダンスよりも大きく設定しているのは、一つの機種でハイサイド出力及びローサイド出力にそれぞれ対応できる構成したことによる、これら出力電圧検知用抵抗Ｒ１３，Ｒ１５自身を発生原因とする漏れ電流を抑制するためである。本実施形態では、出力電圧検知用抵抗Ｒ１３，Ｒ１５の各インピーダンスは、例えば４７０ｋΩに設定されており、負荷３４，３５の各インピーダンスは、例えば２．２ｋΩに設定されている。

ここで、電源ラインＬ１及び接続ラインＬ１２の間並びに接続ラインＬ１２及びグランドＧＮＤの間には、例えば０．０１μＦ程度の浮遊容量Ｃｐ１，Ｃｐ２が存在する。従って、スイッチング素子５１，５２をオフにしても、出力電圧Ｖｏが零付近に下がるまでには、前記負荷３４，３５のインピーダンス及び浮遊容量Ｃｐ１，Ｃｐ２の容量で決まる時定数分の遅れが生じる。そして、出力電圧Ｖｏが零付近に下がるまでは、出力破損検知（漏れ電流の検出）が阻害されることになる。しかしながら、時定数は２２μｓ（＝０．０１μＦ×２．２ｋΩ）であることから、実質的に出力破損検知に影響しない十分に短い時間となる。

また、出力部３３は、ダイオードＤ１及び過電流検知用抵抗Ｒ１７を介して前記電源ラインＬ１に電気的に接続された周知のハイサイド過電流検出手段５９を備える。このハイサイド過電流検出手段５９は、コンパレータ５９ａを主体に構成されており、そのマイナス入力端子において前記ダイオードＤ１及び前記接続点Ｃ１３に接続されるとともに、プラス入力端子が所定電圧（例えば１．２Ｖ）Ｖｓ３を有する電源５９ｂを介して前記電源ラインＬ１に接続され、更に該出力端子は前記制御手段４１に電気的に接続されている。ハイサイド過電流検出手段５９は、ダイオードＤ１及び過電流検知用抵抗Ｒ１７の両端子間の電圧と電源５９ｂの所定電圧Ｖｓ３との比較結果に応じてレベル（Ｈ又はＬ）の切り替えられる出力信号Ｓｏ３を前記制御手段４１に出力する。制御手段４１は、この出力信号Ｓｏ３のレベルに基づき、スイッチング素子５１に流れる過剰な電流の有無を判断する。これは、スイッチング素子５１に過剰な電流が流れた場合に、ロックアウト（機能停止）するなど制御手段４１により適宜の対処処理を行って、該スイッチング素子５１の破損を防止するためである。

さらに、出力部３３は、過電流検知用抵抗Ｒ１８及びダイオードＤ２を介してグランドＧＮＤに電気的に接続された周知のローサイド過電流検出手段６０を備える。このローサイド過電流検出手段６０は、コンパレータ６０ａを主体に構成されており、そのプラス入力端子において前記過電流検知用抵抗Ｒ１８及び前記接続点Ｃ１４に接続されるとともに、マイナス入力端子が所定電圧（例えば１．２Ｖ）Ｖｓ４を有する電源６０ｂを介してグランドＧＮＤに接続され、更に該出力端子は前記制御手段４１に電気的に接続されている。ローサイド過電流検出手段６０は、過電流検知用抵抗Ｒ１８及びダイオードＤ２の両端子間の電圧と電源６０ｂの所定電圧Ｖｓ４との比較結果に応じてレベル（Ｈ又はＬ）の切り替えられる出力信号Ｓｏ４を前記制御手段４１に出力する。制御手段４１は、この出力信号Ｓｏ４のレベルに基づき、スイッチング素子５２に流れる過剰な電流の有無を判断する。これは、スイッチング素子５２に過剰な電流が流れた場合に、ロックアウト（機能停止）するなど制御手段４１により適宜の対処処理を行って、該スイッチング素子５２の破損を防止するためである。

なお、光電スイッチの動作については、ハイサイド出力及びローサイド出力に選択的に対応したことを除けば前記第１の実施形態と同様である。加えて、本実施形態では、ハイサイド出力、ローサイド出力において、スイッチング素子５１、５２に流れる過剰な電流が検出されると、制御手段４１により、ロックアウト（機能停止）するなど適宜の対処処理が行われる。

次に、前記制御手段４１による漏れ電流の検出感度設定等の処理態様について、図４のフローチャートに従って説明する。同図に示されるように、電源が投入されると（ステップＳ１１）、制御手段４１は出力極性を調査する（ステップＳ１２）。すなわち、制御手段４１は、前記操作スイッチ３２からの操作信号に基づいて、ハイサイド出力及びローサイド出力のいずれが設定されているかを確認する。そして、制御手段４１は、ハイサイド出力に設定されているか否かを判断する（ステップＳ１３）。

ここで、ハイサイド出力に設定されている場合には、制御手段４１は、ステップＳ１４において、前記第１の実施形態と同様に本来の処理を行う。そして、制御手段４１は、この判定結果に対応して一方のスイッチング素子５１がオン状態になる制御信号を該スイッチング素子５１に出力しているか否かを判断する（ステップＳ１５）。

ステップＳ１５において、前記スイッチング素子５１がオン状態になる制御信号を該スイッチング素子５１に出力している場合には、制御手段４１は、ハイサイド出力電流検出入力を調査する（ステップＳ１６）。具体的には、制御手段４１は、前記ハイサイド出力電流検出手段５７からの出力信号Ｓｏ１のレベルに基づいて、前記ハイサイド出力電流検知用抵抗Ｒ１１を流れる出力電流の大小を判定する。

そして、ステップＳ１７において、負荷３４の接続時に相当する所定の値以上の大きな出力電流があると判断されると、制御手段４１は、出力電圧チェック強化モードに移行する（ステップＳ１８）。具体的には、制御手段４１は、漏れ電流の検出感度がより敏感になるように、該漏れ電流の検出（出力破損検知）に係る前記所定閾値Ｖｔｈをより小さい値に設定する。

一方、ステップＳ１７において、負荷３４の接続時に相当する所定の値以上の大きな出力電流がないと判断されると、制御手段４１は、出力電圧チェック手加減モードに移行する（ステップＳ１９）。具体的には、制御手段４１は、漏れ電流の検出感度がより鈍感になるように、該漏れ電流の検出（出力破損検知）に係る前記所定閾値Ｖｔｈをより大きい値に設定する。

なお、ステップＳ１８又はＳ１９においていずれかの所定閾値Ｖｔｈを設定して出力電圧チェックの厳密度を変化させた制御手段４１は、その設定した所定閾値Ｖｔｈを前記記憶手段４２に記憶する。そして、制御手段４１は、ステップＳ１４に戻って同様の処理を繰り返す。また、ステップＳ１５において前記スイッチング素子５１がオン状態になる制御信号を該スイッチング素子５１に出力してない場合も、制御手段４１は、ステップＳ１４に戻って同様の処理を繰り返す。

また、ステップＳ１３において、ハイサイド出力に設定されていない（ローサイド出力に設定されている）場合には、制御手段４１は、ステップＳ２４において、前記第１の実施形態と同様に本来の処理を行う。そして、制御手段４１は、この判定結果に対応して他方のスイッチング素子５２がオン状態になる制御信号を該スイッチング素子５２に出力しているか否かを判断する（ステップＳ２５）。

ステップＳ２５において、前記スイッチング素子５２がオン状態になる制御信号を該スイッチング素子５２に出力している場合には、制御手段４１は、ローサイド出力電流検出入力を調査する（ステップＳ２６）。具体的には、制御手段４１は、前記ローサイド出力電流検出手段５８からの出力信号Ｓｏ２のレベルに基づいて、前記ローサイド出力電流検知用抵抗Ｒ１２を流れる出力電流の大小を判定する。

そして、ステップＳ２７において、負荷３５の接続時に相当する所定の値以上の大きな出力電流があると判断されると、制御手段４１は、出力電圧チェック強化モードに移行する（ステップＳ２８）。具体的には、制御手段４１は、漏れ電流の検出感度がより敏感になるように、該漏れ電流の検出（出力破損検知）に係る前記所定閾値Ｖｔｈをより小さい値に設定する。

一方、ステップＳ２７において、負荷３５の接続時に相当する所定の値以上の大きな出力電流がないと判断されると、制御手段４１は、出力電圧チェック手加減モードに移行する（ステップＳ２９）。具体的には、制御手段４１は、漏れ電流の検出感度がより鈍感になるように、該漏れ電流の検出（出力破損検知）に係る前記所定閾値Ｖｔｈをより大きい値に設定する。

なお、ステップＳ２８又はＳ２９においていずれかの所定閾値Ｖｔｈを設定して出力電圧チェックの厳密度を変化させた制御手段４１は、その設定した所定閾値Ｖｔｈを前記記憶手段４２に記憶する。そして、制御手段４１は、ステップＳ２４に戻って同様の処理を繰り返す。また、ステップＳ２５において前記スイッチング素子５２がオン状態になる制御信号を該スイッチング素子５２に出力してない場合も、制御手段４１は、ステップＳ２４に戻って同様の処理を繰り返す。

上記において、電源投入直後、ステップＳ１８又はＳ１９、ステップＳ２８又はＳ２９において最初にいずれかの所定閾値Ｖｔｈを設定し、記憶手段４２に記憶させる段階が設定ステップに相当する。そして、この設定ステップの終了後、設定済みの所定閾値Ｖｔｈを保持する段階が検出ステップに相当する。前記制御手段４１は、この検出ステップにおいて、図示しない漏れ電流の検出ルーチンを割り込み処理するようになっており、該検出ルーチンにおいて、前記記憶手段４２から前記所定閾値Ｖｔｈ（漏れ電流の検出感度）を読み込み、前述の態様で前記出力電圧検出手段５５による漏れ電流の検出を行う。一方、制御手段４１は、設定ステップにおいては、前記出力電圧検出手段５５からの出力電圧Ｖｏの入力に関わらず、漏れ電流の検出ルーチンを割り込み処理することはなく、該出力電圧検出手段５５による漏れ電流の検出を無効化する。

以上詳述したように、本実施形態によれば、前記第１の実施形態の効果に加えて以下に示す効果が得られるようになる。
（１）本実施形態では、前記負荷の特性に応じてハイサイド出力又はローサイド出力を選択することができ、例えばハイサイド出力及びローサイド出力のそれぞれに個別の出力回路を製造する場合に比べて、機種統一によるコストの削減や、ユーザの利便性の向上を図ることができる。

（２）本実施形態では、出力電圧検出手段５５は、第１及び第２漏れ電流検出手段として兼用されることで、部品点数を削減することができる。
なお、上記実施形態は以下のように変更してもよい。

・前記第１の実施形態において、出力電流検出手段２５は、トランジスタを主体に構成してもよい。また、出力電流検出手段２５は、オペアンプを主体に構成し、その出力信号Ｓｏをアナログ値（電圧値）として制御手段１１で読み込むようにしてもよい。

・前記第１の実施形態において、スイッチング素子２１をＮＰＮトランジスタにしてもよい。
・前記第１の実施形態において、出力部４を、ローサイド出力を行うように構成してもよい。この場合、スイッチング素子２１をＮ−ＭＯＳトランジスタ又はＰＮＰトランジスタにするとともに、基本的に極性が反転するように回路を構成すればよい。

・前記第２の実施形態において、ハイサイド出力電流検出手段５７は、トランジスタを主体に構成してもよい。また、ハイサイド出力電流検出手段５７は、オペアンプを主体に構成し、その出力信号Ｓｏ１をアナログ値（電圧値）として制御手段４１で読み込むようにしてもよい。この場合、ハイサイド過電流検出手段５９についても同様にオペアンプを主体に構成するのであれば、既存のハイサイド過電流検出手段５９をハイサイド出力電流検出手段５７として共用することが可能である。ローサイド出力電流検出手段５８についても、同様にトランジスタやオペアンプを主体に構成してもよい。

・前記第２の実施形態においては、ハイサイド出力電流検知用抵抗Ｒ１１を過電流検知用抵抗Ｒ１７とは別に設けたが、オフセットの小さいコンパレータを採用するので有れば、これらを共用するようにしてもよい。ローサイド出力電流検知用抵抗Ｒ１２及び過電流検知用抵抗Ｒ１８についても、同様に共用するようにしてもよい。

・前記第２の実施形態において、スイッチング素子５１をＮＰＮトランジスタにしてもよい。また、スイッチング素子５２をＰＮＰトランジスタにしてもよい。
・前記各実施形態においては、漏れ電流の検出に係る所定閾値Ｖｔｈを変更してその検出感度を変更した。これに対し、所定閾値Ｖｔｈを固定し、スイッチング素子２１，５１，５２をオフにしてから出力電圧Ｖｏのチェックを開始するまでの時間を変更して検出感度を変更するようにしてもよい。例えば、スイッチング素子２１，５１，５２をオフにしてから出力電圧Ｖｏのチェックを開始するまでの時間を短くすれば、漏れ電流による出力電圧Ｖｏの立ち上がりが不十分となって、漏れ電流が検出されにくくなる。これにより、漏れ電流の検出感度が下げられる。

・前記各実施形態においては、検出ステップでの動作中であっても、ステップＳ５、Ｓ１７、Ｓ２７における判断が切り替わるように出力電流が変化した場合、ステップＳ６又はＳ８、ステップＳ１８又はＳ１９、ステップＳ２８又はＳ２９において、その都度、出力電圧チェックの厳密度（出力電圧チェック強化モード又は出力電圧チェック手加減モード）が変更されるようにした。これに対し、電源投入直後に最初に設定された出力電圧チェックの厳密度が、電源が切られるまで保持されるようにしてもよい。この場合、検出ステップでの動作中において、ステップＳ５、Ｓ１７、Ｓ２７における判断が切り替わるように出力電流が変化した場合、負荷が外れるなど不測の事態が発生したと推定されることから、制御手段１１，４１により、ロックアウト（機能停止）するなど適宜の対処処理を行うようにしてもよい。

・前記各実施形態においては、電源投入時に、前記出力電圧検出手段２４，５５による漏れ電流の検出を無効化したが、例えば漏れ電流の検出感度（所定閾値Ｖｔｈ）を鈍感にして、実質的に漏れ電流が検出されないようしてもよい。

・前記各実施形態において、負荷２２、３４（又は３５）の接続された出力部４、３３を一対で設けて制御手段１１、４１に接続するとともに、各負荷２２、３４（又は３５）を次段の安全機器用の負荷に給電するためのスイッチング素子とし、これら両負荷２２、３４（又は３５）のスイッチング動作の論理積によって当該安全機器用の負荷に対し電力供給を行うようにしてもよい。これにより、安全機器用の負荷に対する電力供給の冗長化を図ることができる。

・前記各実施形態において、出力電流検知用抵抗Ｒ１、ハイサイド出力電流検知用抵抗Ｒ１１又はローサイド出力電流検知用抵抗Ｒ１２は、スイッチング素子２１、５１又は５２に対し接続点Ｃ１、Ｃ１１側に接続してもよい。

・前記各実施形態において、負荷２２、３４又は３５は、例えばリレーなどであってもよい。
・前記各実施形態において、設定されている現在の検出感度（出力電圧チェック強化モード、出力電圧チェック手加減モード）を表示する報知手段（ＬＥＤなど）を付けてもよい。

・コントローラ１、出力部４が受光器３と別で構成されてなくてもよく、コントローラ１、出力部４が受光器３の内部にあっても良い。
・本発明は、光電スイッチ以外に、検出領域の物体の有無を検出する適宜の検出手段を備えた磁気（近接）スイッチ、超音波スイッチ、圧力スイッチ等の検出スイッチに適用してもよい。

本発明の第１の実施形態を示す回路ブロック図。 同実施形態の処理態様を示すフローチャート。 本発明の第２の実施形態を示す回路ブロック図。 同実施形態の処理態様を示すフローチャート。 従来形態を示す回路ブロック図。

符号の説明

ＧＮＤ…グランド（グランドライン）、Ｌ…光軸、Ｌ１…電源ライン、Ｌ２，Ｌ１２…接続ライン、Ｒ１…出力電流検知用抵抗（検知抵抗）、Ｒ３，Ｒ４…出力電圧検知用抵抗（検出抵抗）、Ｒ１１…ハイサイド出力電流検知用抵抗（第１検知抵抗）、Ｒ１２…ローサイド出力電流検知用抵抗（第２検知抵抗）、Ｒ１３…出力電圧検知用抵抗（第１検出抵抗）、Ｒ１５…出力電圧検知用抵抗（第２検出抵抗）、１…コントローラ、２…投光器、３…受光器、４，３３…出力部、６…投光素子（投光手段）、８…受光素子（受光手段）、１１，４１…制御手段、１２，４２…記憶手段、２１…スイッチング素子、２２，３４，３５…負荷、２３，５３，５４…双方向ツェナー（双方向整流素子）、２４…出力電圧検出手段（漏れ電流検出手段）、２５…出力電流検出手段、３２…操作スイッチ（選択手段）、５１…スイッチング素子（第１スイッチング素子）、５２…スイッチング素子（第２スイッチング素子）、５３…双方向ツェナー（第１双方向整流素子）、５４…双方向ツェナー（第２双方向整流素子）、５５…出力電圧検出手段（第１漏れ電流検出手段、第２漏れ電流検出手段）、５７…ハイサイド出力電流検出手段（第１出力電流検出手段）、５８…ローサイド出力電流検出手段（第２出力電流検出手段）。

Claims (5)

1. 電源ライン及びグランドラインの間に接続されるとともに、負荷に直列接続可能に構成され、制御手段からの制御信号に基づきスイッチング動作を行うことで、前記負荷に対して電力供給を行うスイッチング素子と、
   前記スイッチング素子と並列に接続される双方向整流素子と、
   一方が前記双方向整流素子に接続されるとともに、他方が前記電源ラインと前記グランドラインとの前記双方向整流素子が接続されたラインと反対のラインに接続されて、前記双方向整流素子と直列接続された検出抵抗に流れる漏れ電流を検出する漏れ電流検出手段を備え、
   前記スイッチング素子及び前記負荷が接続される前記電源ラインと前記グランドラインとの間の経路に検知抵抗を接続し、前記検知抵抗に流れる出力電流を検出する出力電流検出手段とを備えた出力回路において、
   電源投入時に、前記スイッチング素子のオン状態において、前記出力電流検出手段により検出された出力電流に基づいて、漏れ電流検知の検出感度を設定して記憶する記憶手段と、
   前記漏れ電流検出手段は、前記記憶手段への前記検出感度の記憶された後に、前記記憶手段に記憶される前記検出感度により漏れ電流の検出を行う
   ことを特徴とする出力回路。
2. 請求項１に記載の出力回路において、
   前記スイッチング素子は、前記制御信号がハイのときにオンする第１スイッチング素子と、前記制御信号がローのときにオンする第２スイッチング素子とから構成され、
   前記負荷は、前記電源ラインと前記グランドラインとの間に一方のスイッチング素子と直列接続可能に構成されると共に、
   前記双方向整流素子は、前記第１スイッチング素子及び第２スイッチング素子それぞれに並列に接続される第１双方向整流素子と第２双方向整流素子とを備え、
   前記漏れ電流検出手段は、前記第１双方向整流素子と直列に接続された第１検出抵抗に流れる漏れ電流を検出する第１漏れ電流検出手段と、前記第２双方向整流素子と直列に接続された第２検出抵抗に流れる漏れ電流を検出する第２漏れ電流検出手段と、を備え、
   前記出力電流検出手段は、前記第１スイッチング素子及び前記負荷が接続される前記電源ラインと前記グランドラインとの間の経路に第１検知抵抗を接続し、前記第１検知抵抗に流れる出力電流を検出する第１出力電流検出手段と、前記第２スイッチング素子及び前記負荷が接続される前記電源ラインと前記グランドラインとの間の経路に第２検知抵抗を接続し、前記第２検知抵抗に流れる出力電流を検出する第２出力電流検出手段とを備え、
   前記制御手段からの前記制御信号により出力制御を行う前記スイッチング素子を前記第１スイッチング素子と第２スイッチング素子とから一方を選択する選択手段とを備えた
   ことを特徴とする出力回路。
3. 請求項２に記載の出力回路において、
   前記第１漏れ電流検出手段は、前記第２漏れ電流検出手段として兼用されてなる
   ことを特徴とする出力回路。
4. 請求項１〜３のいずれか一項に記載の出力回路において、
   前記制御手段は、前記漏れ電流検出手段による漏れ電流の検出を無効化する
   ことを特徴とする出力回路。
5. 請求項１〜４のいずれか一項に記載の出力回路と、
   検出領域の物体の有無を検出する検出手段とを備え、
   前記制御手段は、前記検出手段が物体を検出したか否かを判定し、この判定結果に基づいて前記スイッチング素子に前記制御信号を出力する
   ことを特徴とする検出スイッチ。

Images