JP2008187023A - Test method and test device for semiconductor wafer - Google Patents
Test method and test device for semiconductor wafer Download PDFInfo
- Publication number
- JP2008187023A JP2008187023A JP2007019490A JP2007019490A JP2008187023A JP 2008187023 A JP2008187023 A JP 2008187023A JP 2007019490 A JP2007019490 A JP 2007019490A JP 2007019490 A JP2007019490 A JP 2007019490A JP 2008187023 A JP2008187023 A JP 2008187023A
- Authority
- JP
- Japan
- Prior art keywords
- contact resistance
- semiconductor wafer
- test
- probe
- dummy pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、半導体装置の製造工程において、半導体ウェーハをテストする方法及びこのテストを行うテスト装置に関するものである。 The present invention relates to a method for testing a semiconductor wafer and a test apparatus for performing this test in a semiconductor device manufacturing process.
従来の半導体装置の製造工程におけるウェーハテストは、図3に示されるステップ17を除いたフローで行われる。まず、プローブ針をパッドに接触させるプロービングを実施するプローバ内のカメラによりプローブ針に対するテストチップのパッドを補正するアライメント( ステップ13) を行う。次に、プローバ内のステージをXYZ方向の動作によりプローブ針を半導体ウェーハに形成されたテストチップのテストパッドに接触させる(ステップ14)。その後、半導体ウェーハのテストを行う(ステップ19)。
The wafer test in the manufacturing process of the conventional semiconductor device is performed in a
このような従来のウェーハテストでは、プロービング時にオーバードライブ量は、プローバの内蔵カメラにより半導体ウェーハのボンディングパッド寸法、プローブ針先端寸法、スクラブ量、プローバとプローブカードの位置などを勘案して定められる。オーバードライブ量は、半導体ウェーハとパッドとの接触状態を変えるために、プローブ針先端を半導体ウェーハ表面に近付ける量を表し、通常その量は、1〜100×10-6m程度の範囲である。そのオーバードライブ量を基にプローブ針とパッドを接触させてテストを行う。しかし、既存の接触抵抗の影響、プロービング回数、テストウェーハの違いによるプローブ針とチップパッドの接触抵抗の変動により、IOH/IOL等のDC特性テストにおけるテスタビリティが低下し、これが歩留りの悪化につながっている。 In such a conventional wafer test, the amount of overdrive during probing is determined by taking into account the bonding pad size of the semiconductor wafer, the probe needle tip size, the scrub amount, the position of the prober and the probe card, etc. The amount of overdrive represents the amount by which the tip of the probe needle is brought close to the surface of the semiconductor wafer in order to change the contact state between the semiconductor wafer and the pad, and the amount is usually in the range of about 1 to 100 × 10 −6 m. Based on the amount of overdrive, the probe needle and the pad are brought into contact with each other for testing. However, testability in DC characteristics tests such as IOH / IOL is reduced due to the influence of the existing contact resistance, the number of probing times, and the contact resistance between the probe needle and the chip pad due to the difference in the test wafer, which leads to the deterioration of the yield. ing.
特許文献1は、プローブカードの測定プローブのオーバドライブ量を適切にして接触圧を安定させ、もって接触抵抗の減少を図る手段を提供する。半導体ウェハに形成された半導体素子の端子に接触させる測定プローブと、測定プローブを取付けた基板とを備えたプローブカードにおいて、基板の測定プローブのプローブ設置領域の外側の領域にダミープローブを設け、このダミープローブの端部の端面を、半導体ウェハの端子と測定プローブの先端との間隔を設定する基準となる基準面とする。プローブカードの高さを容易に測定することができ、検査装置に垂直方向の位置ずれが生じた場合においてもオーバドライブ量を適切にして測定プローブを端子に押圧することが可能になり、接触抵抗を減少させて半導体ウェハの電気的な検査を正確に行うことができると共に製品である半導体装置の正常品の不良率を低減することができる。
本発明は、以上のような問題を解決するためになされたものであり、プローブ針と半導体ウェーハのテストパッドとの接触抵抗を基準値まで低減させた状態でテストすることが可能であり、常に同一の接触抵抗でテストをすることが可能となる半導体ウェーハのテスト方法及びテスト方法を実施するために用いるテスト装置を提供する。 The present invention has been made to solve the above problems, and it is possible to test in a state in which the contact resistance between the probe needle and the test pad of the semiconductor wafer is reduced to a reference value. Provided is a test method for a semiconductor wafer that can be tested with the same contact resistance, and a test apparatus used for carrying out the test method.
本発明の半導体ウェーハのテスト方法の一態様は、少なくとも1つのテストパッド及び少なくとも1つの接触抵抗測定用ダミーパッドを備えた半導体ウェーハを、プローブ針を有するプローブカードと、接触抵抗を求めるために前記プローブ針に電流又は電圧を印加し電圧又は電流を測定する機能を有するテスタとを備えたテスト装置によりテストする半導体ウェーハテスト方法において、前記テスト装置に前記半導体ウェーハの前記プローブ針に対する前記ダミーパッドの位置を補正するアライメントを行うステップと、前記アライメントステップ後に前記プローブカードの前記プローブ針を前記ダミーパッドに接触させるプロービングを行うステップと、前記プロービングステップ後に前記ダミーパッドの接触抵抗を測定するステップと、前記測定されたダミーパッドの接触抵抗を予め設定した基準値と比較するステップと、前記接触抵抗と基準値との比較結果に基づいて、前記プローブ針を前記テストパッドに接触させて前記半導体ウェーハをテストするステップとを具備したことを特徴としている。 According to one aspect of the method for testing a semiconductor wafer of the present invention, a semiconductor wafer having at least one test pad and at least one contact resistance measurement dummy pad is used to obtain a probe card having a probe needle and a contact resistance. In a semiconductor wafer test method for testing by a test apparatus having a function of applying a current or voltage to a probe needle and measuring the voltage or current, the dummy pad for the probe needle of the semiconductor wafer is provided in the test apparatus. Performing alignment for correcting the position; performing probing for bringing the probe needle of the probe card into contact with the dummy pad after the alignment step; and measuring contact resistance of the dummy pad after the probing step; Comparing the measured contact resistance of the dummy pad with a preset reference value, and based on a comparison result between the contact resistance and the reference value, the probe needle is brought into contact with the test pad to And a step for testing.
本発明の半導体ウェーハのテスト装置の一態様は、少なくとも1つの接触抵抗測定用ダミーパッドを有する半導体テストウェーハの所定のダミーパッドと接触するプローブ針を有するプローブカードと、接触抵抗を求めるために、前記プローブ針に電流又は電圧を印加し電圧又は電流を測定するテスタと、前記プローブカードの前記プローブ針を前記ダミーパッドに接触させるプロービングを行うプローバとを具備し、前記測定された接触抵抗が前記基準値に達しない場合において、前記プローブ針と前記ダミーパッドの接触抵抗が前記基準値に達するまで前記プローブ針と前記ダミーパッドの接触状態を変化させることを特徴としている。 In one aspect of the semiconductor wafer test apparatus of the present invention, in order to obtain a contact resistance, a probe card having a probe needle in contact with a predetermined dummy pad of a semiconductor test wafer having at least one contact resistance measurement dummy pad, A tester that applies a current or voltage to the probe needle and measures the voltage or current; and a prober that performs probing to bring the probe needle of the probe card into contact with the dummy pad, and the measured contact resistance is When the reference value is not reached, the contact state between the probe needle and the dummy pad is changed until the contact resistance between the probe needle and the dummy pad reaches the reference value.
本発明は、以上の構成により、プローブカードと半導体ウェーハのテストパッドとの接触抵抗を基準値まで低減させた状態でテストすることが可能となり、常に同一の接触抵抗でテストをすることが可能となる。 With the above configuration, the present invention makes it possible to perform a test with the contact resistance between the probe card and the test pad of the semiconductor wafer reduced to the reference value, and always allow the test to be performed with the same contact resistance. Become.
以下、実施例を参照して発明の実施の形態を説明する。 Hereinafter, embodiments of the invention will be described with reference to examples.
まず、図1乃至図5を参照して実施例1を説明する。
図1は、実施例1のテスト用半導体ウェーハの平面図、図2は、実施例1において用いられる半導体ウェーハのテスト装置、図3は、実施例1において説明するウェーハテスト方法のフローチャート、図4は、実施例1におけるオーバードライブ量を説明するプローブカードが近接した半導体ウェーハの断面図、図5は、実施例1の半導体ウェーハに対するプローブカードに形成されたプローブ針の接触抵抗とオーバードライブ量との関係を説明する概念図である。
First,
FIG. 1 is a plan view of a test semiconductor wafer of Example 1, FIG. 2 is a semiconductor wafer test apparatus used in Example 1, FIG. 3 is a flowchart of a wafer test method described in Example 1, and FIG. FIG. 5 is a cross-sectional view of a semiconductor wafer adjacent to a probe card that explains the amount of overdrive in Example 1, and FIG. 5 shows the contact resistance and overdrive amount of the probe needle formed on the probe card with respect to the semiconductor wafer of Example 1. It is a conceptual diagram explaining the relationship.
テスト用半導体ウェーハに接触抵抗測定用ダミーパッドを設ける。プローブカードにテスト用プローブ針と針先の高さが同じ接触抵抗測定用プローブ針を設け、プロービング時にそのプローブ針とダミーパッドを接触させる。半導体ウェーハのテスト装置を構成するテスタに接触抵抗を測定する機能を設け、その接触抵抗を測定し、ある基準値になるまで半導体ウェーハのテスト装置を構成するプローバのオーバードライブ量を変化させる。接触抵抗が基準値に達したら半導体ウェーハのテストを開始する。この方法により、テストを開始する前に接触抵抗測定用プローブ針とは針先の高さが同じウェーハテスト用プローブ針とテストパッドとの接触抵抗も基準値と同じなり、接触抵抗を低減させてテストすることが可能となる。 A dummy pad for contact resistance measurement is provided on the test semiconductor wafer. The probe card is provided with a contact resistance measuring probe needle having the same height as the test probe needle, and the probe needle and the dummy pad are brought into contact with each other during probing. A tester constituting the semiconductor wafer test apparatus is provided with a function for measuring contact resistance, and the contact resistance is measured, and the amount of overdrive of the prober constituting the semiconductor wafer test apparatus is changed until a certain reference value is reached. When the contact resistance reaches the reference value, the semiconductor wafer test is started. By this method, before starting the test, the contact resistance between the probe needle for wafer test and the test pad is the same as the reference value. It becomes possible to test.
図1は、例えば、シリコンなどの半導体からなるテスト用の半導体ウェーハ1である。半導体ウェーハ1は、複数のチップパターン2が区画されており、チップパターン2には半導体集積回路が作り込まれている。半導体ウェーハ1は、テストの後にスクライブラインに沿ってダイシングされ、複数のチップが形成される。チップパターン2は、それぞれ少なくとも1個の接触抵抗測定用ダミーパッド3をテストパッド(図示しない)と共に有する。このダミーパッド3は、プロセスの影響を受けない簡単な作りにし、ダミーパッドの違いによる接触抵抗の変動が起きないように配慮する。また、ダミーパッド3は、チップ内に形成された半導体集積回路とは電気的に接続されていない。
FIG. 1 shows a
図2は、テスト用半導体ウェーハと半導体ウェーハのテスト装置である。テスト装置は、テスタ11とプローバ装置4とから構成されている。テスタ11は、接触抵抗測定部12及びプローブカード10を備えている。プローブカード10は、接触抵抗測定用プローブ針9を有している。プローバ装置4は、ステージ制御部5、ステージ駆動部6、命令応答インターフェイス7及びチャック8を備えている。
FIG. 2 shows a test semiconductor wafer and a semiconductor wafer test apparatus. The test device includes a
プローバ装置4に搭載されるテスト用半導体ウェーハ1は、チャック8により保持される。テスタ11の接触抵抗測定部12は、接触抵抗を求めるために、接触抵抗測定用プローブ針9に電流又は電圧を印加し電圧又は電流を測定する。命令応答インターフェイス7は、接触抵抗測定部12に接続され、接触抵抗値がある基準値になるまでオーバドライブ量を変化させることを可能にする。ステージ制御部5は、命令応答インターフェース7に指示されてステージ駆動部6を駆動する。ステージ駆動部6の動きによって、ステージ8のX−Y方向の移動や昇降を可能にする。接触抵抗測定用プローブ針9の針先の高さはウェーハテスト用プローブ針と同じにする。
The
図4は、半導体ウェーハのテスト方法におけるオーバードライブ量を説明するテスト用半導体ウェーハとこれに近接するプローブ針を有するプローブカードを示す断面図である。プローブカード10は、プローブ針を有している。プローブ針は、接触抵抗測定用プローブ針9及びウェーハテスト用プローブ針20を有し、その針先は、プローブカード10の下降によりそれぞれ半導体ウェーハ1に形成されたダミーパッド3及びウェーハテスト用パッド21に接触するようになっている。
FIG. 4 is a cross-sectional view showing a test semiconductor wafer for explaining the amount of overdrive in the semiconductor wafer test method and a probe card having a probe needle adjacent to the test semiconductor wafer. The
図5により、テスト用半導体ウェーハに対するプローブ針の接触抵抗とオーバードライブ量との関係を説明する。縦軸は、接触抵抗を表し、横軸は、オーバードライブ量(Δh)(×10-6m)を表し、図には接触抵抗−オーバードライブ量曲線Bが記載されている。図4に示すように、プロービングにより、プローブカード10のプローブ針9が半導体ウェーハのダミーパッド3に接する状態で接触抵抗を測定する。この時、ある一定の基準値A(限りなく0に近い値である)を設定し、この接触抵抗と比較する。そして、この接触抵抗値が基準値Aに達していない場合には、プローブ針9のダミーパッド3との接触を更に強めて抵抗を下げるべく、プローブ針9をダミーパッドに押しつける。その距離がオーバードライブ量(Δh)といい、大体1〜100×10-6mの範囲で変化させる。
The relationship between the contact resistance of the probe needle with respect to the test semiconductor wafer and the amount of overdrive will be described with reference to FIG. The vertical axis represents the contact resistance, the horizontal axis represents the overdrive amount (Δh) (× 10 −6 m), and the contact resistance-overdrive amount curve B is shown in the figure. As shown in FIG. 4, the contact resistance is measured by probing while the
図3を参照して半導体ウェーハテスト方法を示すフローを説明する。従来のウェーハテストは、プローバ装置内のカメラを用いてプローブ針に対するテストチップのパッドを補正するアライメントを行い、プローバ装置内のステージをXYZ方向の動作により、プローブ針をテストチップのパッドに接触(プロービング)させた後、ウェーハテストを行っていた。この実施例では、この従来のテスト手順に図3のステップ17を追加したものである。 A flow showing a semiconductor wafer test method will be described with reference to FIG. In the conventional wafer test, alignment is performed by correcting the pad of the test chip with respect to the probe needle using the camera in the prober apparatus, and the probe needle is brought into contact with the pad of the test chip by moving the stage in the prober apparatus in the XYZ directions ( After the probing), a wafer test was performed. In this embodiment, step 17 of FIG. 3 is added to this conventional test procedure.
この実施例の半導体ウェーハのテストを開始する。まず、プローバ装置4内のカメラ(図示しない)を用いてプローブカード10に植設されたプローブ針に対するテストチップのパッドを補正するアライメントを行う(ステップ13)。次に、プローバ装置4内のステージをXYZ方向に動作させて、接触抵抗測定用プローブ針9をテストチップのパッドに接触させる(ステップ14)。接触抵抗測定用プローブ針9の針先の高さはウェーハテスト用プローブ針20(図4参照)と同じにする。
The test of the semiconductor wafer of this embodiment is started. First, using a camera (not shown) in the
次に、接触抵抗測定用プローブ針9とテストチップ2のダミーパッド3を接触させた状態で、その接触抵抗を測定する(ステップ15)。予め接触抵抗が十分低いと判断できる基準値(図5参照)を設けておき、測定した接触抵抗が基準値に達しているかどうか比較する(ステップ18)。この接触抵抗が基準値に達している場合はウェーハテストを開始する(ステップ19)。接触抵抗が基準値に達していなければオーバードライブ量(Δh)をある一定値変化させる(ステップ16)。そして、再度接触抵抗を測定し(ステップ15)、基準値と比較する(ステップ18)。この抵抗測定−基準値との比較−オーバードライブ量の変化は、接触抵抗が基準値に達するまで繰返し行う(ステップ17)。
Next, the contact resistance is measured with the contact resistance measuring
ウェーハテスト前にステップ17を行うことで、接触抵抗測定用プローブ針9と針先の高さが同じテストプローブ針とテストパッドとの接触抵抗も基準値と同じなり、したがって、接触抵抗を低減させてテストすることが可能となる。また、接触抵抗値にテストを開始する基準値を設けたことで、プロービング回数やテストチップ、ロットの違いによる接触抵抗の変動を抑制し、常に同じ接触抵抗値でテストを行うことが可能となる。
このようにして、半導体ウェーハ1に形成されたチップ2の電気的な検査が行われ、検査が終了した半導体ウェーハ1は、そこに形成されているチップ2毎に分割されて個片とされ、組立て工程を経て半導体装置が製造される。
By performing
In this way, electrical inspection of the
次に、実施例2を説明する。
図3に示すテスト方法は、1枚の半導体ウェーハを設置する毎に作動させるようにしてもよく、定期的に、例えば、半導体ウェーハの製造ロット毎または必要に応じて実施するようにしてもよい。
この実施例では、チップ毎に、図2に示すテスト装置で接触抵抗を測定することに特徴がある。半導体ウェーハ内の局所に存在するチップの接触抵抗を測定することにより、テストする半導体ウェーハの反りが原因となる接触抵抗の変動を抑制することが可能となる。
Next, Example 2 will be described.
The test method shown in FIG. 3 may be operated every time a single semiconductor wafer is installed, or may be performed periodically, for example, for each semiconductor wafer production lot or as necessary. .
This embodiment is characterized in that contact resistance is measured for each chip using the test apparatus shown in FIG. By measuring the contact resistance of the chip existing locally in the semiconductor wafer, it is possible to suppress the fluctuation of the contact resistance caused by the warp of the semiconductor wafer to be tested.
1・・・テスト用半導体ウェーハ 2・・・チップパターン(チップ)
3・・・接触抵抗測定用ダミーパッド 4・・・プローバ装置
5・・・ステージ制御部 6・・・ステージ駆動部
7・・・命令応答インターフェース 8・・・チャック
9・・・接触抵抗測定用プローブ針 10・・・プローブカード
11・・・テスタ 12・・・接触抵抗測定部
13・・・アライメントステップ 14・・・プロービングステップ
15・・・接触抵抗測定ステップ
16・・・オーバードライブ量変化ステップ
17・・・ステップ15、16、18を含む一連のステップ
18・・・基準値比較ステップ 19・・・テスト開始ステップ
1 ... Semiconductor wafer for
DESCRIPTION OF
Claims (5)
前記テスト装置に前記半導体ウェーハの前記プローブ針に対する前記ダミーパッドの位置を補正するアライメントを行うステップと、
前記アライメントステップ後に前記プローブカードの前記プローブ針を前記ダミーパッドに接触させるプロービングを行うステップと、
前記プロービングステップ後に前記ダミーパッドの接触抵抗を測定するステップと、
前記測定されたダミーパッドの接触抵抗を予め設定した基準値と比較するステップと、
前記接触抵抗と基準値との比較結果に基づいて、前記プローブ針を前記テストパッドに接触させて前記半導体ウェーハをテストするステップとを具備したことを特徴とする半導体ウェーハのテスト方法。 A semiconductor wafer having at least one test pad and at least one contact resistance measurement dummy pad is applied to a probe card having a probe needle and a current or voltage is applied to the probe needle to obtain a contact resistance. In a semiconductor wafer test method for testing by a test apparatus having a tester having a function of measuring,
Performing an alignment for correcting the position of the dummy pad with respect to the probe needle of the semiconductor wafer in the test apparatus;
Probing for bringing the probe needle of the probe card into contact with the dummy pad after the alignment step;
Measuring the contact resistance of the dummy pad after the probing step;
Comparing the measured contact resistance of the dummy pad with a preset reference value;
And a step of testing the semiconductor wafer by bringing the probe needle into contact with the test pad based on a comparison result between the contact resistance and a reference value.
接触抵抗を求めるために、前記プローブ針に電流又は電圧を印加し電圧又は電流を測定するテスタと、
前記プローブカードの前記プローブ針を前記ダミーパッドに接触させるプロービングを行うプローバとを具備し、
前記測定された接触抵抗が前記基準値に達しない場合において、前記プローブ針と前記ダミーパッドの接触抵抗が前記基準値に達するまで前記プローブ針と前記ダミーパッドの接触状態を変化させることを特徴とする半導体ウェーハのテスト装置。 A probe card having a probe needle in contact with a predetermined dummy pad of a semiconductor test wafer having at least one contact resistance measurement dummy pad;
In order to determine the contact resistance, a tester that applies a current or voltage to the probe needle and measures the voltage or current;
A prober that performs probing to bring the probe needle of the probe card into contact with the dummy pad;
When the measured contact resistance does not reach the reference value, the contact state between the probe needle and the dummy pad is changed until the contact resistance between the probe needle and the dummy pad reaches the reference value. Semiconductor wafer testing equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007019490A JP2008187023A (en) | 2007-01-30 | 2007-01-30 | Test method and test device for semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007019490A JP2008187023A (en) | 2007-01-30 | 2007-01-30 | Test method and test device for semiconductor wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008187023A true JP2008187023A (en) | 2008-08-14 |
Family
ID=39729863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007019490A Pending JP2008187023A (en) | 2007-01-30 | 2007-01-30 | Test method and test device for semiconductor wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008187023A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013238488A (en) * | 2012-05-15 | 2013-11-28 | Mitsubishi Electric Corp | Solar battery cell characteristics evaluation device |
CN115629299A (en) * | 2022-12-19 | 2023-01-20 | 柯泰光芯(常州)测试技术有限公司 | Semiconductor chip testing method for realizing isolation Kelvin test |
-
2007
- 2007-01-30 JP JP2007019490A patent/JP2008187023A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013238488A (en) * | 2012-05-15 | 2013-11-28 | Mitsubishi Electric Corp | Solar battery cell characteristics evaluation device |
CN115629299A (en) * | 2022-12-19 | 2023-01-20 | 柯泰光芯(常州)测试技术有限公司 | Semiconductor chip testing method for realizing isolation Kelvin test |
CN115629299B (en) * | 2022-12-19 | 2023-03-17 | 柯泰光芯(常州)测试技术有限公司 | Semiconductor chip testing method for realizing isolation Kelvin test |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8237462B2 (en) | Method for wafer-level testing of integrated circuits | |
JPH10303260A (en) | Method for inspecting semiconductor component by automatic measurement of probe tip parameter | |
JP2009276215A (en) | Probe apparatus and method for correcting contact position | |
JP2008028103A (en) | Wafer prober | |
JP2008187023A (en) | Test method and test device for semiconductor wafer | |
JP2011108695A (en) | Semiconductor inspection device, method of inspecting semiconductor device, and inspection program of semiconductor device | |
JP2008108930A (en) | Inspection method of semiconductor device and probe card | |
JP2008192861A (en) | Semiconductor inspection apparatus and method | |
JP4817830B2 (en) | Prober, probe contact method and program therefor | |
JP2006186130A (en) | Semiconductor test device | |
JP2005044825A (en) | Prober equipment and its probe height adjustment method, and process for fabricating semiconductor device | |
JP2005049254A (en) | Inspection device | |
JP2007095753A (en) | Prober, prober contact method, and program therefor | |
KR100532757B1 (en) | Prober system and method for distinguishing badness of a semiconductor wafer thereof | |
KR100557991B1 (en) | Probing apparatus and the method | |
JP2006318965A (en) | Method and apparatus for inspecting semiconductor device | |
KR101471778B1 (en) | Jig for detecting actual contact position between needles of probe card and wafer and method of detecting the actual contact position using the same | |
TWI735915B (en) | A wafer probe card integrated with a light source facing a device under test side and method of manufacturing | |
KR20050067759A (en) | A semiconductor test device | |
JP3106919B2 (en) | Semiconductor integrated circuit test method, test apparatus, and wafer prober | |
JPH09119961A (en) | Charged particle beam test equipment | |
KR20050067760A (en) | A semiconductor test device | |
KR100934793B1 (en) | Semiconductor device test method and apparatus and proper stress voltage detection method | |
KR100797318B1 (en) | Contact resistance measurement device and process for probe card needle | |
JP4966564B2 (en) | Semiconductor device inspection system and inspection method |