JP2008184637A - 電解Ｎｉめっき装置および半導体装置の製造方法 - Google Patents

電解Ｎｉめっき装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008184637A
JP2008184637A JP2007017703A JP2007017703A JP2008184637A JP 2008184637 A JP2008184637 A JP 2008184637A JP 2007017703 A JP2007017703 A JP 2007017703A JP 2007017703 A JP2007017703 A JP 2007017703A JP 2008184637 A JP2008184637 A JP 2008184637A
Authority
JP
Japan
Prior art keywords
anode
electrolytic
plating
average grain
grain size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007017703A
Other languages
English (en)
Inventor
Hiroaki Tachibana
裕昭 橘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007017703A priority Critical patent/JP2008184637A/ja
Priority to TW097100623A priority patent/TW200844265A/zh
Priority to KR1020080001998A priority patent/KR20080071075A/ko
Priority to CNA2008100086098A priority patent/CN101307482A/zh
Priority to US12/021,357 priority patent/US20080314742A1/en
Publication of JP2008184637A publication Critical patent/JP2008184637A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

【課題】Ｎｉアノード表面の不動態化を抑制して、電流効率および成膜レートの低下を防止する。安定したＮｉめっき膜を供給することで品質向上に寄与し、また、安定した生産能力を維持できる電解Ｎｉめっき装置を提供する。
【解決手段】平均グレインサイズが１０μｍ以下であるニッケル（Ｎｉ）アノードを備えることを特徴とする電解Ｎｉめっき装置。
【選択図】図１

Description

本発明は、平均グレインサイズが１０μｍ以下であるＮｉアノードを備える電解Ｎｉめっき装置および半導体装置の製造方法に関する。
環境対策として鉛フリーはんだが急速に普及しており、半導体装置のフリップチップ品に使用される鉛フリーはんだにおけるバリアメタルは、合金化速度の大きいＣuから合金化速度の小さいＮｉへと置き換わりつつある。このＮｉの成膜方法には無電解めっきまたは電解めっきが一般的である。特に半導体製造プロセスに使用されるＮｉめっき装置においては、Ｎｉめっき膜を安定して高スループットに成膜できることが必要とされる。従来、半導体用途の電解めっき装置においては、一般的に溶解性のＮｉアノードが陽極として採用されている。
図５は、従来のＮｉめっき装置２００の構成を示す図である。図５に示すようにＮｉめっき装置２００は、内槽１０１、外槽１０２、ウェハホルダ１０３、および貯液タンク１０４で構成されている。内槽１０１の底面には、平均グレインサイズが１０μｍより大きいＮｉアノード１０５と、めっき液噴流口１０６が設けられている。また、外槽１０２の底面には、めっき液排液口１０７が設けられている。また、ポンプ１０８とフィルタ１０９とが設けられている。Ｎｉアノード１０５およびコンタクト部１１０には、電源１１１が接続されている。ウェハ１１２は、ウェハホルダ１０３に保持されたまま下降してコンタクト部１１０の上に置かれ、めっき液噴流口１０６から噴流しためっき液がウエハ１１２と接液する。ウエハ１１２を陰極、Ｎｉアノード１０５を陽極となるよう、電源１１１より電圧を加えると、ウエハ１１２表面ではＮｉが析出し、Ｎｉアノード１０５表面ではＮｉが溶解してめっき処理が行なわれる。電圧をかけ始めてから数秒〜数十秒の成膜初期では、Ｎｉアノード１０５は高電位の状態が続く。従って、高電流密度条件でウエハ連続処理を行った場合、すなわち、Ｎｉアノード１０５が高電位になっている比率が高い場合、Ｎｉアノード１０５の表面が不動態化して電流効率が低下し、成膜レートが下がっていくという問題があった。
特開２００３−１７１７９７号公報
電解Ｎｉめっき装置に使用されるアノードには、Ｐｔ、Ｔｉ等の不溶解性アノードおよび溶解性のＮｉアノードがある。微細パターンの存在するシリコンウエハへのめっきに対しては、アノードからの酸素の発生が少ないＮｉアノードが一般的に使用されている。
陽極として用いられるＮｉアノードは、通常のＮｉめっき成膜時、Ｎｉ→Ｎｉ２+＋２ｅ−で示される反応が生じ、徐々に溶解していく。しかし、或る値より高い電位にさらされた場合、前記溶解反応と共に、Ｎｉ酸化物またはＮｉ水酸化物の生成反応が生じ、表面が不動態化する。Ｎｉアノードを陽極とする電解Ｎｉめっきでは、電圧をかけ始めてから数秒〜数十秒の成膜初期において、成膜後期に比べ高電位の状態になることがわかっている。従って、高電流密度条件でウエハの連続処理を行った場合、Ｎｉアノードが高電位になっている比率が高く、Ｎｉ酸化物またはＮｉ水酸化物が生成し易い状況となる。従来使用されているＮｉアノードは、平均グレインサイズが１０μｍを超えていたため、粒界比率が小さく、溶解速度が遅い。そのため、Ｎｉ酸化物またはＮｉ水酸化物が生成し易く、すなわち、不動態化し易い。従って、アノード表面が不動態化して電流効率が低下し、成膜レートが下がっていくという問題があった。
なお、特許文献１では、銅アノードの粒径を制御することにより、アノード側で発生するスラッジ等のパーティクルの発生を抑制することについて開示されているが、不動態化の問題を解決しようとするものではない。銅アノードを用いる場合には上記のような問題は生じず、本発明はＮｉアノードを用いた場合に生じる特有の課題を解決しようとするものである。
本発明は上記事情に鑑みてなされたものであり、Ｎｉアノードの表面の不動態化を抑制し、電流効率および成膜レートの低下を防止するものである。
本発明によれば、平均グレインサイズが１０μｍ以下であるニッケル（Ｎｉ）アノードを備えることを特徴とする電解Ｎｉめっき装置が提供される。
平均グレインサイズが１０μｍ以下であるＮｉアノードを用いることにより、Ｎｉアノード表面の不動態化を抑制し、電流効率および成膜レートの低下を防止する。
また、本発明によれば、平均グレインサイズが１０μｍ以下である電解Ｎｉめっき用Ｎｉアノードが提供される。
さらに、本発明によれば、電解Ｎｉめっき工程を含む半導体装置の製造方法であって、該電解Ｎｉめっき工程において、アノードとして、平均グレインサイズが１０μｍ以下であるＮｉアノードを用いる、半導体装置の製造方法が提供される。
本発明によれば、平均グレインサイズが１０μｍ以下であるＮｉアノードを用いることにより、Ｎｉアノード表面の不動態化が抑制され、電流効率および成膜レートの低下が防止される。従って、安定したＮｉめっき膜を供給することで品質向上に寄与し、また、安定した生産能力を維持できる。
以下に、本発明に係わる電解Ｎｉめっき装置の実施の形態を図面を参照しながら詳細に説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本発明にかかる電解Ｎｉめっき装置１００の一例を示す図である。Ｎｉめっき装置１００は、内槽１０１、外槽１０２、ウェハホルダ１０３、および貯液タンク１０４を含む。内槽１０１の底面には、平均グレインサイズが１０μｍ以下であるＮｉアノード１０５と、めっき液を内槽１０１に送りこむためのめっき液噴流口１０６が設けられている。また、内槽１０１からオーバーフローしためっき液を貯液タンク１０３に送液するために、外槽１０２の底面にはめっき液排液口１０７が設けられている。また、貯液タンク１０４に貯液されためっき液を内槽１０１に噴流させるためのポンプ１０８と噴流時のゴミ除去を行うためのフィルタ１０９とが設けられている。Ｎｉアノード１０５およびコンタクト部１１０には、電流を供給する電源１１１が接続されている。図２は、図１に示すウエハ１１２の断面拡大図であり、鉛はんだバンプおよび鉛フリーはんだバンプ向けのウエハである。半導体基板１１３の表面にＣｕシード膜１１４が成膜され、Ｃｕシード膜１１４の上にフォトレジスト１１５がパターニングされる。
ウェハ１１２は、フォトレジスト１１５がパターニングされた面が下向きになる様、ウェハホルダ１０３に保持さる。ウェハホルダ１０３とウェハ１１２は下降してコンタクト部１１０の上に置かれ、めっき液噴流口１０６から噴流しためっき液がウエハ１１２と接液する。コンタクト部１１０と導通しているウエハ１１２を陰極、Ｎｉアノード１０５を陽極となるよう、電源１１１より電圧を加えると、ウエハ１１２表面ではＣｕシード膜１１４が露出した部分にＮｉが析出し、Ｎｉアノード１０５表面ではＮｉが溶解する。
本実施形態において、Ｎｉアノードの平均グレインサイズの上限値は１０μｍ以下であり、好ましくは３μｍ以下である。また、Ｎｉアノードの平均グレインサイズの下限値は特に限定されないが、好ましくは０．１μｍ以上である。
Ｎｉアノードの平均グレインサイズは、例えば以下の手順により算出することができる。まず、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）装置を用いて清浄なアノード断面を作成する。この断面をＳＩＭ（Ｓｃａｎｎｉｎｇ Ｉｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像で撮影する。該ＳＩＭ像において、単位面積当たりのグレイン数をカウントする。カウントされたグレイン数を単位面積で除することにより、平均グレインサイズが得られる。
従来使用されていたＮｉアノードは、平均グレインサイズが大きいため、粒界比率が小さく、溶解速度が遅かった。従って、Ｎｉ酸化物またはＮｉ水酸化物が生成し易く、不動態化し易かった。一方、本発明のＮｉめっき装置に用いられるＮｉアノードは、平均グレインサイズが小さく、１０μｍ以下である。従って、粒界比率が大きく、溶解速度が速いため、Ｎｉ酸化物またはＮｉ水酸化物が生成しにくい。すなわち、不動態化しにくく、高電流密度条件でウエハの連続処理を行った場合でも、電流効率低下、すなわち成膜レートの低下を防止することができる。
ここで高電流密度条件とは、例えば、アノード電流密度が１．５Ａ／ｄｍ２以上である場合をいう。本実施形態のＮｉアノードは上記のような高電流密度条件であっても不動態化しにくい。
さらに、電解Ｎｉめっき工程を含む半導体装置の製造方法において、本実施形態のＮｉアノードを用いることができる。該めっき工程においてアノードとして、平均グレインサイズが１０μｍ以下であるＮｉアノードを用いることにより、Ｎｉアノード表面の不動態化が抑制され、安定したＮｉめっき膜を供給することができる。
以上に述べたとおり、本発明によれば高電流密度条件でウエハの連続処理を行った場合でも、成膜レートの低下を防止することができる。従って、安定したＮｉめっき膜を供給することができ、品質向上に寄与し、また、安定した生産能力を維持できる。
以下、実施例を用いて本発明をさらに詳細に説明する。
（実施例１）
平均グレインサイズが１０μｍ以下のＮｉアノードを備えた電解Ｎｉめっき装置を用い、高電流密度条件でウエハ連続処理を行った。Ｎｉアノードの平均グレインサイズは、以下のようにして算出した。まず、ＦＩＢ装置を用いて清浄なアノード断面を作成し、この断面をＳＩＭ像で撮影した。図３の写真は、本実施例に係るＮｉアノードのＳＩＭ像である。
平均グレイン面積Ｓは単位面積をグレイン数で割ることにより得られる。本実施例のＳＩＭ像において、単位面積当たりのグレイン数をカウントした。単位面積をカウントされたグレイン数で除することにより、平均グレイン面積Ｓを得た。次いで、面積を長さに変換するために、グレインを円に近似し、平均グレインサイズＬを計算した。平均グレインサイズＬは、以下の式を用いて計算した。
Ｌ＝２＊√（Ｓ／π）
（式中、Ｌは平均グレインサイズ、Ｓは平均グレイン面積を示す。）
上記の式を用いて計算した結果、本実施例では平均グレインサイズＬは０．８μｍであった。
図４は、本実施例におけるウエハ処理枚数とＮｉめっき膜厚との関係を示すグラフである。グラフ中、ウエハ処理枚数毎に、Ｎｉめっき膜厚の最大値、最小値および平均値を示す。高電流密度条件でウエハ連続処理を行った場合、すなわち、Ｎｉアノードが高電位になっている比率が高い場合でも、Ｎｉアノードは不動態化しなかった。従って、電流効率の低下が生じず、その結果、成膜レートの低下も生じない。図４のグラフより、成膜膜厚はウエハ処理枚数が増加しても変化していないことがわかる。
（比較例１）
平均グレインサイズが１５μｍのＮｉアノードを備えた電解Ｎｉめっき装置を用い、実施例１と同様の条件でウエハ連続処理を行った。平均グレインサイズは実施例１と同様の手段により算出した。図６は、本比較例のＮｉアノードのＳＩＭ像である。
図７は、本比較例における、高電流密度条件でウエハ連続処理を行った場合の、ウエハ処理枚数とＮｉめっき膜厚との関係を示したグラフである。Ｎｉアノードの表面が不動態化した結果、徐々に電流効率が低下していき、成膜レートが低下した。図７より、成膜膜厚が徐々に減少しているのがわかる。
実施例１は比較例１と比較して、成膜レートが大きく改善された。上述のように、実施例１に係るＮｉめっき装置は平均グレインサイズを１０μｍ以下と小さくしたことにより、Ｎｉ酸化物またはＮｉ水酸化物が生成しにくく、従って、高電流密度条件でウエハの連続処理を行った場合でも、不動態化が抑制された。不動態化が抑制されるので、電流効率の低下、すなわち成膜レートの低下が防止される。結果として、実施例１では安定したＮｉめっき膜の供給が達成できた。
さらに、平均グレインサイズが８μｍのＮｉアノードを備えた電解Ｎｉめっき装置を用いた場合にも、実施例１と同様にウエハ連続処理を行ったところ、成膜レートが低下せず、不動態化が抑制されているのを確認した。
以上、本発明を実施の形態および実施例に基づいて説明したが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
本発明の実施の形態に係る電解Ｎｉめっき装置の一の構成を示す図である。 図１に示すウエハの拡大断面図である。 実施例１のＮｉアノードのＳＩＭ像である。 実施例１における、ウエハ処理枚数とＮｉめっき膜厚との関係を示すグラフである。 従来のＮｉめっき装置の一の構成を示す図である。 比較例１のＮｉアノードのＳＩＭ像である。 比較例１における、ウエハ処理枚数とＮｉめっき膜厚との関係を示すグラフである。
符号の説明
１０１ 内槽
１０２ 外槽
１０３ ウェハホルダ
１０４ 貯液タンク
１０５ Ｎｉアノード
１０６ めっき液噴流口
１０７ めっき液排液口
１０８ ポンプ
１０９ フィルタ
１１０ コンタクト部
１１１ 電源
１１２ ウエハ
１１３ 半導体基板
１１４ Ｃｕシード膜
１１５ フォトレジスト

Claims (5)

  1. 平均グレインサイズが１０μｍ以下であるニッケル（Ｎｉ）アノードを備えることを特徴とする電解Ｎｉめっき装置。
  2. 前記平均グレインサイズが３μｍ以下である、請求項１に記載の電解Ｎｉめっき装置。
  3. 平均グレインサイズが１０μｍ以下である電解Ｎｉめっき用Ｎｉアノード。
  4. 電解Ｎｉめっき工程を含む半導体装置の製造方法であって、前記電解Ｎｉめっき工程において、アノードとして、平均グレインサイズが１０μｍ以下であるＮｉアノードを用いる、半導体装置の製造方法。
  5. 請求項１または２に記載の電解Ｎｉめっき装置を用いて製造された半導体装置。
JP2007017703A 2007-01-29 2007-01-29 電解Ｎｉめっき装置および半導体装置の製造方法 Pending JP2008184637A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007017703A JP2008184637A (ja) 2007-01-29 2007-01-29 電解Ｎｉめっき装置および半導体装置の製造方法
TW097100623A TW200844265A (en) 2007-01-29 2008-01-07 Electrolytic Ni plating apparatus and method of manufacturing semiconductor device
KR1020080001998A KR20080071075A (ko) 2007-01-29 2008-01-08 전해니켈도금장치 및 반도체장치의 제조방법
CNA2008100086098A CN101307482A (zh) 2007-01-29 2008-01-29 电解镀镍设备及半导体器件的制造方法
US12/021,357 US20080314742A1 (en) 2007-01-29 2008-01-29 Electrolytic ni plating apparatus and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007017703A JP2008184637A (ja) 2007-01-29 2007-01-29 電解Ｎｉめっき装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008184637A true JP2008184637A (ja) 2008-08-14

Family

ID=39727879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007017703A Pending JP2008184637A (ja) 2007-01-29 2007-01-29 電解Ｎｉめっき装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20080314742A1 (ja)
JP (1) JP2008184637A (ja)
KR (1) KR20080071075A (ja)
CN (1) CN101307482A (ja)
TW (1) TW200844265A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9404194B2 (en) 2010-12-01 2016-08-02 Novellus Systems, Inc. Electroplating apparatus and process for wafer level packaging
US9249521B2 (en) 2011-11-04 2016-02-02 Integran Technologies Inc. Flow-through consumable anodes
US9534308B2 (en) 2012-06-05 2017-01-03 Novellus Systems, Inc. Protecting anodes from passivation in alloy plating systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS533904A (en) * 1976-06-30 1978-01-14 Sumitomo Metal Mining Co Method of manufacturing nickel anode for electroplating
JP2003064437A (ja) * 2001-08-22 2003-03-05 Mitsubishi Materials Corp 高いめっき歩留を示す電解Ｎｉめっき用高純度Ｎｉ合金陽極材
JP2003342784A (ja) * 2002-05-24 2003-12-03 Ebara Corp すず−銀−銅はんだ合金の形成方法並びに当該合金を使用する鉛フリーバンプおよび半導体素子の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002241512A1 (en) * 2001-11-16 2003-06-10 Honeywell International Inc. Anodes for electroplating operations, and methods of forming materials over semiconductor substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS533904A (en) * 1976-06-30 1978-01-14 Sumitomo Metal Mining Co Method of manufacturing nickel anode for electroplating
JP2003064437A (ja) * 2001-08-22 2003-03-05 Mitsubishi Materials Corp 高いめっき歩留を示す電解Ｎｉめっき用高純度Ｎｉ合金陽極材
JP2003342784A (ja) * 2002-05-24 2003-12-03 Ebara Corp すず−銀−銅はんだ合金の形成方法並びに当該合金を使用する鉛フリーバンプおよび半導体素子の製造方法

Also Published As

Publication number Publication date
TW200844265A (en) 2008-11-16
US20080314742A1 (en) 2008-12-25
KR20080071075A (ko) 2008-08-01
CN101307482A (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
JP5207968B2 (ja) 電子工学の製造分野での錫−銀ハンダ・バンプ
US20110031113A1 (en) Electroplating apparatus
EP2151854A3 (en) Method to direct pattern metals on a substrate
KR20110139654A (ko) 알루미늄 산화피막용 제거액 및 알루미늄 또는 알루미늄합금의 표면처리방법
JP2007254860A (ja) めっき膜及びその形成方法
TWI740849B (zh) 沉積銦或銦合金之方法及電子物件
CN1337064A (zh) 生产集成电路时由高纯铜电镀形成导体结构的方法
JP2009206334A (ja) 電子部品の製造方法
JPWO2018150971A1 (ja) 半導体素子及びその製造方法
KR102067001B1 (ko) 전기 도금 방법 및 전기 도금 장치
JP2008184637A (ja) 電解Ｎｉめっき装置および半導体装置の製造方法
KR101657460B1 (ko) ＳｎＣｌ2 혹은 ＳｎＣｌ2-2Ｈ2Ｏ을 사용하는 Ｓｎ-Ａｇ 도금액
JP6393526B2 (ja) シアン系電解金めっき浴及びこれを用いるバンプ形成方法
JP2010040691A (ja) 鉛フリーバンプ形成方法
Sosa et al. Cu pillar with nanocopper caps: the next interconnection node beyond traditional Cu pillar
JP2007165629A (ja) エッチング方法及びエッチング装置
Roh et al. Cu filling of TSV using various current forms for three‐dimensional packaging application
CN116783331A (zh) 金属填充微细结构体及金属填充微细结构体的制造方法
JP4963490B2 (ja) めっき部材
Mishra et al. Co-W as an advanced barrier for intermetallics and electromigration in fine-pitch flipchip interconnections
JP6372329B2 (ja) 半導体装置の製造方法
JP2005290444A (ja) 金電解剥離液及びそれを用いた電解剥離方法
TW475224B (en) Method to remove bubble on wafer surface during electroplating process
JP2006291289A (ja) 半導体装置の製造装置及び製造方法
US20070080066A1 (en) Plating apparatus and manufacturing process for semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120626