JP2008171919A - 半導体装置、電気光学装置並びに電子機器 - Google Patents

Abstract

【課題】構造を複雑化させることなく、安定した特性が得られる半導体装置を提供する。
【解決手段】本発明の半導体装置（第１基板）１０は、絶縁層（下地絶縁膜）１１と、前記絶縁層１１上に設けられた薄膜トランジスタ３０と、前記薄膜トランジスタ３０に信号を供給するための配線（走査線）３ａと、前記配線３ａに設けられた抵抗素子１０７とを備え、前記配線３ａは複数層の導電層１３１，１３２，１３３からなり、前記抵抗素子１０７は、前記複数層の導電層のうちの１又は２以上の導電層１３２，１３３を部分的に除去することにより形成されている。
【選択図】図４

Description

本発明は、薄膜トランジスタを備えた半導体装置、電気光学装置並びに電子機器において薄膜トランジスタの静電破壊を防止するための技術に関するものである。

薄膜トランジスタ（Thin Film Transistor；以下「ＴＦＴ」と略記する）を備えた半導体装置及び電気光学装置では、製造工程中に発生する静電気からＴＦＴを保護することが重要な課題となっている。例えば、ポリシリコン薄膜を用いて周辺駆動回路を基板上に一体に形成した周辺駆動回路内蔵型の液晶装置では、ガラスや石英等の絶縁基板上に種々の回路が形成されるため、回路内に静電気が溜まり易く、特に静電気対策が重要となる。そのため、基板の外周部にショートリングを形成したり、表示領域と周辺駆動回路部との間に抵抗素子を接続する等の静電気対策を行っている（例えば、特許文献１参照）。
特開平１１−２８２３８６号公報

図７は、表示領域と周辺駆動回路部との間に抵抗素子を形成した場合の概略構成図である。同図において（ａ）は表示領域と周辺駆動回路部との境界部の構成を示す平面図であり、（ｂ）は同境界部に設けられた抵抗素子の断面図である。

図７（ａ）に示すように、走査線３ａとデータ線６ａとの交差部近傍には、画素電極９が設けられており、画素電極９と走査線３ａ及びデータ線６ａとの間には、ＴＦＴ３０が設けられている。走査線３ａと並行して容量線３ｂが設けられており、容量線３ｂと画素電極９とが平面的に重なる部分で蓄積容量１７が形成されている。表示領域よりも走査線駆動回路側には、静電保護手段である抵抗素子１０９及び１１０が設けられている。

図７（ｂ）に示すように、液晶装置の一方の基板１０Ａ上には、酸化シリコン等の下地絶縁膜１１が設けられている。下地絶縁膜１１上には、ポリシリコン膜１９が部分的に設けられている。ポリシリコン膜１９は、ＴＦＴ３０の半導体層３１（図７（ａ）参照）と同時に形成されたものであり、不純物ドープによりＮ型又はＰ型の抵抗層を形成している。下地絶縁膜１１上には、ポリシリコン膜１９を覆ってゲート絶縁膜１２が設けられている。ゲート絶縁膜１２上には、第１導電層１３１、第２導電層１３２及び第３導電層１３３を積層してなる走査線３ａが設けられている。走査線３ａには、ポリシリコン膜１９と平面的に重なる部分に開口部Ｈ１が設けられており、開口部Ｈ１の形成された部分によって左右の走査線３ａが物理的に切断されている。

ゲート絶縁膜１２上には、走査線３ａを覆って層間絶縁膜１４が設けられている。開口部Ｈ１が形成された部分には、層間絶縁膜１４及びゲート絶縁膜１２を貫通する２つの開口部Ｈ２，Ｈ３が設けられている。開口部Ｈ２，Ｈ３は、走査線３ａの延在方向に沿って並んでおり、両者の間に設けられた層間絶縁膜１４及びゲート絶縁膜１２によって、互いに分離されている。開口部Ｈ２及びＨ３の底部には、それぞれポリシリコン膜１９が露出している。

開口部Ｈ１によって分断された左右の走査線３ａ，３ａ上には、それぞれ層間絶縁膜１４を貫通する開口部Ｈ４及びＨ５が設けられている。開口部Ｈ４は開口部Ｈ２の左側に隣接し、開口部Ｈ５は開口部Ｈ３の右側に隣接している。開口部Ｈ４の底面には、左右に分断された左側の走査線３ａが露出しており、開口部Ｈ５の底面には、左右に分断された右側の走査線３ａが露出している。

層間絶縁膜１４上には、開口部Ｈ２，Ｈ４を介してポリシリコン膜１９と左側の走査線３ａとを電気的に接続する断面Ｕ字状の導電膜３５が設けられている。また、層間絶縁膜１４上には、開口部Ｈ３，Ｈ５を介してポリシリコン膜１９と右側の走査線３ａとを電気的に接続する断面Ｕ字状の導電膜３６が設けられている。導電膜３５及び３６は、データ線６ａと共通の工程により同時に形成されたものである。

層間絶縁膜１４上には、導電膜３５及び３６を覆ってパッシベーション膜１５が設けられている。パッシベーション膜１５上には平坦化膜１８が設けられており、平坦化膜１８上には、画素電極９が設けられている。図示は省略したが、容量線３ｂに形成された抵抗素子１１０も同様の構成である。

図７の液晶装置においては、左右に分断された走査線３ａ，３ａは、導電膜３５、ポリシリコン膜１９及び導電膜３６を介して電気的に接続されている。ポリシリコン膜１９は走査線３ａよりも抵抗の高い高抵抗層であるため、このポリシリコン膜１９が抵抗素子１０９となって、静電破壊を防止することができる。

しかしながら、ポリシリコン膜１９は、不純物ドープによって抵抗が制御されるため、抵抗にばらつきが生じ易く、安定した特性が得られないという問題があった。また、走査線３ａとポリシリコン膜１９とを開口部Ｈ２及びＨ３を介して迂回して接続するため、構造が複雑になり、歩留まりが低下し易いという問題があった。さらに、ポリシリコン膜１９上に開口部Ｈ２，Ｈ３を形成するため、抵抗素子１０９，１１０の面積が大きくなり、高精細化が困難であるという問題があった。

本発明はこのような事情に鑑みてなされたものであって、構造を複雑化させることなく、安定した特性が得られる半導体装置及び電気光学装置を提供することを目的とする。また、このような半導体装置及び電気光学装置を備えることにより、歩留まりが高く、電気的特性に優れた電子機器を提供することを目的とする。

上記の課題を解決するため、本発明の半導体装置は、絶縁層と、前記絶縁層上に設けられた薄膜トランジスタと、前記薄膜トランジスタに信号を供給するための配線と、前記配線に設けられた抵抗素子とを備え、前記配線は複数層の導電層からなり、前記抵抗素子は、前記複数層の導電層のうちの１又は２以上の導電層を部分的に除去することにより形成されていることを特徴とする。この構成によれば、配線の一部を除去することで、容易に抵抗素子を形成することができる。この抵抗素子は、不純物ドープした半導体層を用いるものではないので、不純物濃度による抵抗のばらつきがなく、安定した特性を有する半導体装置となる。また、半導体層と配線とを接続するための接続構造が不要になるので、歩留まりも向上することができる。さらに、配線の一部を厚み方向に除去することにより形成できるため、抵抗素子の面積を小さくすることができ、半導体装置の小型化、高集積化が可能となる。

本発明の電気光学装置は、絶縁基板と、前記絶縁基板上に設けられた薄膜トランジスタと、前記薄膜トランジスタに信号を供給するための配線と、前記配線に設けられた抵抗素子とを備え、前記配線は複数層の導電層からなり、前記抵抗素子は、前記複数層の導電層のうちの１又は２以上の導電層を部分的に除去することにより形成されていることを特徴とする。この構成によれば、配線の一部を除去することで、容易に抵抗素子を形成することができる。この抵抗素子は、不純物ドープした半導体層を用いるものではないので、不純物濃度による抵抗のばらつきがなく、安定した特性を有する電気光学装置となる。また、ポリシリコン膜と配線とを接続するための接続構造が不要になるので、歩留まりも向上することができる。さらに、配線の一部を厚み方向に除去することにより形成できるため、抵抗素子の面積を小さくすることができ、電気光学装置の高精細化が可能となる。

本発明においては、前記配線は、相対的に抵抗の大きい第１導電層と、相対的に抵抗の小さい第２導電層とを含み、前記抵抗素子は、前記第１導電層を残し、前記第２導電層を部分的に除去することにより形成されることが望ましい。この構成によれば、抵抗の大きい第１導電層を残すことで、抵抗素子の抵抗を大きくすることができる。このため、より静電破壊が生じにくい電気光学装置を提供することができる。

本発明においては、前記第１導電層と前記第２導電層は少なくとも薬液を用いたエッチング或いはプラズマを用いたエッチングにおいて選択性を持つことが望ましい。この構成によれば、第１導電層を残し、第２導電層のみを除去するというようなエッチングが可能となる。したがって、エッチングストッパ層等の層を形成することなく、容易に本発明の抵抗素子を形成することができる。

本発明においては、前記第１導電層はＴｉであり、前記第２導電層はＡｌＣｕ、ＡｌＮｄ、ＡｌＮｉＢ又はＡｌＳｃＣｕであることが望ましい。この構成によれば、エッチング液としてリン硝酢酸を用いることで、第１導電層を残し、第２導電層のみを除去することができる。したがって、エッチングストッパ層等の層を形成することなく、容易に本発明の抵抗素子を形成することができる。

本発明においては、前記第２導電層上にバリア層としての第３導電層が積層されており、前記抵抗素子は、前記第１導電層を残し、前記第２導電層及び前記第３導電層を部分的に除去することにより形成されることが望ましい。この構成によれば、バリア層を積層することで、配線の電気的特性を良好なものとすることができる。

本発明においては、前記第１導電層はＴｉであり、前記第２導電層はＡｌＣｕ、ＡｌＮｄ、ＡｌＮｉＢ又はＡｌＳｃＣｕであり、前記第３導電層はＴｉＮ又はＭｏであることが望ましい。この構成によれば、エッチング液としてリン硝酢酸を用いることで、第１導電層を残し、第２導電層と第３導電層のみを除去することができる。したがって、エッチングストッパ層等の層を形成することなく、容易に本発明の抵抗素子を形成することができる。

本発明においては、前記配線は、前記絶縁基板上に設けられた表示領域と、前記表示領域の周囲に設けられた周辺駆動回路とを電気的に接続するための配線であることが望ましい。特に、前記周辺駆動回路は走査線駆動回路であり、前記配線は走査線であることが望ましい。データ線駆動回路と表示領域とを電気的に接続するための配線に抵抗素子を設けても良いが、走査線駆動回路のレベルシフタやシフトレジスタから出力される走査信号のレベルの高低差（電圧振幅）が、転送信号等の他の信号に比べて大きいため、特に静電破壊が問題となる。したがって、走査線駆動回路と、表示領域内の駆動素子との間を接続する配線に上記のような抵抗素子を形成することで、静電破壊の問題を大幅に軽減することができる。

本発明においては、前記配線は、前記絶縁基板上に設けられた周辺駆動回路と、実装端子とを電気的に接続するための配線であることが望ましい。この構成によれば、実装端子を介して周辺駆動回路が静電破壊されることを防止することができる。

本発明においては、前記周辺駆動回路は走査線駆動回路であることが望ましい。データ線駆動回路と実装端子との間に抵抗素子を設けても良いが、走査線駆動回路のレベルシフタやシフトレジスタから出力される走査信号のレベルの高低差（電圧振幅）が、転送信号等の他の信号に比べて大きいため、特に静電破壊が問題となる。したがって、走査線駆動回路と実装端子との間を接続する配線に上記のような抵抗素子を形成することで、静電破壊の問題を大幅に軽減することができる。

本発明においては、前記周辺駆動回路は、ポリシリコン膜を用いて前記絶縁基板上に一体に形成されていることが望ましい。ポリシリコン膜を用いて周辺駆動回路と表示領域の駆動素子を一体に形成した周辺駆動回路内蔵型の電気光学装置では、静電破壊の問題が顕著に現われる。このため、上記抵抗素子を用いた静電気対策が特に有効となる。

本発明の電子機器は、前述した本発明の半導体装置又は前述した本発明の電気光学装置を備えたことを特徴とする。この構成によれば、歩留まりが高く、電気的特性に優れた電子機器が提供できる。

以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。

図１は、本発明の液晶装置の一実施形態の平面図である。本実施形態の液晶装置１００は、画素スイッチング素子として薄膜トランジスタ（Thin Film Transistor；以下「ＴＦＴ」と略記する）を備えたアクティブマトリクス方式の透過型液晶表示装置である。特に、ＴＦＴの半導体層にポリシリコン膜を用い、走査線駆動回路及びデータ線駆動回路等の周辺駆動回路をポリシリコン膜を用いて基板上に一体に形成した周辺駆動回路内蔵型の液晶表示装置である。

液晶装置１００は、液晶層５０を介して対向する第１基板１０及び第２基板２０を備えている。第１基板１０と第２基板２０とが対向する対向領域の周縁部には、平面視矩形枠状のシール材５２が設けられており、該シール材５２を介して第１基板１０と第２基板２０とが貼り合わされている。シール材５２の内側には、遮光性材料からなる平面視矩形枠状の遮光膜（周辺見切り）５３が設けられており、遮光膜５３の内側が表示領域４０となっている。シール材５２の外側には、データ線駆動回路２０１及び実装端子２０２が第１基板１０の１辺（図示下辺）に沿って設けられており、この１辺に隣接する２辺に沿ってそれぞれ走査線駆動回路１０４，１０４が設けられている。第１基板１０の残る１辺には、表示領域４０の両側の走査線駆動回路１０４，１０４を接続する複数の配線１０５が設けられている。また、第２基板２０の４つの角部には、第１基板１０と第２基板２０との間の電気的導通をとるための導通材１０６が設けられている。

図２は、図１のＨ−Ｈ′線に沿う断面図である。液晶装置１００は、互いに対向する第１基板１０及び第２基板２０と、第１基板１０及び第２基板２０の間に挟持された液晶層５０とを備えている。第１基板１０は、ガラス、石英、プラスチック等の透光性絶縁基板を基体としてなり、第１基板１０の液晶層５０側には、ＩＴＯ等の透光性導電膜からなる複数の画素電極９が設けられている。また、画素電極９を覆って基板全面に配向膜１６が設けられている。第２基板２０は、ガラス、石英、プラスチック等の透光性絶縁基板を基体としてなり、第２基板２０の液晶層５０側には、第１基板１０上のデータ線、走査線、画素スイッチング用ＴＦＴの形成領域に対向して、平面視格子状の遮光膜２３が設けられている。また、遮光膜２３を覆ってＩＴＯ等の透光性導電膜からなる対向電極２１が設けられており、さらに対向電極２１を覆って基板全面に配向膜２２が設けられている。対向電極２１は表示領域の全面に設けられており、各画素に共通の共通電極となっている。

第１基板１０には、第２基板２０の外側に張り出す張出部１０Ｐが設けられている。張出部１０Ｐには、データ線駆動回路２０１及び実装端子２０２が設けられている。実装端子２０２には、データ線駆動回路２０１と電気的に接続される第１端子２０２ｄと、走査線駆動回路１０４と電気的に接続される第２端子２０２ｇと、対向電極２１と電気的に接続される第３端子２０２ｃとが設けられている。

図３は、液晶装置１００の等価回路図である。液晶装置１００には、行方向（水平方向）に延びる複数の走査線３ａと、列方向（垂直方向）に延びる複数のデータ線６ａと、走査線３ａと平行に延びる複数の容量線３ｂとが設けられている。走査線３ａとデータ線６ａとの交差部には、表示の最小単位である画素６０が設けられている。画素６０は、走査線３ａ及びデータ線６ａに沿って行方向及び列方向に配列しており、これにより、全体としての矩形の表示領域４０が形成されている。

画素６０には、画素電極９、ＴＦＴ３０、対向電極２１、液晶層５０及び蓄積容量１７が設けられている。ＴＦＴ３０のゲートは、走査線駆動回路１０４から延びる走査線３ａと電気的に接続されており、走査線駆動回路１０４から所定のタイミングで走査線３ａにパルス的に供給される走査信号Ｇ１、Ｇ２、…、Ｇｍが、この順に線順次でＴＦＴ３０のゲートに供給されるようになっている。ＴＦＴ３０のソースは、データ線駆動回路２０１から延びるデータ線６ａと電気的に接続されている。また、ＴＦＴ３０のドレインは、画素電極９と電気的に接続されている。データ線駆動回路２０１は、画像信号Ｓ１、Ｓ２、…、Ｓｎをデータ線６ａを介して各画素６０に供給するようになっている。画像信号Ｓ１〜Ｓｎはこの順に線順次に供給しても良いし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。

画素電極９には、液晶層５０を介して対向電極２１が対向している。そして、画素電極９、液晶層５０及び対向電極２１によって、液晶容量５５が形成されている。また、液晶容量５５と並列に蓄積容量１７が設けられている。蓄積容量１７を構成する一方の電極は、容量線３ｂと電気的に接続されており、容量線３ｂは、一定電位、例えば接地電位Ｇｎｄに保持されている。

画素６０においては、ＴＦＴ３０が走査信号Ｇ１、Ｇ２、…、Ｇｍの入力により一定期間だけオン状態とされると、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで画素電極９に書き込まれる。対向電極２１には、実装端子２０２（第３端子２０２ｃ）及び導通材１０６（図１参照）を介して電圧ＬＣｃｏｍが供給される。そして、対向電極２１と画素電極９との間の電位差によって、液晶層５０の配向状態（透過率）が変化し、階調表示が行われるようになっている。画素電極９に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、液晶容量５５及び蓄積容量１７によって一定期間保持される。

ここで、走査線駆動回路１０４と表示領域４０の最外周部の画素６０とを接続する走査線３ａには、抵抗素子１０７が設けられている。また、接地電位Ｇｎｄに接続された図示略の実装端子と表示領域４０の最外周部の画素６０とを接続する容量線３ｂには、抵抗素子１０８が設けられている。抵抗素子１０７及び１０８は、ＴＦＴ３０を静電気から保護するための静電保護手段を構成する。

図４は、抵抗素子１０７及び１０８の概略構成図である。同図において（ａ）は表示領域４０と走査線駆動回路１０４との境界部の構成を示す平面図であり、（ｂ）は同境界部に設けられた抵抗素子１０７の断面図である。

図４（ａ）に示すように、走査線３ａとデータ線６ａとの交差部近傍には、画素電極９が設けられており、画素電極９と走査線３ａ及びデータ線６ａとの間には、ＴＦＴ３０が設けられている。走査線３ａと並行して容量線３ｂが設けられており、容量線３ｂと画素電極９とが平面的に重なる部分で蓄積容量１７が形成されている。表示領域４０よりも走査線駆動回路１０４側には、静電保護手段である抵抗素子１０７及び１０８が設けられている。

図４（ｂ）に示すように、第１基板１０の基体１０Ａ上には、絶縁層として、酸化シリコン等の下地絶縁膜１１が設けられている。下地絶縁膜１１上には、ＴＦＴ３０のゲート絶縁膜１２が設けられている。ゲート絶縁膜１２上には、第１導電層１３１、第２導電層１３２及び第３導電層１３３を積層してなる走査線３ａが設けられており、走査線３ａ上には、層間絶縁膜１４、パッシベーション膜１５、平坦化膜１８及び画素電極９が順に積層されている。

第１導電層１３１は、第２導電層１３２及び第３導電層１３３よりも相対的に抵抗の大きい高抵抗層である。第２導電層１３２は、第１導電層１３１及び第３導電層１３３よりも相対的に抵抗の小さい低抵抗層である。第３導電層１３３は、バリア層であり、第２導電層１３２の腐食等を防止する機能を有する。本実施形態において、第１導電層１３１はＴｉであり、第２導電層１３２はＡｌＣｕ、ＡｌＮｄ、ＡｌＮｉＢ又はＡｌＳｃＣｕであり、第３導電層１３３はＴｉＮ又はＭｏであるが、材料はこれに限定されない。

第２導電層１３２及び第３導電層１３３には、互いに連通する開口部１３２ａ及び１３３ａが設けられている。開口部１３２ａ及び１３３ａは、それぞれ第２導電層１３２及び第３導電層１３３を厚み方向に貫通しており、開口部１３２ａ及び１３３ａの底面に第１導電層１３１が露出している。開口部１３２ａ及び１３３ａが形成された部分は第１導電層１３１のみで構成されており、他の部分に比べて抵抗の高い領域となっている。そして、この抵抗の高い領域が抵抗素子１０７となっている。

図示は省略したが、容量線３ｂに設けられた抵抗素子１０８も同様の構成である。すなわち、容量線３ｂは、第１導電層、第２導電層及び第３導電層の３層構造からなり、第１導電層を除く第２導電層及び第３導電層を部分的に除去することで、抵抗素子１０８が形成されている。容量線３ｂと走査線３ａとは共通の工程で同時に形成される。したがって、走査線３ａに開口部１３２ａ及び１３３ａを形成する際に容量線３ｂにも同様の開口部を形成することで、抵抗素子１０７と抵抗素子１０８とを同時に形成することができる。

本実施形態の場合、第２導電層１３２はＡｌＣｕ、ＡｌＮｄ、ＡｌＮｉＢ又はＡｌＳｃＣｕである。第３導電層１３３がＴｉＮである場合は、第２導電層１３２をリン硝酢酸でエッチングするとともに第３導電層１３３がリフトオフするため同時に除去されることとなる。また第３導電層１３３がＭｏの場合は第２導電層１３２と同時に第３導電層１３３をリン硝酢酸でエッチングすることができる。この場合、Ｔｉはリン硝酢酸にエッチングされないため、エッチングストッパ層等を設けずに、容易に図４の構造を実現できる。前述の工程は一例であり、第２導電層１３２及び第３導電層１３３を第１導電層１３１と選択性のあるプラズマを用いたエッチングによって除去する事も可能である。このような条件は、例えば真空槽内に導入したＢＣｌ_３とＣｌ_２の混合ガスに高周波１３．５６ＭＨｚを印加して電離させるドライエッチング手法にて実現できる。第１導電層よりも第２導電層、第３導電層のエッチング速度が速いためエッチングストッパ層等を設けずに、容易に図４の構造を実現できる。

図５は、抵抗素子１０７及び１０８の他の構成を示す断面図である。同図において図４（ｂ）と異なる点は、走査線３ａを第１導電層１３１と第２導電層１３２との２層構造にした点である。第２導電層１３２には、第１導電層１３１に達する開口部１３２ａが設けられており、該開口部１３２ａが設けられた抵抗の高い領域によって、抵抗素子１０７が形成されている。この場合、容量線３ｂも第１導電層と第２導電層との２層構造であり、第２導電層を部分的に除去することで、抵抗素子１０８が形成される。なお、図５において、第１導電層１３１はＴｉであり、第２導電層１３２はＡｌＮｄであるが、材料はこれに限定されない。

以上説明したように、本実施形態の液晶装置１００においては、抵抗素子１０７，１０８が、不純物ドープした半導体層を用いるものではないので、不純物濃度による抵抗のばらつきがなく、安定した特性を有する液晶装置が提供できる。また、従来のようにポリシリコン膜と配線とを接続するための接続構造が不要になるので、歩留まりも向上することができる。さらに、配線の一部を厚み方向に除去することにより形成できるため、抵抗素子１０７，１０８の面積を小さくすることができ、液晶装置の高精細化が可能となる。また、第１導電層１３１、第２導電層１３２及び第３導電層１３３のうち、第１導電層１３１のみを残す構造としているので、例えば第２導電層１３２や第３導電層１３３を残す構造に比べて抵抗の高い抵抗素子１０７を形成でき、より静電破壊の生じにくい液晶装置が提供できる。

なお、本実施形態では、走査線３ａ及び容量線３ｂに対して抵抗素子１０７及び１０８を形成したが、抵抗素子を形成する配線はこれらの配線に限られない。例えば、データ線駆動回路２０１と表示領域最外周部の画素６０との間を接続するデータ線６ａに抵抗素子を形成しても良い。また、走査線駆動回路１０４と実装端子２０２（第２端子２０２ｇ）との間を接続する配線や、データ線駆動回路２０１と実装端子２０２（第１端子２０２ｄ）との間を接続する配線に抵抗素子を形成しても良い。周辺駆動回路内蔵型の液晶装置では、走査線駆動回路のレベルシフタやシフトレジスタから出力される走査信号のレベルの高低差（電圧振幅）が、転送信号等の他の信号に比べて大きいため、特に静電破壊が問題となる。したがって、これらの駆動回路と、他の駆動回路、駆動素子又は実装端子との間を接続する配線に上記のような抵抗素子を形成することで、静電破壊の問題を大幅に軽減することができる。

また、本実施形態では、液晶装置１００を電気光学装置の一例として説明したが、本発明は液晶装置に限らず、液晶装置以外の他の電気光学装置に適用することもできる。この場合、「電気光学装置」とは、電気光学効果を利用するもの以外に、広く一般に電気的作用により表示状態を制御することが可能な装置が包含されるものとする。すなわち、本発明において「電気光学装置」とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。具体的には、電気光学物質として液晶を用いる液晶装置、有機ＥＬ(Electro-Luminescence)を用いる有機ＥＬ装置、無機ＥＬを用いる無機ＥＬ装置、プラズマ用ガスを用いるプラズマディスプレイ装置等がある。さらには、電気泳動ディスプレイ装置（ＥＰＤ：Electrophoretic Display）、フィールドエミッションディスプレイ装置（ＦＥＤ：電界放出表示装置：Field Emission Display）等があり、これらに対して広く本発明を適用することができる。

さらに、本発明は、電気光学装置に限らず、電気光学装置用基板等の半導体装置に広く適用可能である。本実施形態においては、電気光学装置用基板である第１基板１０に本発明の抵抗素子を適用した例を説明した。第１基板１０は絶縁基板１０Ａを基体としてなり、絶縁基板１０Ａ上に絶縁層としての下地絶縁膜１１を形成しているが、半導体基板や金属基板等の表面に絶縁層である酸化シリコン膜等を形成し、該絶縁層上に薄膜トランジスタを形成しても良い。この場合も、静電破壊の問題が生じ得る可能性があり、本発明の抵抗素子が有効となる。

［電子機器］
次に、図６を用いて、本発明の液晶装置を備えた電子機器の実施形態について説明する。図６は、本発明の液晶装置の一例である液晶装置１００を映像モニタ１２００の表示部に適用した例の概略構成図である。同図の映像モニタ１２００は、先の実施形態の液晶装置１００を備えた表示部１２０１と、筐体１２０２と、スピーカ１２０３等を備えている。液晶装置１００は、上記映像モニタに限らず、携帯電話、電子ブック、プロジェクタ、パーソナルコンピュータ、ディジタルスチルカメラ、テレビジョン受像機、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、かかる構成とすることで、歩留まりが高く、電気的特性に優れた電子機器を提供できる。

電気光学装置の一例である液晶装置の平面図である。 同液晶装置の断面図である。 同液晶装置の等価回路図である。 同液晶装置に設けられた静電保護手段である抵抗素子の概略構成図図である。 同抵抗素子の他の構成を示す断面図である。 電子機器の一例である映像モニタの概略構成図である。 従来の抵抗素子の概略構成図である。

符号の説明

３ａ…走査線（配線）、３ｂ…容量線（配線）、６ａ…データ線（配線）、１０…第１基板（半導体装置）、１０Ａ…絶縁基板、１１…下地絶縁膜（絶縁層）、３０…ＴＦＴ（薄膜トランジスタ）、４０…表示領域、１０４…走査線駆動回路（周辺駆動回路）、１０５…配線、１０７，１０８…抵抗素子、１３１…第１導電層、１３２…第２導電層、１３３…第３導電層、２０１…データ線駆動回路（周辺駆動回路）、２０２…実装端子、１２００…映像モニタ（電子機器）

Claims (13)

1. 絶縁層と、前記絶縁層上に設けられた薄膜トランジスタと、前記薄膜トランジスタに信号を供給するための配線と、前記配線に設けられた抵抗素子とを備え、
   前記配線は複数層の導電層からなり、
   前記抵抗素子は、前記複数層の導電層のうちの１又は２以上の導電層を部分的に除去することにより形成されていることを特徴とする半導体装置。
2. 絶縁基板と、前記絶縁基板上に設けられた薄膜トランジスタと、前記薄膜トランジスタに信号を供給するための配線と、前記配線に設けられた抵抗素子とを備え、
   前記配線は複数層の導電層からなり、
   前記抵抗素子は、前記複数層の導電層のうちの１又は２以上の導電層を部分的に除去することにより形成されていることを特徴とする電気光学装置。
3. 前記配線は、相対的に抵抗の大きい第１導電層と、相対的に抵抗の小さい第２導電層とを含み、
   前記抵抗素子は、前記第１導電層を残し、前記第２導電層を部分的に除去することにより形成されることを特徴とする請求項２に記載の電気光学装置。
4. 前記第１導電層と前記第２導電層は少なくとも薬液を用いたエッチング或いはプラズマを用いたエッチングにおいて選択性を持つことを特徴とする請求項３に記載の電気光学装置。
5. 前記第１導電層はＴｉであり、前記第２導電層はＡｌＣｕ、ＡｌＮｄ、ＡｌＮｉＢ又はＡｌＳｃＣｕであることを特徴とする請求項４に記載の電気光学装置。
6. 前記第２導電層上にバリア層としての第３導電層が積層されており、
   前記抵抗素子は、前記第１導電層を残し、前記第２導電層及び前記第３導電層を部分的に除去することにより形成されることを特徴とする請求項３〜５のいずれかの項に記載の電気光学装置。
7. 前記第１導電層はＴｉであり、前記第２導電層はＡｌＣｕ、ＡｌＮｄ、ＡｌＮｉＢ又はＡｌＳｃＣｕであり、前記第３導電層はＴｉＮ又はＭｏであることを特徴とする請求項６に記載の電気光学装置。
8. 前記配線は、前記絶縁基板上に設けられた表示領域と、前記表示領域の周囲に設けられた周辺駆動回路とを電気的に接続するための配線であることを特徴とする請求項２〜７のいずれかの項に記載の電気光学装置。
9. 前記周辺駆動回路は走査線駆動回路であり、前記配線は走査線であることを特徴とする請求項８に記載の電気光学装置。
10. 前記配線は、前記絶縁基板上に設けられた周辺駆動回路と、実装端子とを電気的に接続するための配線であることを特徴とする請求項２〜７のいずれかの項に記載の電気光学装置。
11. 前記周辺駆動回路は走査線駆動回路であることを特徴とする請求項１０に記載の電気光学装置。
12. 前記周辺駆動回路は、ポリシリコン膜を用いて前記絶縁基板上に一体に形成されていることを特徴とする請求項８〜１１のいずれかの項に記載の電気光学装置。
13. 請求項１に記載の半導体装置又は請求項２〜１２のいずれかの項に記載の電気光学装置を備えたことを特徴とする電子機器。

Images