JP2008160761A - 信号処理装置および信号処理方法、並びにプログラム - Google Patents

信号処理装置および信号処理方法、並びにプログラム Download PDF

Info

Publication number
JP2008160761A
JP2008160761A JP2006350352A JP2006350352A JP2008160761A JP 2008160761 A JP2008160761 A JP 2008160761A JP 2006350352 A JP2006350352 A JP 2006350352A JP 2006350352 A JP2006350352 A JP 2006350352A JP 2008160761 A JP2008160761 A JP 2008160761A
Authority
JP
Japan
Prior art keywords
signal
value
specific symbol
transmitted
predicted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006350352A
Other languages
English (en)
Other versions
JP5003147B2 (ja
Inventor
Ryosuke Araki
亮輔 荒木
Takashi Nakanishi
崇 中西
Shunsuke Mochizuki
俊助 望月
Masahiro Yoshioka
正紘 吉岡
Hiroto Kimura
裕人 木村
Seiji Wada
成司 和田
Hiroshi Ichiki
洋 一木
Tetsujiro Kondo
哲二郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006350352A priority Critical patent/JP5003147B2/ja
Priority to US11/947,198 priority patent/US7936712B2/en
Priority to EP07123620.2A priority patent/EP1940101A3/en
Priority to KR1020070136558A priority patent/KR101376452B1/ko
Priority to CN2007103054037A priority patent/CN101212595B/zh
Publication of JP2008160761A publication Critical patent/JP2008160761A/ja
Application granted granted Critical
Publication of JP5003147B2 publication Critical patent/JP5003147B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063—Setting decision thresholds using feedback techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03477—Tapped delay lines not time-recursive

Abstract

【課題】特定のビットを正確に決定する。
【解決手段】A/Dコンバータ９３は、伝送経路を介して伝送されてきた信号から、特定のビットの信号値を取得する。予測信号値算出部９５は、特定のビットが１であるとして、遅延プロファイルに基づいて特定のビットの信号値を予測して予測値を算出し、予測信号値算出部９６は、特定のビットが０であるとして、遅延プロファイルに基づいて特定のビットの信号値を予測して予測値を算出する。そして、比較器９４は、A/Dコンバータ９３が取得した特定のビットの信号値と、予測信号値算出部９５が特定のビットが１であるとして算出した予測値と、予測信号値算出部９６が特定のビットが０であるとして算出した予測値とに基づいて、特定のビットが１または０のいずれであるかを決定する。本発明は、例えば、画像信号を処理する信号処理装置に適用できる。
【選択図】図１０

Description

本発明は、信号処理装置および信号処理方法、並びにプログラムに関し、特に、信号が表すシンボルの値を正確に決定することができるようにした信号処理装置および信号処理方法、並びにプログラムに関する。
従来、例えば、テレビジョン放送信号を受信するチューナや、DVD（Digital Versatile Disc）プレーヤなどの外部機器から画像の信号が供給され、その信号に信号処理を施して、CRT(Cathode Ray Tube)やLCD(Liquid Crystal Display)などの表示装置に画像の信号を供給する信号処理装置がある。
このような信号処理装置では、外部機器から供給された画像の信号からノイズを除去するノイズ除去処理や、外部機器からの画像よりも表示装置に表示される画像が高画質となるように画像の信号を変換する画像変換処理、表示装置に表示される画像の明るさやコントラストを調整する画像調整処理などの信号処理が行われる。
図１は、従来の信号処理装置の構成例を示すブロック図である。
図１において、信号処理装置１１は、筐体１２、コネクタ１３1乃至１３4、入力セレクタ１４、信号ルータ１５、コネクタ１６1乃至１６4、コネクタ１７1乃至１７3、機能ブロック１８1乃至１８3、コネクタ１９、リモートコマンダ２０、操作部２１、システム制御ブロック２２、および制御バス２３から構成される。
信号処理装置１１では、コネクタ１３1乃至１３4が、信号ケーブルを介して入力セレクタ１４に接続されており、入力セレクタ１４が、信号ケーブルを介して信号ルータ１５に接続されている。また、信号ルータ１５は、信号ケーブルを介してコネクタ１６1乃至１６4とコネクタ１９に接続されており、信号ルータ１５は、コネクタ１６1乃至１６3およびコネクタ１７1乃至１７3を介して、機能ブロック１８1乃至１８3に接続されている。また、入力セレクタ１４、信号ルータ１５、コネクタ１６1乃至１６4、およびシステム制御ブロック２２は、制御バス２３を介して、互いに接続されている。
筐体１２は、例えば、直方体形状の箱であり、筐体１２には、コネクタ１３1乃至１３4、コネクタ１９、および操作部２１が外装され、筐体１２の内部には、入力セレクタ１４、信号ルータ１５、コネクタ１６1乃至１６4、コネクタ１７1乃至１７3、機能ブロック１８1乃至１８3、システム制御ブロック２２、および制御バス２３が収納される。
コネクタ１３1乃至１３4は、信号処理装置１１と、信号処理装置１１に画像の信号を供給するチューナやDVDプレーヤなどの外部機器（図示せず）とを接続するケーブルが接続される接続部である。
入力セレクタ１４には、コネクタ１３1乃至１３4を介して、外部機器から画像の信号が供給され、入力セレクタ１４は、システム制御ブロック２２の制御に従って、コネクタ１３1乃至１３4のうちの、いずれか１つに接続された外部機器から供給される画像の信号を信号ルータ１５に供給する。
信号ルータ１５は、システム制御ブロック２２の制御に従い、入力セレクタ１４から供給された信号を、コネクタ１６1乃至１６3およびコネクタ１７1乃至１７3を介して、機能ブロック１８1乃至１８3に供給する。また、信号ルータ１５には、信号処理が施された信号が機能ブロック１８1乃至１８3から供給され、信号ルータ１５は、信号処理が施された信号を、コネクタ１９を介して、コネクタ１９に接続されている表示装置（図示せず）に供給する。
コネクタ１６1乃至１６3とコネクタ１７1乃至１７3とは、互いに着脱可能であり、信号ルータ１５または制御バス２３と、機能ブロック１８1乃至１８3とを接続する。また、コネクタ１６4には、信号処理装置１１に追加される新たな機能ブロックなどを接続することができる。
機能ブロック１８1乃至１８3は、ノイズ除去処理、画像変換処理、または画像調整処理などの信号処理を施す信号処理回路をそれぞれ有している。機能ブロック１８1乃至１８3は、信号ルータ１５から供給される信号に対して信号処理を施し、信号処理が施された信号を、信号ルータ１５に供給する。
コネクタ１９は、信号処理装置１１と、信号処理装置１１から出力される画像を表示する表示装置とを接続するケーブルが接続される接続部である。
リモートコマンダ２０は、ユーザにより操作される複数のボタンなどを備えており、ユーザにより操作され、ユーザの操作に応じた操作信号を、赤外線などを利用して、システム制御ブロック２２に供給する。
操作部２１は、リモートコマンダ２０と同様に、ユーザにより操作される複数のボタンなどを備えており、ユーザにより操作され、ユーザの操作に応じた操作信号を、システム制御ブロック２２に供給する。
システム制御ブロック２２は、ユーザの操作に応じた操作信号が、リモートコマンダ２０または操作部２１から供給されると、その操作信号に応じた処理が行われるように、制御バス２３を介して、入力セレクタ１４、信号ルータ１５、または機能ブロック１８1乃至１８3を制御する。
以上のように構成される信号処理装置１１では、コネクタ１３1乃至１３4および入力セレクタ１４を介して信号ルータ１５に画像の信号が供給され、信号ルータ１５と機能ブロック１８1乃至１８3との間で、信号ケーブルを介して、画像の信号が伝送される。
ところで、近年、画像の高精細化に伴い、信号処理装置１１が信号処理を施す画像の信号の容量が、大きくなる傾向がある。画像の信号の大容量が大きくなると、例えば、信号ルータ１５と機能ブロック１８1乃至１８3との間で、信号ケーブルを介して、画像の信号が高速で伝送される。このように、信号が高速で伝送されると、信号ケーブルの周波数特性や、クロストーク、パラレルな信号ケーブルにおいて生じるタイミングのずれ（スキュー）などの影響により、信号の伝送に問題が発生する。
ここで、特許文献１には、筐体に内蔵される基板どうしが、電磁波を用いた無線通信により信号を伝送し、信号処理を行う信号処理装置が開示されている。
このように、例えば、信号ルータ１５と機能ブロック１８1乃至１８3とが、電磁波を用いた無線通信により信号を伝送することで、信号ケーブルを介して信号を高速で伝送することにより発生する問題を回避することができる。
しかしながら、信号ルータ１５と機能ブロック１８1乃至１８3とが、信号処理装置１１の筐体１２の内部で、電磁波を用いた無線通信により信号を伝送すると、筐体１２の壁面で電磁波が反射したり、筐体１２に内蔵される基板で電磁波が回折したりすることにより、経路距離の異なる複数の伝送経路（マルチパス）が発生する。そして、マルチパスを介して信号が伝送されると、信号を受信する受信側に到達する信号の位相がずれてしまい、信号（電磁波）により表されるシンボルどうしが干渉してしまう。
このように、シンボルどうしが干渉すると、例えば、ある特定のシンボルの信号値が、その特定のシンボルの前に送信された複数のシンボルの信号値の影響を受けてしまい、その特定のシンボルの信号値が変化する（マルチパスフェージング）。そして、他のシンボルの影響により信号値が変化したシンボルを受信した受信側では、そのシンボルが取る値を正確に決定することが困難になる。例えば、１シンボルにより１ビットが伝送される場合には、そのシンボルが、１または０のうちのいずれであるかを、正確に判定することが困難になる。
また、筐体の内部における無線通信以外に、例えば、携帯電話機による移動体通信において、ビルなどの建設物により電磁波が反射することによって生じるマルチパスによっても、信号の位相がずれることにより、干渉が発生する。また、このような無線通信以外にも、例えば、ケーブルを介して信号を伝送するにあたり、ケーブルの端部で信号が反射し、伝送すべき信号と反射した信号とによっても、干渉が発生する。
また、例えば、特許文献２には、ビタビ等化器を用いて、マルチパスによる影響により発生する干渉を除去する方法が開示されている。
しかしながら、画像の信号、特に、非圧縮の画像の信号のように、高速に伝送する必要がある信号に対する信号処理においては、信号処理において生じる遅延を短くすることと、遅延を一定にすることとが必要であるが、ビタビ等化器では、信号処理において生じる遅延を短くすることも、遅延を一定にすることも困難であった。また、画像の信号に対する処理においては、リアルタイム性、即ち、連続性を保持することが要求されるが、ビタビ等化器では、連続性を保持することも困難であった。
特開２００３−１７９８２１号公報 特許第３３９９０２２号
上述したように、従来の信号処理装置において、電磁波を用いた無線通信により信号を伝送すると、シンボルどうしの干渉によりシンボルの信号値が変化してしまい、シンボルが取る値を正確に決定することが困難であった。
本発明は、このような状況に鑑みてなされたものであり、信号が表すシンボルの値を正確に決定することができるようにするものである。
本発明の一側面の信号処理装置は、特定のシンボルの前に送信された複数のシンボルの信号値が、前記特定のシンボルの信号値に、定常的な影響を与える伝送経路を介して伝送される信号を処理する信号処理装置において、前記伝送経路を介して伝送されてきた信号から、前記特定のシンボルの信号値を取得する取得手段と、前記特定のシンボルが取り得る値ごとに、前記特定のシンボルの前に送信された複数のシンボルが取る値と、前記特定のシンボルの前に送信された複数のシンボルの信号値が前記特定のシンボルの信号値に与える影響の特性とに基づいて、前記特定のシンボルの信号値を予測し、前記特定のシンボルが取り得る値ごとの信号値の予測値を算出する予測手段と、前記取得手段が取得した前記特定のシンボルの信号値と、前記予測手段が算出した前記特定のシンボルが取り得る値ごとの前記予測値とに基づいて、前記特定のシンボルが取る値を決定する決定手段とを備える。
本発明の一側面の信号処理方法またはプログラムは、特定のシンボルの前に送信された複数のシンボルの信号値が、前記特定のシンボルの信号値に、定常的な影響を与える伝送経路を介して伝送される信号を処理する信号処理方法、または、特定のシンボルの前に送信された複数のシンボルの信号値が、前記特定のシンボルの信号値に、定常的な影響を与える伝送経路を介して伝送される信号を処理する信号処理装置を制御するコンピュータに実行させるプログラムであって、前記伝送経路を介して伝送されてきた信号から、前記特定のシンボルの信号値を取得し、前記特定のシンボルが取り得る値ごとに、前記特定のシンボルの前に送信された複数のシンボルが取る値と、前記特定のシンボルの前に送信された複数のシンボルの信号値が前記特定のシンボルの信号値に与える影響の特性とに基づいて、前記特定のシンボルの信号値を予測し、前記特定のシンボルが取り得る値ごとの信号値の予測値を算出し、前記伝送経路を介して伝送されてきた信号から取得された前記特定のシンボルの信号値と、前記特定のシンボルが取り得る値ごとの前記予測値とに基づいて、前記特定のシンボルが取る値を決定するステップを含む。
本発明の一側面においては、伝送経路を介して伝送されてきた信号から、特定のシンボルの信号値が取得され、特定のシンボルが取り得る値ごとに、特定のシンボルの前に送信された複数のシンボルが取る値と、特定のシンボルの前に送信された複数のシンボルの信号値が特定のシンボルの信号値に与える影響の特性とに基づいて、特定のシンボルの信号値が予測され、特定のシンボルが取り得る値ごとの信号値の予測値が算出される。そして、伝送経路を介して伝送されてきた信号から取得された特定のシンボルの信号値と、特定のシンボルが取り得る値ごとの予測値とに基づいて、特定のシンボルが取る値が決定される。
本発明の一側面によれば、信号が表すシンボルの値を正確に決定することができる。
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
本発明の一側面の信号処理装置は、特定のシンボルの前に送信された複数のシンボルの信号値が、前記特定のシンボルの信号値に、定常的な影響を与える伝送経路を介して伝送される信号を処理する信号処理装置であって、
前記伝送経路を介して伝送されてきた信号から、前記特定のシンボルの信号値を取得する取得手段（例えば、図１０のA/Dコンバータ９３）と、
前記特定のシンボルが取り得る値ごとに、前記特定のシンボルの前に送信された複数のシンボルが取る値と、前記特定のシンボルの前に送信された複数のシンボルの信号値が前記特定のシンボルの信号値に与える影響の特性とに基づいて、前記特定のシンボルの信号値を予測し、前記特定のシンボルが取り得る値ごとの信号値の予測値を算出する予測手段（例えば、図１０の予測信号値算出部９５または９６）と、
前記取得手段が取得した前記特定のシンボルの信号値と、前記予測手段が算出した前記特定のシンボルが取り得る値ごとの前記予測値とに基づいて、前記特定のシンボルが取る値を決定する決定手段（例えば、図１０の比較器９４）と
を備える。
本発明の一側面の信号処理装置は、
あらかじめ設定された所定の値を取る複数の前記シンボルからなるテスト信号を受信する受信手段（例えば、図５の無線受信部７３）と、
前記受信手段が受信した前記テスト信号の特定のシンボルの信号値に基づいて、前記テスト信号の複数の前記シンボルのうちの、前記特定のシンボルの前に送信されたシンボルの信号値が前記特定のシンボルの信号値に与える影響の特性を取得する特性取得手段（例えば、図５の統計処理部７４）と
をさらに備えることができる。
本発明の一側面の信号処理方法またはプログラムは、特定のシンボルの前に送信された複数のシンボルの信号値が、前記特定のシンボルの信号値に、定常的な影響を与える伝送経路を介して伝送される信号を処理する信号処理方法、または、特定のシンボルの前に送信された複数のシンボルの信号値が、前記特定のシンボルの信号値に、定常的な影響を与える伝送経路を介して伝送される信号を処理する信号処理装置を制御するコンピュータに実行させるプログラムであって、
前記伝送経路を介して伝送されてきた信号から、前記特定のシンボルの信号値を取得し（例えば、図１１のステップＳ４２）、
前記特定のシンボルが取り得る値ごとに、前記特定のシンボルの前に送信された複数のシンボルが取る値と、前記特定のシンボルの前に送信された複数のシンボルの信号値が前記特定のシンボルの信号値に与える影響の特性とに基づいて、前記特定のシンボルの信号値を予測し、前記特定のシンボルが取り得る値ごとの信号値の予測値を算出し（例えば、図１１のステップＳ４３またはＳ４４）、
前記伝送経路を介して伝送されてきた信号から取得された前記特定のシンボルの信号値と、前記特定のシンボルが取り得る値ごとの前記予測値とに基づいて、前記特定のシンボルが取る値を決定する（例えば、図１１のステップＳ４７）
ステップを含む。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
図２は、本発明を適用した信号処理装置の一実施の形態の構成例を示す斜視図である。
図２において、信号処理装置３１は、筐体３２、電源モジュール３３、プラットフォーム基板３４、入力基板３５、信号処理基板３６1乃至３６3、および出力基板３７から構成される。
筐体３２は、直方体形状の箱であり、その内部に、電源モジュール３３、プラットフォーム基板３４、入力基板３５、信号処理基板３６1乃至３６3、および出力基板３７が収納される。
電源モジュール３３は、プラットフォーム基板３４、入力基板３５、信号処理基板３６1乃至３６3、および出力基板３７に、駆動に必要な電力を供給する。
プラットフォーム基板３４には、信号処理基板３６1乃至３６3が接続されて固定されており、プラットフォーム基板３４を介して、例えば、電源モジュール３３から信号処理基板３６1乃至３６3に電力が供給される。
入力基板３５は、筐体３２に外装されているコネクタ（例えば、後述する図３のコネクタ４３1乃至４３4）に接続されており、入力基板３５には、このコネクタを介して接続される外部機器（図示せず）から画像の信号が供給される。また、入力基板３５は、電磁波を用いた無線通信を行うためのアンテナ３５ａを備えており、外部機器から供給された画像の信号を、アンテナ３５ａを介して、信号処理基板３６1乃至３６3に供給する。
信号処理基板３６1乃至３６3は、電磁波を用いた無線通信を行うためのアンテナ３６ａ1乃至３６ａ3を備えており、信号処理基板３６1乃至３６3には、アンテナ３６ａ1乃至３６ａ3を介して、入力基板３５から画像の信号が供給される。信号処理基板３６1乃至３６3は、入力基板３５からの画像の信号に対し、ノイズ除去処理、画像変換処理、または画像調整処理などの信号処理をそれぞれ施し、信号処理を施した画像の信号を、アンテナ３６ａ1乃至３６ａ3を介して、出力基板３７に供給する。
出力基板３７は、電磁波を用いた無線通信を行うためのアンテナ３７ａを備えるとともに、筐体３２に外装されているコネクタ（例えば、後述する図３のコネクタ４７）に接続されている。出力基板３７は、アンテナ３７ａを介して、信号処理基板３６1乃至３６3から供給される画像の信号を、筐体３２に外装されているコネクタに接続されている表示装置（図示せず）に供給する。
次に、図３は、図２の信号処理装置３１の構成例を示すブロック図である。
図３において、信号処理装置３１は、筐体４２、コネクタ４３1乃至４３4、入力セレクタ４４、信号ルータ４５、機能ブロック４６1乃至４６3、コネクタ４７、リモートコマンダ４８、操作部４９、およびシステム制御ブロック５０から構成される。
信号処理装置３１では、コネクタ４３1乃至４３4が、信号ケーブルを介して入力セレクタ４４に接続されており、入力セレクタ４４が、信号ケーブルを介して信号ルータ４５に接続されており、信号ルータ４５が、信号ケーブルを介してコネクタ４７に接続されている。
筐体４２は、図２の筐体３２に対応し、筐体４２には、コネクタ４３1乃至４３4、コネクタ４７、および操作部４９が外装され、筐体４２の内部には、入力セレクタ４４、信号ルータ４５、機能ブロック４６1乃至４６3、およびシステム制御ブロック５０が収納される。
コネクタ４３1乃至４３4は、信号処理装置３１と、信号処理装置３１に画像の信号を供給するチューナやDVDプレーヤなどの外部機器（図示せず）とを接続するケーブルが接続される接続部である。
入力セレクタ４４は、例えば、図２の入力基板３５に設けられており、図２のアンテナ３５ａに対応するアンテナ４４ａを備える。入力セレクタ４４には、コネクタ４３1乃至４３4を介して、外部機器から画像の信号が供給され、入力セレクタ４４は、システム制御ブロック５０の制御に従って、コネクタ４３1乃至４３4のうちの、いずれか１つに接続された外部機器から供給される画像の信号を信号ルータ４５に供給する。
信号ルータ４５は、例えば、図２の出力基板３７に設けられており、図２のアンテナ３７ａに対応するアンテナ４５ａを備える。信号ルータ４５は、システム制御ブロック５０の制御に従い、入力セレクタ４４から供給される画像の信号を、アンテナ４５ａを介して、電磁波を用いた無線通信により、機能ブロック４６1乃至４６3に送信する。
また、信号ルータ４５は、アンテナ４５ａを介して、電磁波を用いた無線通信により、機能ブロック４６1乃至４６3から送信されてくる画像の信号を受信し、機能ブロック４６1乃至４６3からの画像の信号を、コネクタ４７を介して、コネクタ４７に接続されている表示装置（図示せず）に供給する。
機能ブロック４６1乃至４６3は、例えば、図２の信号処理基板３６1乃至３６3にそれぞれ設けられており、図２のアンテナ３６ａ1乃至３６ａ3に対応するアンテナ４６ａ1乃至４６ａ3を備える。
機能ブロック４６1乃至４６3は、アンテナ４６ａ1乃至４６ａ3を介して、電磁波を用いた無線通信により、信号ルータ４５から送信されてくる画像の信号を受信し、その画像の信号に対し、ノイズ除去処理、画像変換処理、または画像調整処理などの信号処理をそれぞれ施す。そして、機能ブロック４６1乃至４６3は、信号処理を施した画像の信号を、アンテナ４６ａ1乃至４６ａ3を介して、電磁波を用いた無線通信により、信号ルータ４５に送信する。また、機能ブロック４６1乃至４６3どうしも、それぞれが備えるアンテナ４６ａ1乃至４６ａ3を介して、互いに信号の送受信を行う。
なお、機能ブロック４６1乃至４６3のそれぞれを個々に区別する必要がない場合、以下、適宜、機能ブロック４６1乃至４６3を機能ブロック４６と称する。同様に、機能ブロック４６1乃至４６3それぞれに設けられたアンテナ４６ａ1乃至４６ａ3も、アンテナ４６ａと称する。
コネクタ４７は、図１のコネクタ１９と同様に、信号処理装置３１と、信号処理装置３１から出力される画像を表示する表示装置とを接続するケーブルが接続される接続部である。
リモートコマンダ４８または操作部４９は、図１のリモートコマンダ２０または操作部２１と同様に、ユーザにより操作され、ユーザの操作に応じた操作信号を、システム制御ブロック５０に供給する。
システム制御ブロック５０は、例えば、図２のプラットフォーム基板３４に設けられており、アンテナ５０ａを備えている。システム制御ブロック５０は、ユーザの操作に応じた操作信号が、リモートコマンダ４８または操作部４９から供給されると、その操作信号に応じた処理が行われるように、アンテナ５０ａを介して、電磁波を用いた無線通信により、入力セレクタ４４、信号ルータ４５、または機能ブロック４６を制御する。
以上のように信号処理装置３１は構成され、信号処理装置３１の筐体４２の内部で、信号ルータ４５と機能ブロック４６とが、電磁波を用いた無線通信により、画像の信号を送受信する。
このような筐体４２の内部で無線通信が行われると、例えば、信号ルータ４５のアンテナ４５ａから出力された電磁波は、筐体４２の壁面などで反射することによりマルチパスを介して伝送され、機能ブロック４６に到達する電磁波（信号）の位相がずれてしまう。この位相のずれにより、機能ブロック４６が受信する信号により表されるシンボルが互いに干渉してしまい、シンボルの信号値により表される波形に歪が生じる。
次に、図４を参照し、例えば、信号ルータ４５から機能ブロック４６に送信されるシンボル（ビット）の信号値により表される波形に生じる歪について説明する。
ここで、無線通信において、変調方式によっては、信号が表す１シンボルにより、複数のビットを伝送することができるが、以下では、例えば、BPSK(binary phase shift keying)のように、１シンボルにより１ビット（０または１のいずれか一方）が伝送される例について説明する。
例えば、信号ルータ４５から機能ブロック４６に送信される信号は、複数のビットの並びからなり、ビットが「１」であるとき、信号ルータ４５のアンテナ４５ａからは、振幅値が0.25の電磁波が出力され、ビットが「０」であるとき、信号ルータ４５のアンテナ４５ａからは、振幅値が-0.25の電磁波が出力される。ここで、ビットに応じた電磁波の振幅値を、以下、適宜、ビットの信号値という。
図４の左下には、信号ルータ４５から送信される信号の一部が示されている。即ち、図４の左下には、信号ルータ４５から送信される信号の特定のビット（以下、適宜、現在のビットという）の６ビット前に送信されたビットから、現在のビットまでの各ビットからなる７ビットの信号が示されている。
例えば、現在のビットの６ビット前に送信されたビットから現在のビットまでの各ビットを「６ビット前、５ビット前、４ビット前、３ビット前、２ビット前、１ビット前、現在のビット」と表すとすると、図４の左下には、「1,0,0,1,0,1,1」の７ビットの信号が示されている。
図４の左上には、信号ルータ４５から送信される現在のビットの信号値により表される波形（即ち、信号ルータ４５のアンテナ４５ａから出力される電磁波であって、現在のビットに対応する電磁波の振幅の包絡線を示す波形）が示されている。図４の左上の横軸は、現在のビットの位相を表し、縦軸は、ビットの信号値を表す。
信号ルータ４５から送信される現在のビットは「１」であるので、信号ルータ４５から送信される現在のビットの信号値により表される波形は、図４の左上に示すように、信号値が約0.25である直線的な形状となる。
図４の右下には、機能ブロック４６が受信した信号であって、信号ルータ４５から送信された現在のビットの６ビット前のビットから現在のビットまでの各ビットに対応するビットからなる７ビットの信号が示されている。即ち、図４の右下には、図４の左下に示されている信号ルータ４５から送信される信号と同様に、「1,0,0,1,0,1,1」の７ビットの信号が示されている。
図４の右上には、機能ブロック４６が受信した現在のビットの信号値により表される波形が示されている。図４の右上の横軸は、現在のビットの位相を表し、縦軸は、ビットの信号値を表す。機能ブロック４６が受信した現在のビットは「１」であるが、現在のビットの信号値により表される波形は、図４の左上に示すような直線的な形状ではなく、歪が生じた形状となっている。
即ち、例えば、現在のビットの２，４，５ビット前には、信号値が-0.25であるビット「０」が送信されているとともに、現在のビットの１，３，６ビット前には、信号値が0.25であるビット「１」が送信されており、これらのビットが、上述したようなマルチパスの影響により遅延して伝送されることで、信号値が0.25であるべき現在のビット「１」と干渉してしまい、現在のビットの信号値が変化する。このように現在のビットの信号値が変化することにより、現在のビットの信号値により表される波形に歪が生じてしまう。
そして、現在のビットの信号値により表される波形に歪が生じると、機能ブロック４６は、現在のビットが、「１」または「０」のうちのいずれであるかを、正確に判定することが困難になる。
ところで、図２に示すように、信号処理装置３１の筐体３２の内部では、電源モジュール３３、プラットフォーム基板３４、入力基板３５、信号処理基板３６1乃至３６3、および出力基板３７は、それぞれ固定されている。従って、筐体３２の壁面や各基板などでは、常に、電磁波が同様に反射し、筐体３２の壁面や、入力基板３５や各基板などで反射した電磁波の干渉、即ち、マルチパスによる影響は、定常的なものとなる。
このように、マルチパスによる影響が定常的であれば、現在のビットの信号値により表される波形に生じる歪も、定常的なものとなる。即ち、例えば、現在のビットの６ビット前に送信されたビットから現在のビットまでの各ビットが、図４の右下に示すように「1,0,0,1,0,1,1」であれば、現在のビットの信号値により表される波形に生じる歪は、定常的に、図４の右上に示すようなものとなる。
従って、例えば、現在のビットの前に送信された複数のビットが、マルチパスを介して遅延して伝送される影響により、現在のビットの信号値により表される波形に定常的に生じる歪の特性（以下、適宜、遅延プロファイルという）が、機能ブロック４６に予め記憶されていれば、機能ブロック４６は、遅延プロファイルと、信号ルータ４５から送信されてきた現在のビットの信号値により表される波形とに基づいて、現在のビットが、「１」または「０」のうちのいずれであるかを正確に判定することができる。
このような遅延プロファイルは、例えば、信号処理装置３１において、画像の信号の送受信を無線通信により行う前に、信号ルータ４５と機能ブロック４６とが、予め設定された値を取るビットの組み合わせからなる信号（以下、適宜、テストパターン信号という）を、複数回、送受信することで、取得することができる。
ここで、例えば、テストパターン信号が、７ビットの信号である場合には、各ビットが「０」または「１」であるときの１２８（２の７乗）通りの信号を、テストパターン信号（例えば、後述する図１３のテストパターン信号）として用いてもよいが、例えば、いずれか１つのビットが「１」である７通りの信号を、テストパターン信号として用いるだけでもよい。
即ち、具体的には、テストパターン信号が、７ビットの信号である場合には、「0,0,0,0,0,0,1」、「0,0,0,0,0,1,0」、「0,0,0,0,1,0,0」、「0,0,0,1,0,0,0」、「0,0,1,0,0,0,0」、「0,1,0,0,0,0,0」、「1,0,0,0,0,0,0,0」の７通りの信号をテストパターン信号として用いることができる。そして、後述するように、このような７つのテストパターン信号を用いて７つの遅延プロファイルを取得し、その７つの遅延プロファイルと、現在のビットの前に送信された複数のビットとの演算（例えば、後述する式（１）の演算）が行われ、その演算の結果に基づいて、現在のビットが「１」または「０」のうちのいずれであるかが判定される。
次に、図５は、図３の信号ルータ４５および機能ブロック４６の構成例を示すブロック図である。図５では、信号ルータ４５が、機能ブロック４６にテストパターン信号を送信し、機能ブロック４６が、遅延プロファイルを取得する処理に必要なブロックが示されている。
図５において、信号ルータ４５は、アンテナ４５ａ、送信側制御部６１、テストパターン生成部６２、および無線送信部６３から構成され、機能ブロック４６は、アンテナ４６ａ、受信側制御部７１、テストパターン生成部７２、無線受信部７３、統計処理部７４、および遅延プロファイル蓄積部７５から構成される。
送信側制御部６１は、テストパターン生成部６２を制御し、テストパターン信号を生成させ、無線送信部６３を制御し、テストパターン生成部６２により生成されたテストパターン信号を機能ブロック４６に送信させる。例えば、テストパターン信号が、７ビットの信号である場合には、送信側制御部６１は、上述したような７つのテストパターン信号をテストパターン生成部６２に生成させる。また、送信側制御部６１は、信号処理装置３１の周辺環境のノイズの影響を考慮して、同一のテストパターン信号を、所定の回数、繰り返して送信させる。
なお、送信側制御部６１には、テストパターン信号のビットが取る値の組み合わせや、それらのテストパターン信号を送信する順番、同一のテストパターン信号を繰り返して送信させる所定の回数などが、予め設定されている。
また、送信側制御部６１は、テストパターン信号の送信を開始する前に、遅延プロファイルを取得する処理の開始を指示する制御信号（コマンド）を無線送信部６３に供給し、この制御信号を機能ブロック４６に送信させる。
ここで、例えば、画像の信号のように、高速で伝送される信号の送受信が行われる場合には、例えば、１ビットあたりの時間的な長さが短いので、マルチパスの影響により信号に生じる歪の影響が大きく、信号が表すビットの判定に与える影響も大きくなる。これに対し、処理の開始を指示する制御信号のように、ある程度の低速で伝送される信号の送受信が行われる場合、例えば、１ビットあたりの時間的な長さが長いので、マルチパスの影響により信号に生じる歪の影響は小さく、信号が表すビットの判定に与える影響も小さくなる。従って、送信側制御部６１が無線通信により制御信号を送信しても、機能ブロック４６は、制御信号を正常に受信することができる。
なお、例えば、送信側制御部６１と受信側制御部７１とが図示しない制御バスで接続されていて、その制御バスを介して、送信側制御部６１が制御信号を受信側制御部７１に送信してもよい。
テストパターン生成部６２は、送信側制御部６１の制御に応じて、テストパターン信号を生成し、無線送信部６３に供給する。
無線送信部６３は、送信側制御部６１から供給された制御信号、またはテストパターン生成部６２から供給されたテストパターン信号を、アンテナ４５ａを介して、機能ブロック４６に送信する。
無線受信部７３は、アンテナ４６ａを介して、信号ルータ４５から送信されてくる制御信号またはテストパターン信号を受信する。無線受信部７３は、信号ルータ４５から送信されてきた制御信号を受信側制御部７１に供給する。また、無線受信部７３は、信号ルータ４５から送信されてきたテストパターン信号から、現在のビットの信号値を取り出して、統計処理部７４に供給する。
受信側制御部７１には、送信側制御部６１と同様に、テストパターン信号のビットが取る値の組み合わせや、それらのテストパターン信号を送信する順番、同一のテストパターン信号を繰り返して送信させる所定の回数などが、予め設定されている。そして、受信側制御部７１は、信号ルータ４５から送信されてきた遅延プロファイルを取得する処理の開始を指示する制御信号が、無線受信部７３から供給されると、上述の設定に従って、テストパターン生成部７２を制御し、テストパターン信号を生成させる。
テストパターン生成部７２は、受信側制御部７１の制御に応じて、テストパターン信号を生成し、統計処理部７４に供給する。
統計処理部７４には、無線受信部７３から、信号ルータ４５から送信されてくるテストパターン信号の現在のビットの信号値が供給され、統計処理部７４は、現在のビットの信号値に基づいて、遅延プロファイルを取得する。
上述したように、信号ルータ４５からは、同一のテストパターン信号が、所定の回数、繰り返して送信され、統計処理部７４には、無線受信部７３から、所定の数の現在のビットの信号値が供給される。統計処理部７４は、所定の数の現在のビットの信号値に対して統計的な処理を行い、例えば、それらの信号値の平均値を算出する処理を行い、その平均値を、遅延プロファイルとして取得する。
ここで、送信側制御部６１がテストパターン生成部６２に生成させるテストパターン信号と、受信側制御部７１がテストパターン生成部７２に生成させるテストパターン信号とは、同一の設定に従って生成されるので、統計処理部７４が遅延プロファイルの取得に用いたのテストパターン信号のビットが取る値と、テストパターン生成部７２から統計処理部７４に供給されたテストパターン信号のビットが取る値とは、同一である。従って、統計処理部７４は、自身が取得した遅延プロファイルと、テストパターン生成部７２から供給されたテストパターン信号とを対応付けて、統計処理部７４に供給する。
遅延プロファイル蓄積部７５は、統計処理部７４から供給された遅延プロファイルとテストパターン信号とを対応付けて蓄積（記憶）する。
次に、図６は、図５の信号ルータ４５がテストパターン信号を送信し、機能ブロック４６が遅延プロファイルを取得する処理を説明するフローチャートである。
例えば、図３の信号処理装置３１の起動時に、遅延プロファイルを取得する処理を行うように、信号処理装置３１が設定されているとする。
ユーザが信号処理装置３１の電源をオンにして、信号処理装置３１が起動すると処理が開始され、ステップＳ１１において、信号ルータ４５の送信側制御部６１は、遅延プロファイルを取得する処理の開始を指示する制御信号（コマンド）を無線送信部６３に供給し、無線送信部６３は、その制御信号を機能ブロック４６に送信する。
ステップＳ１１の処理後、ステップＳ１２に進み、送信側制御部６１は、テストパターン生成部６２を制御し、例えば、１番目に送信するように設定されているテストパターン信号を生成させる。テストパターン生成部６２は、送信側制御部６１の制御に従い、テストパターン信号を生成して無線送信部６３に供給し、ステップＳ１３に進む。
ステップＳ１３において、送信側制御部６１は、機能ブロック４６から、遅延プロファイルを取得する準備が完了したことを示す制御信号が送信されてくるまで処理を待機する。そして、機能ブロック４６が、遅延プロファイルを取得する準備が完了したことを示す制御信号を送信し（後述するステップＳ２３の処理）、その制御信号を無線送信部６３が受信して送信側制御部６１に供給すると、ステップＳ１４に進む。
ステップＳ１４において、送信側制御部６１は、テストパターン信号の送信を開始することを示す制御信号を無線送信部６３に供給し、無線送信部６３は、その制御信号を機能ブロック４６に送信する。
ステップＳ１４の処理後、ステップＳ１５に進み、送信側制御部６１は、無線送信部６３を制御し、ステップＳ１２で、テストパターン生成部６２から無線送信部６３に供給されたテストパターン信号を、機能ブロック４６に送信させる。
ステップＳ１５の処理後、ステップＳ１６に進み、送信側制御部６１は、直前のステップＳ１５で機能ブロック４６に送信させたテストパターン信号が、そのテストパターン信号を繰り返して送信させる所定の回数、機能ブロック４６に送信されたか否かを判定する。
ステップＳ１６において、送信側制御部６１が、直前のステップＳ１５で機能ブロック４６に送信させたテストパターン信号が、そのテストパターン信号を繰り返して送信させる所定の回数、機能ブロック４６に送信されていないと判定した場合、ステップＳ１５に戻る。一方、送信側制御部６１が、直前のステップＳ１５で機能ブロック４６に送信させたテストパターン信号が、そのテストパターン信号を繰り返して送信させる所定の回数、機能ブロック４６に送信されたと判定した場合、ステップＳ１７に進む。
即ち、送信側制御部６１は、所定のテストパターン信号が、そのテストパターン信号を繰り返して送信させる所定の回数、機能ブロック４６に送信されたと判定するまで、テストパターン信号の送信を繰り返す。
ステップＳ１７において、送信側制御部６１は、全てのテストパターン信号が機能ブロック４６に送信されたか否かを判定する。例えば、テストパターン信号が７ビットの信号である場合、送信側制御部６１は、上述したような７つのテストパターン信号が機能ブロック４６に送信されたか否かを判定する。
ステップＳ１７において、送信側制御部６１が、全てのテストパターン信号が機能ブロック４６に送信されていないと判定した場合、ステップＳ１２に戻り、以下、同様の処理が繰り返される。なお、この場合、ステップＳ１２において、送信側制御部６１は、直前のステップＳ１５で機能ブロック４６に送信されたテストパターン信号の次に送信するように設定されているテストパターン信号を、テストパターン生成部６２に生成させる。
一方、ステップＳ１７において、送信側制御部６１が、全てのテストパターン信号が機能ブロック４６に送信されたと判定した場合、信号ルータ４５での処理は終了される。
一方、機能ブロック４６は、遅延プロファイルを取得する処理の開始を指示する制御信号が、信号ルータ４５から送信されてくるまで処理を待機しており、上述のステップＳ１１で、信号ルータ４５が、遅延プロファイルを取得する処理の開始を指示する制御信号を送信すると、ステップＳ２１において、無線受信部７３は、その制御信号を受信して受信側制御部７１に供給する。
ステップＳ２１の処理後、ステップＳ２２に進み、受信側制御部７１は、テストパターン生成部７２を制御し、例えば、信号ルータ４５から１番目に送信されてくることが設定されているテストパターン信号を生成させる。テストパターン生成部７２は、送信側制御部７１の制御に従い、テストパターン信号を生成して統計処理部７４に供給する。これにより、遅延プロファイルを取得する処理を開始する準備が完了し、ステップＳ２３に進む。
ステップＳ２３において、受信側制御部７１は、遅延プロファイルを取得する準備が完了したことを示す制御信号を無線受信部７３に供給し、無線受信部７３は、その信号を信号ルータ４５に送信する。
ステップＳ２３の処理後、ステップＳ２４に進み、機能ブロック４６は、信号ルータ４５から、テストパターン信号の送信を開始することを示す制御信号が送信されてくるまで、処理を待機する。そして、上述のステップＳ１４で、信号ルータ４５がテストパターン信号の送信を開始することを示す制御信号を送信すると、無線受信部７３は、その制御信号を受信して受信側制御部７１に供給し、ステップＳ２５に進む。
ステップＳ２５において、無線受信部７３は、信号ルータ４５からテストパターン信号が送信されてくるまで待機し、上述のステップＳ１５で信号ルータ４５がテストパターン信号を送信すると、そのテストパターン信号を受信する。そして、無線受信部７３は、信号ルータ４５から送信されてきたテストパターン信号から、現在のビットの信号値を取り出して、統計処理部７４に供給し、ステップＳ２６に進む。
ステップＳ２６において、統計処理部７４は、ステップＳ２５で無線受信部７３から供給された、現在のビットの信号値に基づいて、遅延プロファイルを取得する。
ここで、例えば、統計処理部７４は、無線受信部７３から統計処理部７４に供給された現在のビットの信号値が、信号ルータ４５から１回目に送信されてきたテストパターン信号の現在のビットの信号値であれば、その現在のビットの信号値を遅延プロファイルとして取得する。また、統計処理部７４は、無線受信部７３から統計処理部７４に供給された現在のビットの信号値が、信号ルータ４５から２回目以降に送信されてきたテストパターン信号の現在のビットの信号値であれば、既に取得した遅延プロファイルと、新しく供給された現在のビットの信号値との平均値を、遅延プロファイルとして新たに取得する。
ステップＳ２６の処理後、ステップＳ２７に進み、受信側制御部７１は、直前のステップＳ２５で受信したテストパターン信号が、同一のテストパターン信号が繰り返して送信されてくる所定の回数、送信されてきたか否かを判定する。
ステップＳ２７において、受信側制御部７１が、直前のステップＳ２５で受信したテストパターン信号が、同一のテストパターン信号が繰り返して送信されてくる所定の回数、送信されてきていないと判定した場合、ステップＳ２５に戻り、以下、同様の処理が繰り返される。
一方、ステップＳ２７において、受信側制御部７１が、直前のステップＳ２５で受信したテストパターン信号が、同一のテストパターン信号が繰り返して送信されてくる所定の回数、送信されてきたと判定した場合、ステップＳ２８に進み、統計処理部７４は、ステップＳ２２でテストパターン生成部７２から供給されたテストパターン信号と、ステップＳ２６で取得した遅延プロファイルとを対応付けて、遅延プロファイル蓄積部７５に蓄積させる。
ステップＳ２８の処理後、ステップＳ２９に進み、受信側制御部７１は、全てのパターンのテストパターン信号が信号ルータ４５から送信されてきたか否かを判定する。
ステップＳ２９において、受信側制御部７１が、全てのパターンのテストパターン信号が信号ルータ４５から送信されてきていないと判定した場合、ステップＳ２２に戻り、信号ルータ４５から次のテストパターン信号が送信されてくるまで待機して、以下、同様の処理が繰り返される。
一方、ステップＳ２９において、受信側制御部７１が、全てのパターンのテストパターン信号が信号ルータ４５から送信されてきたと判定した場合、処理は終了される。
以上のように、信号ルータ４５は、テストパターン信号を送信し、機能ブロック４６は、信号ルータ４５から送信されてくるテストパターン信号に応じた遅延プロファイルを取得することができる。
次に、図７は、図５の機能ブロック４６により取得される遅延プロファイルの例を示す図である。
図７の横軸は、遅延プロファイルの位相を表し、図７の縦軸は、遅延プロファイルの信号値を表す。図７には、７ビットのテストパターン信号に基づいて取得された遅延プロファイルＬ１乃至Ｌ７が示されている。また、遅延プロファイルＬ１乃至Ｌ７は、テストパターン信号の現在のビットの信号値を、１３点のサンプリングポイントでサンプリングすることにより、取得されたものである。
即ち、テストパターン信号のビットを、「６ビット前、５ビット前、４ビット前、３ビット前、２ビット前、１ビット前、現在のビット」と表すとすると、図７には、テストパターン信号「1,0,0,0,0,0,0」に基づいて取得された遅延プロファイルＬ１、テストパターン信号「0,1,0,0,0,0,0」に基づいて取得された遅延プロファイルＬ２、テストパターン信号「0,0,1,0,0,0,0」に基づいて取得された遅延プロファイルＬ３、テストパターン信号「0,0,0,1,0,0,0」に基づいて取得された遅延プロファイルＬ４、テストパターン信号「0,0,0,0,1,0,0」に基づいて取得された遅延プロファイルＬ５、テストパターン信号「0,0,0,0,0,1,0」に基づいて取得された遅延プロファイルＬ６、テストパターン信号「0,0,0,0,0,0,1」に基づいて取得された遅延プロファイルＬ７が示されている。
機能ブロック４６は、このような遅延プロファイルを取得し、その後の信号ルータ４５との無線通信において、遅延プロファイルの所定の位相での信号値と、現在のビットの前に送信された複数のビットが取る値とを用いて、現在のビットの信号値を、その位相ごとに予測することができる。
即ち、現在のビットの位相ｋでの予測信号値ｙkは、現在のビットのｎビット前に送信されたビットをｘnとし、現在のビットのｎビット前に送信されたビットが「１」であるテストパターン信号に基づいて求められた遅延プロファイルの位相ｋでの信号値をａn,kとすると、次の式（１）で求めることができる。
Figure 2008160761
 ・・・（１）
ここで、式（１）において、ビットｘ0は、仮の現在のビットであり、現在のビットの位相ｋでの予測信号値ｙkとしては、例えば、現在のビットが「１」であるとしたときの値、または、現在のビットが「０」であるとしたときの値が求められる。
また、現在のビットの位相０乃至ｋ（例えば、図７の例では、位相０乃至１２）での予測信号値ｙ0乃至ｙkは、次式で表される。
Figure 2008160761
 ・・・（２）
なお、式（２）における遅延プロファイルの位相ｋでの信号値をａn,kからなる行列を、例えば、受信振幅値予測係数という。また、式（１）および式（２）の演算を行うにあたり、例えば、無線通信の変調方式がBPSKである場合には、「０」を表すビットの値として、ビットｘには「−１」が入力され、「１」を表すビットの値として、ビットｘには「＋１」が入力される。
次に、図８は、現在のビットの位相ｋでの予測信号値ｙkを求める予測信号値算出部の構成例を示すブロック図である。
図８において、予測信号値算出部８１は、シフトレジスタ部８２、ｎ＋１個の掛け算器８３1乃至８３n+1、および足し算器８４から構成される。予測信号値算出部８１は、上述の式（１）を演算し、現在のビットが「１」または「０」であるとして、予測信号値ｙkを求める。
シフトレジスタ部８２は、ｎ＋１個の記憶領域８５1乃至８５n+1を有する。記憶領域８５1は、現在のビットｘ0を記憶し、記憶領域８５2乃至８５n+1は、それぞれ現在のｎビット前のビットｘnを記憶する。そして、記憶領域８５1に、現在のビットが新たに入力されると、記憶領域８５1乃至８５nは、自身が記憶していたビットを、後段の記憶領域８５2乃至８５n+1にそれぞれ供給する。
例えば、シフトレジスタ部８２に、現在のビットｘ0として、「１」または「０」が入力されると、記憶領域８５1は現在のビットｘ0を保持し、記憶領域８５2は１ビット前のビットｘ1を保持し、記憶領域８５3は２ビット前のビットｘ2を保持し、以下、同様に、記憶領域８５n+1はｎビット前のビットｘnを保持する。
掛け算器８３1乃至８３n+1は、図５の遅延プロファイル蓄積部７５から、遅延プロファイルの位相ｋでの信号値ａ0,k乃至ａn,kを読み出し、記憶領域８５1乃至８５n+1に記憶されているビットｘ0乃至ｘnにそれぞれ掛け合わし、その結果得られる値（例えば、ａn,k・ｘn）を、足し算器８４に供給する。
足し算器８４は、掛け算器８３1乃至８３n+1のそれぞれから供給された値（即ち、ａ0,k・ｘ0乃至ａn,k・ｘn）を足し合わせ、現在のビットの位相ｋにおける予測信号値ｙkを出力する。
このように、予測信号値算出部８１は、上述の式（１）を演算し、現在のビットの位相ｋにおける予測信号値ｙkを求めることができる。
なお、例えば、予測信号値算出部８１では、シフトレジスタ部８２に入力された現在のビットが、記憶領域８５1乃至８５n+1に、順次、入力されるが、後述するように、予測信号値算出部８１により求められた現在のビットの位相ｋにおける予測信号値ｙkに基づいて、現在のビットが決定（即ち、現在のビットが「１」または「０」のうちのいずれであるかが判定）される。従って、現在のビットの予測信号値を求めるにあたり、現在のビットの１ビット前からｎビット前までの各ビットに、既に求められた予測信号値に基づいて決定されたビットを用いることができる。
即ち、図９は、既に求められた予測信号値に基づいて決定されたビットを用いて、現在のビットの予測信号値を求める予測信号値算出部の構成例を示すブロック図である。
図９において、予測信号値算出部８１’は、シフトレジスタ部８２’、ｎ個の掛け算器８３1乃至８３n+1、および足し算器８４から構成される。予測信号値算出部８１’において、掛け算器８３1乃至８３n+1、および足し算器８４は、図８の予測信号値算出部８１と同様に構成されており、その説明は省略する。
また、予測信号値算出部８１’のシフトレジスタ部８２’は、ｎ＋１個の記憶領域８５1乃至８５n+1を有する点で、図８のシフトレジスタ部８２と共通するが、記憶領域８５2に、１ビット前のビットの予測信号値に基づいて決定されたビットが入力されるように構成されている点で、図８のシフトレジスタ部８２と異なる。
このように構成されている予測信号値算出部８１’には、記憶領域８５1に、現在のビットｘ0が入力され、記憶領域８５2に、１ビット前のビットの予測信号値に基づいて決定されたビットが入力されると、予測信号値算出部８１と同様に、予測信号値ｙkを算出する。
例えば、記憶領域８５1に、現在のビットとして「１」が入力されると、予測信号値算出部８１’は、現在のビットが「１」であるとして予測された予測信号値ｙkを算出する。一方、記憶領域８５1に、現在のビットとして「０」が入力されると、予測信号値算出部８１’は、現在のビットが「０」であるとして予測された予測信号値ｙkを算出する。
そして、例えば、現在のビットが「１」であるとして予測された予測信号値ｙkと、現在のビットが「０」であるとして予測された予測信号値ｙkと、電磁波を用いて実際に送信されてきた現在のビットの信号値とを比較することにより、電磁波を用いて実際に送信されてきた現在のビットが、「１」または「０」のうちのいずれであるかが判定される。
次に、図１０は、機能ブロック４６の構成例を示すブロック図である。図１０では、機能ブロック４６が、信号ルータ４５から送信されてくる信号を受信し、その信号の現在のビットを判定する処理に必要なブロックが示されている。
図１０において、機能ブロック４６は、アンテナ４６ａ、発振器９１、掛け算器９２，A/D(Digital/Analog)コンバータ９３、比較器９４、並びに、予測信号値算出部９５および９６から構成される。
アンテナ４６ａは、信号ルータ４５から電磁波により送信されてくる信号、即ち、RF（Radio Frequency）信号を受信し、掛け算器９２に供給する。
発振器９１は、アンテナ４６ａが受信したRF信号を、ベースバンド信号にするための所定の信号を生成して、掛け算器９２に供給する。
掛け算器９２は、アンテナ４６ａから供給されたRF信号に、発振器９１から供給された所定の信号を掛け合わせて、ベースバンド信号を取得し、A/Dコンバータ９３に供給する。
A/Dコンバータ９３は、掛け算器９２から供給されたベースバンド信号をA/D変換し、A/D変換した結果得られた値を、信号ルータ４５が送信した信号が表すビットの信号値として取得する。そして、A/Dコンバータ９３は、信号ルータ４５が送信した信号が表すビットの信号値を、順次、比較器９４に供給する。
比較器９４は、A/Dコンバータ９３から供給されてくる信号値を、順次、現在のビットの信号値として処理を行う。また、比較器９４には、予測信号値算出部９５から、現在のビットが「１」であるとして予測された予測信号値が供給され、予測信号値算出部９６から、現在のビットが「０」であるとして予測された予測信号値が供給される。
例えば、比較器９４は、A/Dコンバータ９３から供給された現在のビットの信号値と、予測信号値算出部９６から供給された現在のビットが「１」であるとして予測された予測信号値との差分値δ1を算出するとともに、A/Dコンバータ９３から供給された現在のビットの信号値と、予測信号値算出部９６から供給された現在のビットが「０」であるとして予測された予測信号値との差分値δ0を算出する。
そして、比較器９４は、差分値δ1と差分値δ0とを比較し、差分値δ1と差分値δ0とのうちの、小さい方の差分値の算出に用いられた予測信号値の予測に用いられたビットを、現在のビットとして決定する。また、比較器９４は差分値δ1と差分値δ0とのうちの、小さい方の差分値を、比較器９４が決定した現在のビットの信頼度として出力する。例えば、ビットを判定する処理の後段の処理、画像の信号を所定の符号化方式で符号化または復号する処理などに、現在のビットの信頼度を用いることで、処理を柔軟に行うことができる。
予測信号値算出部９５および９６は、図９の予測信号値算出部８１’をそれぞれ有しており、予測信号値算出部９５および９６が有する予測信号値算出部８１’の記憶領域８５2には、比較器９４により決定されたビットであって、現在の１ビット前のビットの予測信号値に基づいて決定されたビットが入力される。
また、予測信号値算出部９５が有する予測信号値算出部８１’の記憶領域８５1には、予測信号値を算出するためのビットとして「１」が入力され、予測信号値算出部９５は、現在のビットが「１」であるとして予測した予測信号値を算出し、比較器９４に供給する。一方、予測信号値算出部９６が有する予測信号値算出部８１’の記憶領域８５1には、予測信号値を算出するためのビットとして「０」が入力され、予測信号値算出部９６は、現在のビットが「０」であるとして予測した予測信号値を算出し、比較器９４に供給する。
次に、図１１は、図１０の機能ブロック４６が信号の現在のビットを判定する処理を説明するフローチャートである。
図３の信号ルータ４５が信号を送信し、その信号を図１０の機能ブロック４６のアンテナ４６ａが受信すると、ステップＳ４１において、掛け算器９２は、アンテナ４６ａが受信した信号に、発振器９１が生成した所定の信号を掛け合わせて、ベースバンド信号を取得する。掛け算器９２は、ベースバンド信号をA/Dコンバータ９３に供給し、ステップＳ４２に進む。
ステップＳ４２において、A/Dコンバータ９３は、掛け算器９２から供給されたベースバンド信号をA/D変換し、A/D変換した結果得られる信号のビットの信号値を、順次、比較器９４に供給する。
ステップＳ４３において、予測信号値算出部９５は、現在のビットが「１」であるとして予測信号値を算出し、比較器９４に供給する。
ステップＳ４３の処理後、ステップＳ４４に進み、予測信号値算出部９６は、現在のビットが「０」であるとして予測信号値を算出し、比較器９４に供給して、ステップＳ４５に進む。
ステップＳ４５において、比較器９４は、ステップＳ４３で予測信号値算出部９５から供給された現在のビットが「１」であるとして算出された予測信号値と、ステップＳ４２でA/Dコンバータ９３から供給された現在のビットの信号値との差分値δ1を算出する。
ステップＳ４５の処理後、ステップＳ４６に進み、比較器９４は、ステップＳ４４で予測信号値算出部９６から供給された現在のビットが「０」であるとして算出された予測信号値と、ステップＳ４２でA/Dコンバータ９３から供給された現在のビットの信号値との差分値δ0を算出し、ステップＳ４７に進む。
ステップＳ４７において、比較器９４は、差分値δ1を２乗した値と、差分値δ0を２乗した値とを比較し、差分値δ0を２乗した値が、差分値δ1を２乗した値以下であるか否かを判定する。
ステップＳ４７において、比較器９４が、差分値δ0を２乗した値が、差分値δ1を２乗した値以下であると判定した場合、ステップＳ４８に進み、比較器９４は、現在のビットは「０」であると決定する。
一方、ステップＳ４７において、比較器９４が、差分値δ0を２乗した値が、差分値δ1を２乗した値以下でない（大である）と判定した場合、ステップＳ４９に進み、比較器９４は、現在のビットは「１」であると決定する。
ステップＳ４８またはＳ４９の処理後、ステップＳ４３に戻り、A/Dコンバータ９３から現在のビットの次に供給されるビットを、新たに、現在のビットとして、以下、同様の処理が繰り返される。
以上のように、機能ブロック４６では、信号ルータ４５から送信されてきた信号の現在のビットの信号値と、現在のビットが「１」であるとして算出された予測信号値と、現在のビットが「０」であるとして算出された予測信号値とに基づいて、現在のビットを正確に決定することができる。
そして、信号が表す各ビットを正確に判定することで、信号処理装置３１の筐体３２の内部で行われる無線通信の品質を向上させることができる。
また、従来の無線通信では、例えば、送信側が、信号をブロック化し、それぞれのブロックに誤り訂正符号を付加して送信し、受信側が、そのブロックを受信して展開し、誤り訂正符号を用いて信号に発生した誤りを訂正する処理を行う必要があった。
これに対し、信号処理装置３１では、遅延プロファイルを用いて、ビットを正確に決定することができるので、信号ルータ４５は、信号のビットを順次送信するだけでよく、機能ブロック４６は、信号ルータ４５からの信号を受信して、その信号のビットを順次決定するだけでよい。従って、リアルタイム性を容易に確保することができる。また、誤りを訂正する処理を行わなくてもよいので、装置をシンプルに構成することができる。
また、信号処理装置３１は、信号ケーブルを介して信号を送信する従来の信号処理装置と同様に、信号のビットが順次送信されるように構成されているので、信号ケーブルを介して信号を送信する従来の信号処理装置の基板間ハーネスや基板コネクタに代替して、信号処理装置３１で行われる無線通信のシステムを、容易に、かつ、安価に導入することができる。また、信号処理装置３１を製造する製造工程においても、従来の信号処理装置で必要であったハーネス接続工程などを、省くことができる。
なお、本実施の形態では、信号ルータ４５から機能ブロック４６に信号を送信する場合について説明したが、機能ブロック４６から信号ルータ４５に信号を送信したり、機能ブロック４６どうしの間で信号の送受信をしたりする場合においても、信号ルータ４５から機能ブロック４６に信号を送信する場合と同様の処理により、現在のビットを正確に決定することができる。
また、比較器９４は、上述したような差分値δ1またはδ0を求めて、現在のビットを決定してもよいが、例えば、現在のビットが「１」であるとして算出された予測信号値と、現在のビットが「０」であるとして算出された予測信号値との平均値を閾値とし、その閾値と、現在のビットの信号値とを比較して、現在のビットを決定することができる。
即ち、図１２は、機能ブロックの他の構成例を示すブロック図である。図１２の機能ブロックでは、現在のビットが「１」であるとして算出された予測信号値と、現在のビットが「０」であるとして算出された予測信号値との平均値を閾値とし、その閾値と現在のビットの信号値とを比較して、現在のビットが決定される。
図１２において、機能ブロック４６’は、アンテナ４６ａ、発振器９１、掛け算器９２，A/Dコンバータ９３、比較器９４’、並びに、予測信号値算出部９５および９６から構成される。アンテナ４６ａ、発振器９１、掛け算器９２，A/Dコンバータ９３、並びに、予測信号値算出部９５および９６は、図１０の機能ブロック４６と同様に構成されており、その説明は省略する。
比較器９４’は、足し算器９７、掛け算器９８、および可変閾値判定器９９から構成されている。
足し算器９７には、予測信号値算出部９５から、現在のビットが「１」であるとして予測された予測信号値が供給されるとともに、予測信号値算出部９６から、現在のビットが「０」であるとして予測された予測信号値が供給される。足し算器９７は、現在のビットが「１」であるとして予測された予測信号値と、現在のビットが「０」であるとして予測された予測信号値とを足し合わせ、その結果得られる値を、掛け算器９８に供給する。
掛け算器９８は、現在のビットが「１」であるとして予測された予測信号値と、現在のビットが「０」であるとして予測された予測信号値とを足し合わせた値に、１／２を掛けることにより、現在のビットが「１」であるとして算出された予測信号値と、現在のビットが「０」であるとして算出された予測信号値との平均値を算出し、その平均値を可変閾値判定器９９に供給する。
可変閾値判定器９９には、A/Dコンバータ９３から、現在のビットの信号値が供給され、可変閾値判定部９９は、掛け算器９８から供給された平均値を閾値として、現在のビットの信号値が、閾値以下であるか否かを判定し、その判定結果に基づいて、現在のビットを、「１」または「０」のうちのいずれかに決定する。
例えば、可変閾値判定部９９は、現在のビットの信号値が閾値以下であると判定した場合、現在のビットは「０」であると決定し、現在のビットの信号値が閾値以下でない（大である）と判定した場合、現在のビットは「１」であると決定する。
以上のように構成される機能ブロック４６’では、現在のビットの判定に用いられる閾値が、現在のビットが「１」であるとして予測された予測信号値と、現在のビットが「０」であるとして予測された予測信号値とに応じて変化するので、例えば、固定された閾値（例えば、０）を用いて現在のビットの判定を行う装置よりも、現在のビットを正確に決定することができる。
ところで、上述の説明では、テストパターン信号が、７ビットの信号である場合に、７通りの信号をテストパターン信号として用いるとしたが、テストパターン信号としては、図１３に示すように、各ビットが「０」または「１」であるときの１２８（２の７乗）通りの信号を用いることができる。
図１３には、各ビットが「０」または「１」であるときの１２８つのテストパターン信号と、それらのテストパターン信号に基づいて取得される遅延プロファイルとの例が示されている。
このように、各ビットが「０」または「１」であるときのテストパターン信号に対応した遅延プロファイルを予め取得することにより、例えば、上述の式（１）の演算を行うことなく、実際に受信した信号と同一のビットの並びからなるテストパターン信号に対応した遅延プロファイルを用いて、迅速に、現在のビットを決定することができる。
なお、信号処理装置３１の起動時に、図６のフローチャートの処理、即ち、信号ルータ４５がテストパターン信号を送信し、機能ブロック４６が遅延プロファイルを取得する処理が行われるとしたが、例えば、図２に示すように、信号処理装置３１の筐体３２に収納されている各部が固定されていて、その配置などが変更されなければ、遅延プロファイルに変化はないので、信号処理装置３１の起動ごとに、遅延プロファイルを取得する必要はない。
一方、例えば、信号処理装置３１に新たな基板などが追加されたときには、その基板で反射する電磁波などにより、遅延プロファイルが変化するので、新たに、遅延プロファイルを取得する必要がある。従って、例えば、図５の信号ルータ４５と機能ブロック４６は、信号処理装置３１の起動時に、遅延プロファイルを取得する処理を開始する前に、遅延プロファイルが変化したか否かをチェックし、遅延プロファイルが変化していた場合に、遅延プロファイルを取得する処理を実行するようにしてもよい。
次に、図１４は、遅延プロファイルの変化をチェックする処理を説明するフローチャートである。
例えば、ユーザが信号処理装置３１の電源をオンにして、信号処理装置３１が起動すると処理が開始され、ステップＳ５１において、図５の信号ルータ４５の送信側制御部６１は、遅延プロファイルの変化をチェックする処理の開始を指示する制御信号（コマンド）を無線送信部６３に供給し、無線送信部６３は、その制御信号を機能ブロック４６に送信する。
ステップＳ５１の処理後、ステップＳ５２に進み、送信側制御部６１は、テストパターン生成部６２を制御し、例えば、１番目に送信するように設定されているテストパターン信号を生成させる。テストパターン生成部６２は、送信側制御部６１の制御に従い、テストパターン信号を生成して無線送信部６３に供給し、ステップＳ５３に進む。
ステップＳ５３において、送信側制御部６１は、機能ブロック４６から、遅延プロファイルの変化をチェックする準備が完了したことを示す制御信号が送信されてくるまで処理を待機する。そして、機能ブロック４６が、遅延プロファイルの変化をチェックする準備が完了したことを示す制御信号を送信し（後述するステップＳ６４の処理）、その制御信号を無線送信部６３が受信して送信側制御部６１に供給すると、ステップＳ５４に進む。
ステップＳ５４において、送信側制御部６１は、遅延プロファイルの変化をチェックするためのテストパターン信号の送信を開始することを示す制御信号を無線送信部６３に供給し、無線送信部６３は、その制御信号を機能ブロック４６に送信する。
ステップＳ５４の処理後、ステップＳ５５に進み、送信側制御部６１は、無線送信部６３を制御し、ステップＳ５２で、テストパターン生成部６２から無線送信部６３に供給されたテストパターン信号を、機能ブロック４６に送信させる。
ステップＳ５５の処理後、ステップＳ５６に進み、送信側制御部６１は、ステップＳ５５で送信させたテストパターン信号に基づいて、遅延プロファイルの変化をチェックした結果が機能ブロック４６から送信されてくるまで待機する。そして、機能ブロック４６が、テストパターン信号に基づいて、遅延プロファイルの変化をチェックした結果を送信し（後述するステップＳ６９またはＳ７１の処理）、その結果を無線送信部６３が受信して送信側制御部６１に供給すると、ステップＳ５７に進む。
ステップＳ５７において、送信側制御部６１は、無線送信部６３から供給された結果が、遅延プロファイルの変化をチェックする処理の継続を示しているか、または、図６の遅延プロファイルを取得する処理の実行の要求を示しているかを判定する。
ステップＳ５７において、送信側制御部６１が、無線送信部６３から供給された結果が、図６の遅延プロファイルを取得する処理の実行の要求を示していると判定した場合、処理は終了され、図６の遅延プロファイルを取得する処理が開始される。
一方、ステップＳ５７において、送信側制御部６１が、無線送信部６３から供給された結果が、遅延プロファイルの変化をチェックする処理の継続を示していると判定した場合、ステップＳ５８に進み、送信側制御部６１は、全てのテストパターン信号が機能ブロック４６に送信されたか否かを判定する。
ステップＳ５８において、送信側制御部６１が、全てのテストパターン信号が機能ブロック４６に送信されていないと判定した場合、ステップＳ５２に戻り、以下、上述した処理が繰り返される。
一方、ステップＳ５８において、送信側制御部６１が、全てのテストパターン信号が機能ブロック４６に送信されたと判定した場合、処理は終了される。なお、この場合、図６の遅延プロファイルを取得する処理は実行されない。
一方、機能ブロック４６は、遅延プロファイルの変化をチェックする処理の開始を指示する制御信号が、信号ルータ４５から送信されてくるまで処理を待機しており、上述のステップＳ５１で、信号ルータ４５が、遅延プロファイルの変化をチェックする処理の開始を指示する制御信号を送信すると、ステップＳ６１において、無線受信部７３は、その制御信号を受信して受信側制御部７１に供給する。
ステップＳ６１の処理後、ステップＳ６２に進み、受信側制御部７１は、テストパターン生成部７２を制御し、例えば、信号ルータ４５から１番目に送信されてくることが設定されているテストパターン信号を生成させる。テストパターン生成部７２は、送信側制御部７１の制御に従い、テストパターン信号を生成して受信側制御部７１に供給し、ステップＳ６３に進む。
ステップＳ６３において、受信側制御部７１は、テストパターン生成部７２および統計処理部７４を介して、遅延プロファイル蓄積部７５に蓄積されている遅延プロファイルのうちの、ステップＳ６２でテストパターン生成部７２から供給されたテストパターン信号に対応付けられている遅延プロファイルを読み出し、これにより、遅延プロファイルの変化をチェックする準備が完了し、ステップＳ６４に進む。
ステップＳ６４において、受信側制御部７１は、遅延プロファイルの変化をチェックする準備が完了したことを示す制御信号を無線受信部７３に供給し、無線受信部７３は、その制御信号を信号ルータ４５に送信する。
ステップＳ６４の処理後、ステップＳ６５に進み、機能ブロック４６は、信号ルータ４５から、遅延プロファイルの変化をチェックするためのテストパターン信号の送信を開始することを示す制御信号が送信されてくるまで、処理を待機する。そして、上述のステップＳ５４で、信号ルータ４５が、遅延プロファイルの変化をチェックするためのテストパターン信号の送信を開始することを示す制御信号を送信すると、無線受信部７３は、その制御信号を受信して受信側制御部７１に供給し、ステップＳ６６に進む。
ステップＳ６６において、無線受信部７３は、信号ルータ４５からテストパターン信号が送信されてくるまで待機し、上述のステップＳ５５で信号ルータ４５がテストパターン信号を送信すると、そのテストパターン信号を受信する。そして、無線受信部７３は、信号ルータ４５から送信されてきたテストパターン信号から、現在のビットの信号値を取り出して、受信側制御部７１に供給し、ステップＳ６７に進む。
ステップＳ６７において、受信側制御部７１は、ステップＳ６３で遅延プロファイル蓄積部７５から読み出した遅延プロファイルと、ステップＳ６６で無線受信部７３から供給された現在のビットの信号値との差分値を算出する。例えば、遅延プロファイルが変化していれば、差分値は、大きな値となり、遅延プロファイルが変化していなければ、ステップＳ６８で算出した差分値は、０または小さな値となる。
ステップＳ６７の処理後、ステップＳ６８に進み、受信側制御部７１は、ステップＳ６８で算出した差分値が、予め設定された所定の許容値より大きいか否かを判定する。
ステップＳ６８において、受信側制御部７１が、ステップＳ６８で算出した差分値が、所定の許容値より大きいと判定した場合、遅延プロファイルは変化しており、ステップＳ６９に進み、受信側制御部７１は、無線受信部７３を制御して、遅延プロファイルの変化をチェックした結果として、図６の遅延プロファイルを取得する処理の実行の要求を示す結果を信号ルータ４５に送信し、処理を終了する。
一方、ステップＳ６８において、受信側制御部７１が、ステップＳ６８で算出した差分値が、所定の許容値より大きくない（以下である）と判定した場合、ステップＳ７０に進み、受信側制御部７１は、全てのテストパターン信号が信号ルータ４５から送信されてきたか否かを判定する。
ステップＳ７０において、受信側制御部７１が、全てのテストパターン信号が信号ルータ４５から送信されてきていないと判定した場合、ステップＳ７１に進む。
ステップＳ７１において、受信側制御部７１は、無線受信部７３を制御して、遅延プロファイルの変化をチェックした結果として、遅延プロファイルの変化をチェックする処理の継続を示す結果を信号ルータ４５に送信させ、ステップＳ６２に戻り、以下、同様の処理が繰り返される。
一方、ステップＳ７０において、受信側制御部７１が、全てのテストパターン信号が信号ルータ４５から送信されてきたと判定した場合、処理は終了される。
以上のように、遅延プロファイルの変化をチェックする処理を実行することにより、例えば、信号処理装置３１に新たな基板などが追加されて、遅延プロファイルが変化したときには、図６の遅延プロファイルを取得する処理を実行することができ、遅延プロファイルを新たに取得することができる。従って、信号処理装置３１に新たな基板などが追加されても、信号処理装置３１の筐体３２の内部において、それぞれの基板が無線通信を確実に行うことができる。
また、遅延プロファイルが変化したときだけ、遅延プロファイルを取得する処理を実行するようにすることで、信号処理装置３１が起動するごとに遅延プロファイルを取得する処理を実行する場合よりも、起動に必要な時間を短縮することができる。
上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。
図１５は、上述した一連の処理をプログラムにより実行するパーソナルコンピュータの構成の例を示すブロック図である。CPU（Central Processing Unit）１０１は、ROM（Read Only Memory）１０２、または記憶部１０８に記憶されているプログラムに従って各種の処理を実行する。RAM（Random Access Memory）１０３には、CPU１０１が実行するプログラムやデータなどが適宜記憶される。これらのCPU１０１、ROM１０２、およびRAM１０３は、バス１０４により相互に接続されている。
CPU１０１にはまた、バス１０４を介して入出力インタフェース１０５が接続されている。入出力インタフェース１０５には、キーボード、マウス、マイクロホンなどよりなる入力部１０６、ディスプレイ、スピーカなどよりなる出力部１０７が接続されている。CPU１０１は、入力部１０６から入力される指令に対応して各種の処理を実行する。そして、CPU１０１は、処理の結果を出力部１０７に出力する。
入出力インタフェース１０５に接続されている記憶部１０８は、例えばハードディスクからなり、CPU１０１が実行するプログラムや各種のデータを記憶する。通信部１０９は、インターネットやローカルエリアネットワークなどのネットワークを介して外部の装置と通信する。
また、通信部１０９を介してプログラムを取得し、記憶部１０８に記憶してもよい。
入出力インタフェース１０５に接続されているドライブ１１０は、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア１１１が装着されたとき、それらを駆動し、そこに記録されているプログラムやデータなどを取得する。取得されたプログラムやデータは、必要に応じて記憶部１０８に転送され、記憶される。
コンピュータにインストールされ、コンピュータによって実行可能な状態とされるプログラムを格納するプログラム記録媒体は、図１５に示すように、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory),DVD(Digital Versatile Disc)を含む）、光磁気ディスク、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア１１１、または、プログラムが一時的もしくは永続的に格納されるROM１０２や、記憶部１０８を構成するハードディスクなどにより構成される。プログラム記録媒体へのプログラムの格納は、必要に応じてルータ、モデムなどのインタフェースである通信部１０９を介して、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の通信媒体を利用して行われる。
なお、本発明は、１シンボルにより１ビットが伝送される変調方式を用いる装置の他、例えば、QPSK(quadrature phase shift keying)や、8PSK(quadrature phase shift keying)のように、１シンボルにより複数のビットが伝送される変調方式を用いる装置にも適用することができる。
また、本発明は、信号処理装置などの筐体の内部における無線通信だけではなく、遅延プロファイルが一定な環境であれば、屋外での無線通信にも適用することができる。また、ケーブルを介して信号を伝送するにあたり、ケーブルの端部で信号が反射し、伝送すべき信号と反射した信号とによって発生する干渉も定常的なものであるので、このようなケーブルを介して通信に、本発明を適用することで、通信の品質を向上させることができる。
また、例えば、磁界を利用した近接通信では、通信距離が限定されてしまうため、通信に用いるアンテナの配置などに制限があるが、信号処理装置３１は、アンテナの配置が限定されることなく、高品質な通信を行うことができる。
なお、上述のフローチャートを参照して説明した各処理は、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むものである。
また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
従来の信号処理装置の構成例を示すブロック図である。 本発明を適用した信号処理装置の一実施の形態の構成例を示す斜視図である。 信号処理装置３１の構成例を示すブロック図である。 信号ルータ４５から機能ブロック４６に送信されるビットの信号値により表される波形に生じる歪について説明する図である。 信号ルータ４５および機能ブロック４６の構成例を示すブロック図である。 信号ルータ４５がテストパターン信号を送信し、機能ブロック４６が遅延プロファイルを取得する処理を説明するフローチャートである。 機能ブロック４６により取得される遅延プロファイルの例を示す図である。 現在のビットの位相ｋでの予測信号値ｙkを求める予測信号値算出部の構成例を示すブロック図である。 予測信号値算出部の構成例を示すブロック図である。 機能ブロック４６の構成例を示すブロック図である。 機能ブロック４６が信号の現在のビットを判定する処理を説明するフローチャートである。 機能ブロックの他の構成例を示すブロック図である。 テストパターン信号と遅延プロファイルとの例を示す図である。 遅延プロファイルの変化をチェックする処理を説明するフローチャートである。 パーソナルコンピュータの構成の例を示すブロック図である。
符号の説明
３１ 信号処理装置， ３２ 筐体， ３３ 電源モジュール， ３４ プラットフォーム基板， ３５ 入力基板， ３５ａ アンテナ， ３６1乃至３６3 信号処理基板， ３６ａ1乃至３６ａ3 アンテナ， ３７ 出力基板， ３７ａ アンテナ， ４３1乃至４３4 コネクタ， ４４ 入力セレクタ， ４５ 信号ルータ， ４５ａ アンテナ， ４６1乃至４６3 機能ブロック， ３６ａ1乃至３６ａ3 アンテナ， ４７ コネクタ， ４８ リモートコマンダ， ４９ 操作部， ５０ システム制御ブロック， ５０ａ アンテナ， ６１ 送信側制御部， ６２ テストパターン生成部， ６３ 無線送信部， ７１ 受信側制御部， ７２ テストパターン生成部， ７３ 無線受信部， ７４ 統計処理部， ７５ 遅延プロファイル蓄積部， ８１ 予測信号値算出部， ８２ シフトレジスタ部， ８３1乃至８３n+1 掛け算器， ８４ 足し算器， ８５1乃至８５n+1 記憶領域， ９１ 発振器， ９２ 掛け算器， ９３ A/Dコンバータ， ９４ 比較器， ９５および９６ 予測信号値算出部， ９７ 足し算器， ９８ 掛け算器， ９９ 可変閾値判定器

Claims (8)

  1. 特定のシンボルの前に送信された複数のシンボルの信号値が、前記特定のシンボルの信号値に、定常的な影響を与える伝送経路を介して伝送される信号を処理する信号処理装置において、
    前記伝送経路を介して伝送されてきた信号から、前記特定のシンボルの信号値を取得する取得手段と、
    前記特定のシンボルが取り得る値ごとに、前記特定のシンボルの前に送信された複数のシンボルが取る値と、前記特定のシンボルの前に送信された複数のシンボルの信号値が前記特定のシンボルの信号値に与える影響の特性とに基づいて、前記特定のシンボルの信号値を予測し、前記特定のシンボルが取り得る値ごとの信号値の予測値を算出する予測手段と、
    前記取得手段が取得した前記特定のシンボルの信号値と、前記予測手段が算出した前記特定のシンボルが取り得る値ごとの前記予測値とに基づいて、前記特定のシンボルが取る値を決定する決定手段と
    を備える信号処理装置。
  2. 前記決定手段は、前記予測手段が算出した前記特定のシンボルが取り得る値ごとの前記予測値のうちの、前記取得手段が取得した前記特定のシンボルの信号値との差分値が最小となる予測値の予測に用いられた前記特定のシンボルが取り得る値を、前記特定のシンボルが取る値として決定する
    請求項１に記載の信号処理装置。
  3. 前記決定手段は、前記特定のシンボルの信号値のうちの、所定の位相での信号値と、前記特定のシンボルが取り得る値ごとの前記予測値のうちの、所定の位相での予測値とに基づいて、前記特定のシンボルが取る値を決定する
    請求項１に記載の信号処理装置。
  4. 前記特定のシンボルが取り得る値が、第１の値と第２の値とである場合、
    前記予測手段は、前記特定のシンボルが取る値が前記第１の値であるとして予測した第１の予測値と、前記特定のシンボルが取る値が前記第２の値であるとして予測した第２の予測値とを算出し、
    前記決定手段は、前記第１の予測値と前記第２の予測値との平均値を閾値として、前記閾値と、前記取得手段が取得した前記特定のシンボルの信号値とを比較した結果に基づき、前記特定のシンボルが取る値を決定する
    請求項１に記載の信号処理装置。
  5. あらかじめ設定された所定の値を取る複数の前記シンボルからなるテスト信号を受信する受信手段と、
    前記受信手段が受信した前記テスト信号の特定のシンボルの信号値に基づいて、前記テスト信号の複数の前記シンボルのうちの、前記特定のシンボルの前に送信されたシンボルの信号値が前記特定のシンボルの信号値に与える影響の特性を取得する特性取得手段と
    をさらに備える
    請求項１に記載の信号処理装置。
  6. 前記受信手段は、前記特性が変化したか否かを判定するための判定用のテスト信号を受信し、
    前記特性取得手段は、前記判定用のテスト信号の特定のシンボルの信号値と、既に取得した前記特性とに基づいて、前記特性が変化したか否かを判定し、前記特性が変化したと判定した場合に、前記特性を新たに取得する
    請求項５に記載の信号処理装置。
  7. 特定のシンボルの前に送信された複数のシンボルの信号値が、前記特定のシンボルの信号値に、定常的な影響を与える伝送経路を介して伝送される信号を処理する信号処理方法において、
    前記伝送経路を介して伝送されてきた信号から、前記特定のシンボルの信号値を取得し、
    前記特定のシンボルが取り得る値ごとに、前記特定のシンボルの前に送信された複数のシンボルが取る値と、前記特定のシンボルの前に送信された複数のシンボルの信号値が前記特定のシンボルの信号値に与える影響の特性とに基づいて、前記特定のシンボルの信号値を予測し、前記特定のシンボルが取り得る値ごとの信号値の予測値を算出し、
    前記伝送経路を介して伝送されてきた信号から取得された前記特定のシンボルの信号値と、前記特定のシンボルが取り得る値ごとの前記予測値とに基づいて、前記特定のシンボルが取る値を決定する
    ステップを含む信号処理方法。
  8. 特定のシンボルの前に送信された複数のシンボルの信号値が、前記特定のシンボルの信号値に、定常的な影響を与える伝送経路を介して伝送される信号を処理する信号処理装置を制御するコンピュータに実行させるプログラムにおいて、
    前記伝送経路を介して伝送されてきた信号から、前記特定のシンボルの信号値を取得し、
    前記特定のシンボルが取り得る値ごとに、前記特定のシンボルの前に送信された複数のシンボルが取る値と、前記特定のシンボルの前に送信された複数のシンボルの信号値が前記特定のシンボルの信号値に与える影響の特性とに基づいて、前記特定のシンボルの信号値を予測し、前記特定のシンボルが取り得る値ごとの信号値の予測値を算出し、
    前記伝送経路を介して伝送されてきた信号から取得された前記特定のシンボルの信号値と、前記特定のシンボルが取り得る値ごとの前記予測値とに基づいて、前記特定のシンボルが取る値を決定する
    ステップを含むプログラム。
JP2006350352A 2006-12-26 2006-12-26 信号処理装置および信号処理方法、並びにプログラム Expired - Fee Related JP5003147B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006350352A JP5003147B2 (ja) 2006-12-26 2006-12-26 信号処理装置および信号処理方法、並びにプログラム
US11/947,198 US7936712B2 (en) 2006-12-26 2007-11-29 Signal processing apparatus, signal processing method, and program
EP07123620.2A EP1940101A3 (en) 2006-12-26 2007-12-19 Signal processing apparatus, signal processing method, and program
KR1020070136558A KR101376452B1 (ko) 2006-12-26 2007-12-24 신호처리 장치, 신호처리 방법, 및 기록 매체
CN2007103054037A CN101212595B (zh) 2006-12-26 2007-12-26 信号处理装置和信号处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006350352A JP5003147B2 (ja) 2006-12-26 2006-12-26 信号処理装置および信号処理方法、並びにプログラム

Publications (2)

Publication Number Publication Date
JP2008160761A true JP2008160761A (ja) 2008-07-10
JP5003147B2 JP5003147B2 (ja) 2012-08-15

Family

ID=39323865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006350352A Expired - Fee Related JP5003147B2 (ja) 2006-12-26 2006-12-26 信号処理装置および信号処理方法、並びにプログラム

Country Status (5)

Country Link
US (1) US7936712B2 (ja)
EP (1) EP1940101A3 (ja)
JP (1) JP5003147B2 (ja)
KR (1) KR101376452B1 (ja)
CN (1) CN101212595B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4947353B2 (ja) * 2006-12-26 2012-06-06 ソニー株式会社 信号処理装置および信号処理方法、並びにプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11136212A (ja) * 1997-08-26 1999-05-21 Centre For Wireless Commun Natl Univ Of Singapore Ｃｄｍａ受信方法及び受信機

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218587A (en) * 1978-09-18 1980-08-19 Storage Technology Corporation Complex signal generation and transmission
US4627079A (en) * 1983-11-07 1986-12-02 Hughes Aircraft Company Method and apparatus for acquiring and tracking a communications signal
FR2615675B1 (fr) * 1987-05-21 1989-06-30 Alcatel Espace Procede de demodulation de signaux modules numeriquement et dispositif de mise en oeuvre d'un tel procede
JP3399022B2 (ja) 1993-05-31 2003-04-21 ソニー株式会社 ビタビ等化器
JP2571008B2 (ja) * 1993-12-24 1997-01-16 日本電気株式会社 適応型最尤系列推定器
JP2785804B2 (ja) * 1996-05-30 1998-08-13 日本電気株式会社 移動通信システム
US5831977A (en) * 1996-09-04 1998-11-03 Ericsson Inc. Subtractive CDMA system with simultaneous subtraction in code space and direction-of-arrival space
US6263013B1 (en) * 1996-11-21 2001-07-17 Dsp Group, Inc. Fast tracking of PN synchronization in a direct-sequence spread-spectrum digital communications system
TW465234B (en) * 1997-02-18 2001-11-21 Discovision Ass Single chip VLSI implementation of a digital receiver employing orthogonal frequency division multiplexing
JP3745502B2 (ja) * 1997-06-24 2006-02-15 ソニー株式会社 受信装置及び送受信装置並びに通信方法
US6347125B1 (en) * 1999-01-11 2002-02-12 Ericsson Inc. Reduced complexity demodulator for multi-bit symbols
JP3794622B2 (ja) * 2001-03-06 2006-07-05 独立行政法人情報通信研究機構 受信装置、受信方法、プログラム、ならびに、情報記録媒体
US8275324B2 (en) * 2001-11-02 2012-09-25 Qualcomm Incorporated Method and apparatus for predicting received signal strength in a communication system
JP2003218963A (ja) 2001-12-07 2003-07-31 Applied Microcircuits Corp 非因果的チャネル等化のためのフィードフォワード／フィードバックシステムおよび方法
JP4618956B2 (ja) 2001-12-10 2011-01-26 ソニー株式会社 信号処理装置、信号処理方法、信号処理システム、プログラム及び媒体
US7254194B2 (en) 2002-01-25 2007-08-07 Infineon Technologies North America Corp. Automatic gain control for communication receivers
US7012972B1 (en) * 2002-04-27 2006-03-14 Wideband Semiconductors, Inc. Minimization of phase equivocation in burst modems
US7548522B2 (en) * 2003-03-27 2009-06-16 Ktfreetel Co., Ltd. Orthogonal frequency division multiplexing wireless communication operable on frequency selective channel, and channel compensation method
EP1709758A4 (en) 2003-12-16 2007-07-18 California Inst Of Techn GALER EQUALIZER DETERMINISTIC
EP1557789A2 (en) * 2004-01-22 2005-07-27 Sony Corporation Interpolation with prestored training pairs
JP4721234B2 (ja) * 2004-12-17 2011-07-13 コリア リサーチ インスティチュート オブ スタンダーズ アンド サイエンス 真空ポンプの傾向監視及び診断解析方法、その傾向監視及び診断解析システム、及びその方法を行うコンピュータプログラムを含むコンピュータ可読記憶媒体
US7653512B2 (en) * 2004-12-17 2010-01-26 Korea Reserch Institute of Standards and Science Precision diagnostic method for the failure protection and predictive maintenance of a vacuum pump and a precision diagnostic system therefor
DE102006027429A1 (de) 2005-06-14 2006-12-28 Samsung Electronics Co., Ltd., Suwon An einer Halbleitervorrichtung eine gleichmäßige kritische Abmessung vorsehende Photomaske und Verfahren zum Herstellen derselben
JP4539539B2 (ja) * 2005-11-18 2010-09-08 株式会社デンソー 軟判定値補正方法，受信装置，プログラム
US7822161B2 (en) * 2006-09-01 2010-10-26 Korea Electrotechnology Research Institute Impulse radio-based ultra wideband (IR-UWB) system using 1-bit digital sampler and bit decision window

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11136212A (ja) * 1997-08-26 1999-05-21 Centre For Wireless Commun Natl Univ Of Singapore Ｃｄｍａ受信方法及び受信機

Also Published As

Publication number Publication date
KR101376452B1 (ko) 2014-03-19
EP1940101A2 (en) 2008-07-02
KR20080060172A (ko) 2008-07-01
EP1940101A3 (en) 2014-09-10
US20080151979A1 (en) 2008-06-26
CN101212595A (zh) 2008-07-02
CN101212595B (zh) 2011-11-23
JP5003147B2 (ja) 2012-08-15
US7936712B2 (en) 2011-05-03

Similar Documents

Publication Publication Date Title
JP4867649B2 (ja) 信号処理装置および信号処理方法、並びにプログラム
JP2008160764A (ja) 信号処理装置および信号処理方法、並びにプログラム
JP5003147B2 (ja) 信号処理装置および信号処理方法、並びにプログラム
RU2384972C2 (ru) Устройство обработки изображения, способ обработки изображения и программа
US7904763B2 (en) Reception device, reception method, information processing device, information processing method, and program
WO2024051461A1 (zh) 数字接收机基带信号降采样方法、装置、终端及存储介质
JP4947354B2 (ja) 信号処理装置および信号処理方法、並びにプログラム
JP4858162B2 (ja) 信号処理装置および信号処理方法、並びにプログラム
JP4450073B2 (ja) 送信装置、及び送信方法、情報処理装置、及び情報処理方法、並びにプログラム
JP2010141604A (ja) 無線機
JP2003333541A (ja) 信号処理システムおよび方法、信号処理装置および方法、記録媒体、並びにプログラム
KR100950042B1 (ko) 가변 시간 슬롯을 가지는 파이프라인 기법을 이용한 영상 부호화 장치 및 방법
JP2009164928A (ja) 送信装置、及び送信方法、受信装置、及び受信方法、情報処理装置、及び情報処理方法、並びにプログラム
JP2009081766A (ja) 受信装置、受信方法、情報処理装置、情報処理方法、及びプログラム
JP2009246765A (ja) 受信装置、受信方法、およびプログラム
EP2293199A1 (en) Information processor and its control method
JP2009225265A (ja) 送信装置、送信方法、受信装置、受信方法、およびプログラム
US20170338865A1 (en) Signal processing method and related device
JP2008199687A (ja) 信号処理システム、信号処理装置及び方法、記録媒体、並びにプログラム
JP2009071648A (ja) 送信装置、送信方法、情報処理装置、情報処理方法、及び、プログラム
KR20020047965A (ko) 롱고스트 검출을 위한 윈도우 스캐닝 장치 및 그의 제어방법
JP2008219784A (ja) 信号処理装置及び信号処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees