JP2008160545A - 干渉波除去回路および鋸歯状波発生回路 - Google Patents

Abstract

【課題】観測点または信号源が異なっても、工学的な許容誤差の範囲内で同じ位相でサンプリング可能な干渉キャンセラを実現する。
【解決手段】複数の信号線のいずれかに設けられ、サンプリングの時間的な基準となる基準サンプリング信号によって指定されたサンプリング時刻で、自己に対応した入力信号のサンプリング処理を行うＡ／Ｄ変換器４０２-0と、それ以外の接続線のそれぞれに設けられ、基準サンプリング信号をシフト変調したシフト変調サンプリング信号によって指定されたサンプリング時刻で、自己に対応した入力信号のサンプリング処理を行うＡ／Ｄ変換器４０２-1〜nと、Ａ／Ｄ変換器４０２-1〜n毎に個別に設定されたオフセット値に基づいて、基準サンプリング信号の変化タイミングをシフトすることによって、シフト変調サンプリング信号を個別に生成するサンプリング調整回路４２０とを有する。
【選択図】図４

Description

本発明は、妨害波と希望波が重畳した受信波から妨害波を濾波することによって希望波を抽出する干渉波除去回路に係り、特に、遅延時間が０．１μｓｅｃ以下の極めて短い妨害波を受信波から濾波するのに適した干渉波除去回路に関する。

サンプリング処理とは、アナログの入力信号に対して、任意の時刻におけるアナログ信号をサンプリングし、アナログ信号の電圧を保持する処理をいう。この処理は、例えば、アナログ信号をディジタル信号に変換するアナログ／ディジタル変換（Ａ／Ｄ変換）や、特許文献１に開示されているような等価時間サンプリングに対して用いられる。ここで、等価時間サンプリングとは、短周期の繰り返し信号を長周期の繰り返し信号へと変換する処理をいう。図１に示すように、短周期の繰り返し信号４０に対し、繰り返し周期よりも十分に大きい一定の時間間隔（フレーム周期）内で、周期毎に１点ずつサンプリングし、かつ、サンプリング時刻を繰り返し信号の繰り返し点からシフトさせる。このようなシフト処理を時間走査という。これにより、短周期の繰り返し信号４０は、フレーム周期を周期とする長周期の繰り返し信号５０に変換されるので、分解能（レーダでは距離分解能）の向上を図ることができる。

また、例えば、非特許文献１には、複数のアナログの入力信号に対するサンプリング処理について開示されており、特許文献２には、複数のアナログの入力信号に対して同時にサンプリングを行う方式が開示されている。また、特許文献３には、サンプリング時刻をシフトさせる時間走査が開示されている。具体的には、矩形波の幅と振幅が一定で、矩形波の位置のみを走査信号の電圧の値によって遅延させるＰＰＭ（Pulse Phase Modulation）方式が開示されている。さらに、非特許文献２には、鋸歯状波の発生処理として、鋸歯状波の周期に対して非常に短い矩形波（以降、「短矩形波」と記載）により、コンデンサの充放電のタイミングを制御する弛張発振（Relaxation Oscillation）法について開示されている。

特開平１−２３５８６３号公報 米国特許第５３４５４７１号明細書 米国特許第５５１０８００号明細書 「科学計測のための波形データ処理」（第３１頁）（南茂夫編著、１９８６年４月、ＣＱ出版） 「応用エレクトロニクス」（第３３０頁）（桜井捷海、霜田光一著、１９８４年３月、裳華房）

ところで、パルス型レーダにおける干渉波除去処理では、ラティス型およびトランスバーサル型の何れの方式を用いても、観測点および信号源が異なる複数の入力信号が必要となる。これは、複数の信号波に対して相互に演算を施して、妨害波と希望波が重畳している信号波から妨害波を消去し、希望波のみを濾波するためである。干渉波除去処理に対するサンプリング処理では、ラティス型およびトランスバーサル型の何れの方式においても、相互に演算を施す入力信号の位相が揃っていることが望ましい。その理由は、入力信号の位相が揃っていないと、演算（例えば減算）を施しても、消え残りが乗じるからである。例えば、sin（ｗｔ）波と全く同じ波形を減算処理により消去する場合、位相が揃っていないと、下記の数式により、消え残りが乗じる。特に、位相が９０度ずれているときには、全く同じ波形であっても、全然消去できないことになる。一般の波形では、この消え残りが一層顕著となる。

sin（ｗｔ＋φ）−sin（ｗｔ）＝−（１−cosφ）・sin（ｗｔ）＋cos（ｗｔ）・sinφ

特許文献２のように、複数のアナログの入力信号に対して同時にサンプリングする方式を干渉波除去処理に適用した場合、観測点または信号源が異なるため、配線長の相違などが原因となり、互いに異なる位相でサンプリングされた信号となる。したがって、干渉波除去処理を施しても、互いに異なる位相でサンプリングされているため、十分に妨害波を消去できないという問題が生じる。

また、非特許文献２における鋸歯状波の発生処理では、コンデンサの充放電による弛張発振法を用いる関係上、掃引の開始・終了のタイミングを短矩形波によって指定している。等価時間サンプリングを対象とした非常に長周期の鋸歯状波の発生については、弛張発振法を用いても、短矩形波による雑音の影響はそれほど顕在化しない。しかしながら、干渉波除去処理に対するサンプリング処理の時間走査に用いる鋸歯状波は、サンプリング周期と同じ周期の波形となる。そのため、掃引の開始・終了のタイミングを短矩形波により指定する弛張発振法により鋸歯状波を発生させると、等価時間サンプリングの場合と異なり、雑音に弱いという問題が生じる。

そこで、本発明の目的は、観測点または信号源が異なっても、工学的な許容誤差の範囲内で同じ位相でサンプリング可能な干渉キャンセラを実現することである。なお、本発明において、希望波とは、ターゲットからの反射波および散乱波としている。

また、本発明の別の目的は、短矩形波により掃引の開始・終了のタイミングを指定することなく、鋸歯状波を発生させることを可能とすることである。

かかる課題を解決するために、第１の発明は、所定のサンプリング処理が施された複数の入力信号に対して相互に演算を施すことによって、妨害波を除去する干渉波除去回路を提供する。この干渉波除去回路は、観測点および信号源が異なる複数のアナログの入力信号が供給される複数の信号線と、複数の信号線のいずれかに設けられ、サンプリングの時間的な基準となる基準サンプリング信号によって指定されたサンプリング時刻で、自己に対応した入力信号のサンプリング処理を行う第１のサンプリング手段と、第１のサンプリング手段が設けられた信号線以外の接続線のそれぞれに第１のサンプリング手段と並列に設けられ、基準サンプリング信号をシフト変調したシフト変調サンプリング信号によって指定されたサンプリング時刻で、自己に対応した入力信号のサンプリング処理を行う複数の第２のサンプリング手段と、第２のサンプリング手段毎に個別に設定されたオフセット値に基づいて、基準サンプリング信号の変化タイミングをシフトすることによって、シフト変調サンプリング信号を第２のサンプリング手段毎に個別に生成するサンプリング調整回路とを有する。

ここで、第１の発明において、サンプリング調整回路は、所定のクロック信号に基づいて、鋸歯状波を生成する鋸歯状波発生回路と、鋸歯状波がオフセット値をスライスするタイミングを矩形の変化タイミングとしたシフト変調サンプリング信号を第２のサンプリング手段毎に個別に生成するシフト変調手段とを有していてもよい。また、サンプリング調整回路は、所定のクロック信号に基づいて、等価時間サンプリングにおける時間走査のためのカウント値をカウントするモジュロカウンタと、モジュロカウンタによってカウントされるカウント値とオフセット値とを加算することによって、加算値を第２のサンプリング手段毎に個別に算出する加算手段と、クロック信号に基づいて、鋸歯状波を生成する鋸歯状波発生回路と、鋸歯状波が加算値をスライスするタイミングを矩形の変化タイミングとしたシフト変調サンプリング信号を第２のサンプリング手段毎に個別に生成するシフト変調手段とを有していてもよい。

また、第１の発明において、複数の第２のサンプリング手段からの出力信号に基づいて、疑似妨害波を生成する議事妨害波生成手段と、第１のサンプリング手段からの出力信号から疑似妨害波を差し引くことによって、希望波を抽出する抽出手段とをさらに設けてもよい。

第１の発明において、第１のサンプリング手段および複数の第２のサンプリング手段のそれぞれは、Ａ／Ｄ変換器であってもよい。また、第１のサンプリング手段および複数の第２のサンプリング手段のそれぞれは、サンプリングトリガ発生回路と、サンプリングホールド回路とを有していてもよい。この場合、第１のサンプリング手段および複数の第２のサンプリング手段のいずれか選択的に切り替えるアナログマルチプレクサと、アナログマルチプレクサによって切り替えられた選択先からのアナログ信号をディジタル信号に変換するＡ／Ｄ変換器とをさらに設けてもよい。

第２の発明は、矩形信号を１／２周期の矩形波に分周することによって、第１の矩形信号と第２の矩形信号を生成する分周器と、１／２に分周された第１の矩形信号を積分することにより、第１の矩形信号を第１の三角波信号に変換する第１の積分回路と、１／２に分周された第２の矩形信号を積分することにより、第２の矩形信号を第２の三角波信号に変換する第２の積分回路と、第１の矩形信号のレベルに応じて、第１の三角波信号および第２の三角波信号を選択的に出力するアナログスイッチとを有する鋸歯状波発生回路を提供する。

第１の発明によれば、サンプリング調整回路により、サンプリング処理のタイミングをアナログ入力信号毎に指定可能である。そのため、サンプリングにおけるアナログ信号の位相を、同軸ケーブル長の迂回などの遅延手段を用いることなく、最適に調整することができる。これにより、相互に演算を施すアナログ信号のサンプリングにおける位相を揃えることができ、干渉除去処理における妨害波の消え残りを抑圧することが可能となる。

また、第２の発明によれば、短矩形波により掃引の開始・終了のタイミングを指定することなく、鋸歯状波発生回路にて鋸歯状波を発生させることが可能となるので、雑音に対するロバスト性が向上する。

（本発明の原理）
まず、第１から第３の実施形態の説明に先立ち、本発明の原理について詳述する。本発明では、観測点または信号源が異なっても同位相（工学的な許容誤差の範囲内）でのサンプリングを可能にすべく、入力アナログ信号毎にクロック信号に対して図１に示したようなサンプリング調整のための時間シフトを行う。つまり、サンプルホールド回路毎に指定された値に従って、サンプリング時刻をクロック信号によって指定された時刻からシフトさせる。

従来技術である特許文献２におけるサンプリングに対する時間シフトでは、矩形波の幅と振幅が一定で、矩形波の位置のみを走査信号の電圧の値によって遅延させるＰＰＭ方式が用いられている。ＰＰＭ方式による時間シフトでは、等価時間サンプリングを対象とした関係上、雑音に対するロバスト性を確保するために、矩形波を台形波で近似し、時間走査を行うことが可能な範囲が台形波の立ち上がり時間に限定される。

しかしながら、干渉波除去処理に対するサンプリング処理では、サンプリング周波数を最大周波数の２倍とした場合、最大周波数の位相のずれは、最大１８０度となる。８倍とした場合でも４５度となる。ｃｏｓ１５°＝０．９９３となることから、干渉波除去処理では、位相のずれが１５度以内（最大周波数の２４倍）に収まることが望ましい。したがって、干渉波除去処理に対するサンプリング処理では、等価時間サンプリングの場合と異なり、サンプリング間隔全体にわたる時間シフトを行う必要がある。ところが、従来のＰＰＭ方式により、サンプリング間隔全体にわたる時間走査を行おうとすると、サンプリングのタイミングの指定を、サンプリング間隔に対して非常に短い矩形波で行う必要がある。一般的に、短矩形波は、雑音と区別をつけることが非常に難しい。そのために、従来のＰＰＭ方式を干渉波除去処理に対するサンプリング処理に適用しようとすると、雑音に弱いという問題が生じる。

ところで、サンプリング処理を行うとき、タイミング情報は、矩形信号全体に含まれているのではなく、図２に示したように、矩形信号の立上り、または、立下りに含まれている。この点に着目し、サンプリング処理のタイミングを指定するクロック信号６０に対して、シフト変調を行う。パルスの周期と振幅は一定で、変調信号線からの電圧に応じてパルス幅を変化させることによって、非変調波８０が生成される。このパルス変調では、ＰＷＭ（Pulse Width Modulation）と異なり、パルス幅を変化させると、矩形信号の立ち上がりまたは立下りのどちらか一方がシフトする。サンプリング処理のタイミング情報は、矩形信号の立上り、または、立下りに含まれているので、シフト変調によっても、サンプリング処理のタイミングを制御可能となる。このシフト変調によれば、サンプリング周波数を最大周波数の２倍のときに位相のずれを１５度以内に納めるという最悪の場合においても、矩形波の幅がサンプリング周波数の１／１２以上となるので、雑音に対するロバスト性を確保することが可能となる。したがって、本発明の特徴の一つは、サンプリング処理のタイミングを指定するクロック信号に対して、シフト変調を行う点である。

また、本発明の別の特徴は、三角波信号に対するスイッチングにより鋸歯状波を生成する点である。図３に示すように、矩形信号であるクロック信号を、分周器により、１／２周期の矩形波８１，８４に分周する。つぎに、１／２に分周された矩形波を、積分回路により、三角波信号８２，８５へと変換する。アナログスイッチにより、１／２に分周された第１の矩形信号がＯＮのときに第１のポートを開き、第１の矩形信号がＯＦＦのときに第２のポートを開くことによって、三角波信号の立ち上がり部分である半周期を取り出し、鋸歯状波８６を生成する。この方式によれば、鋸状波の発生は、掃引の開始・終了のタイミングを短矩形波ではなく、クロック信号により指定するので、短矩形波を生成するための微分回路が不要となるばかりでなく、雑音に対するロバスト性を確保することが可能となる。

以下に述べる第１から第３の実施形態はいずれも、シフト変調により、サンプルホールド回路毎に指定された値に従って、矩形信号の立上り、または、立下りをシフトさせ、かつ、サンプリング時刻をクロック信号によって指定された時刻からシフトさせることによって、観測点および信号源が異なる複数の入力信号に対して同じ位相でサンプリングするものである。

（第１の実施形態）
第１の実施形態は、干渉波除去回路の一形態であるディジタル干渉キャンセラに関し、位相の異なるアナログ信号に対し、サンプリングのタイミングをシフトすることによって位相を揃える技術を、ディジタル干渉キャンセラに適用したものである。このディジタル干渉キャンセラは、個々のアナログ入力信号線毎にＡ／Ｄ変換を行う。本実施形態では、Ａ／Ｄ変換器によって、後述するサンプリング処理が行われる。

図４は、第１の実施形態に係るディジタル干渉キャンセラの構成図である。このディジタル干渉キャンセラ４００は、複数のローパスフィルタ４０１-0〜nと、複数のＡ／Ｄ変換器４０２-0〜nと、ディジタル加減算器４０５と、ディジタルタップ４１０と、サンプル調整回路４２０とを主体に構成されている。ローパスフィルタ４０１-0〜nと、その後段に接続されたＡ／Ｄ変換器４０２-0〜nとは、それぞれのアナログ信号線に対応して設けられている。本実施形態では、個々のＡ／Ｄ変換器４０２が、自己に供給されるサンプリング信号によって指定されたサンプリング時刻で、自己に対応した入力信号のサンプリング処理を行うサンプリング手段として機能する。ディジタルタップ４１０は、Ａ／Ｄ変換器４０２-1〜nの出力毎に設けられた複数のディジタル乗算器４１１-1〜nと、これらの乗算器４１１-1〜nの乗算値を設定するタップ制御部４１２と、乗算器４１１-1〜nの出力の総和を算出するディジタル総和器４１３とを有する。

本実施形態の特徴は、既存のディジタル干渉キャンセラの構成に、サンプリングのタイミングをシフトするサンプリング調整回路４２０を追加した点にある。このサンプリング調整回路４２０は、Ａ／Ｄ変換器４０２-0〜nとクロック信号clockの入力ポートとの間に設けられており、複数のオフセットレジスタ４２３-1〜nと、複数のＤ／Ａ変換器４２２-1〜nと、複数のシフト変調回路４２１-1〜nと、鋸歯状波発生回路７００とを有する。単一のオフセットレジスタ４２３、単一のＤ／Ａ変換器４２２および単一のシフト変調回路４２１よりなるユニットは、Ａ／Ｄ変換器４０２-1〜nに対応して複数設けられている。鋸歯状波発生回路７００は、クロック信号clockから鋸歯状波を発生する。オフセットレジスタ４２３には、自己が対応する信号線上のアナログ信号analogのオフセット値が格納されている。Ｄ／Ａ変換器４２２は、オフセットレジスタ４２３からのディジタル信号をアナログ信号に変換する。シフト変調回路４２１は、オフセットレジスタ４２３に設定されているオフセット値にしたがって、矩形信号の立ち上がり、すなわち、基準サンプリング信号の変化タイミングをA／D変換器４０２-1〜n毎に個別にシフトさせる。

つぎに、ディジタル干渉キャンセラ４００の全体的な動作について説明する。ディジタル干渉キャンセラ４００は、クロック信号clockが入力される毎に、ローパスフィルタ４０１-0〜nを介して入力されたアナログ信号analogをＡ／Ｄ変換器４０２-0〜nにより、ディジタル信号へと変換する。その際、ターゲット信号（Ａ／Ｄ変換器４０２-0系）に関しては、サンプリングの時間的な基準となる基準サンプリング信号をクロック信号clock自身とし、これによって指定されたサンプリング時刻でサンプリング処理、すなわち、アナログ信号analogからディジタル信号への変換が行われる。他方、ターゲット信号以外の調整信号（Ａ／Ｄ変換器４０２-1〜n系）に関しては、サンプリング調整回路４２０にて立ち上がりをシフトした矩形信号、すなわち、基準サンプリング信号をシフト変調したシフト変調サンプリング信号によって指定されたサンプリング時刻でサンプリング処理が行われる。ターゲット信号以外の調整信号に関しては、アナログ信号analogの位相調整を行った上で、ディジタル信号に変換される。

Ａ／Ｄ変換器４０２-1〜nから出力された各調整信号は、ディジタル乗算器４１１-1〜nによって乗算処理が施された上で、ディジタル総和器４１３に入力される。このディジタル総和器４１３からの出力が疑似妨害波に相当する。そして、ディジタル加減器４０５は、Ａ／Ｄ変換器４０２-0から出力されたターゲット信号から、ディジタル総和器４１３によって生成された疑似妨害波を差し引く。これにより、ターゲット信号から希望信号のみが抽出される。

一方、サンプリング調整回路４２０に関して、オフセットレジスタ４２３-1〜nに設定されたオフセット値は、Ｄ／Ａ変換器４２２-1〜nを介して、シフト変調回路４２１-1〜nに一方の入力信号（オフセット信号）として入力される。これらのシフト変調回路４２１-1〜nの他方の入力信号は、クロック信号clockに基づき生成された鋸歯状波である。シフト変調回路４２１-1〜nは、鋸歯状波がオフセット値をスライスするタイミングを矩形の変化タイミングとした矩形信号を、シフト変調サンプリング信号として出力する。オフセット値は、シフト変調回路４２１-1〜n毎に個別に設定されているので、シフト変調サンプリング信号の変化タイミングもシフト変調回路４２１-1〜n毎に相違する。これにより、それぞれのＡ／Ｄ変換器４０２-1〜nに関して、サンプリング時刻が相違することになる。

このように、本実施形態によれば、アナログ入力信号analogの信号線毎に設けられたＡ／Ｄ変換器４０２-1〜nの動作タイミングをサンプリング調整回路４２０にて個別に指定することができる。これにより、サンプリング処理におけるアナログ信号analogの位相を、最適に調整することができる。その結果、ディジタル信号のサンプリングにおける位相を揃えることができ、ディジタル演算による干渉除去処理における妨害波の消え残りを抑圧することが可能となる。

また、本実施形態によれば、短矩形波により掃引の開始・終了のタイミングを指定することなく、鋸歯状波発生回路７００にて鋸歯状波を発生させることが可能となるので、雑音に対するロバスト性が向上する。

（第２の実施形態）
第２の実施形態は、干渉波除去回路の一形態である等価時間ディジタル干渉キャンセラに関し、位相の異なるアナログ信号に対し、サンプリングのタイミングをシフトすることによって位相を揃える技術を、ディジタル干渉キャンセラに適用したものである。このディジタル干渉キャンセラは、等価時間サンプリングにより長周期の繰り返し信号へと変換されたアナログ入力信号に対し、アナログマルチプレクサを介することによって一括してＡ／Ｄ変換を行う。

図６は、第２の実施形態に係る等価時間サンプリングディジタル干渉キャンセラの構成図である。このディジタル干渉キャンセラ５００は、複数のローパスフィルタ４０１-0〜nと、複数のサンプリングホールド回路５０２-0〜n（以下、「Ｓ／Ｈ回路」という）と、複数のサンプリングトリガ発生回路５０３-0〜nと、アナログマルチプレクサ５０４と、Ａ／Ｄ変換器５０５と、シフトレジスタ５０６と、ディジタル加減算器４０５と、ディジタルタップ４１０と、サンプル調整回路５２０とを主体に構成されている。本実施形態では、Ｓ／Ｈ回路５０２およびサンプリングトリガ発生回路５０３とのセットが、自己に供給されるサンプリング信号によって指定されたサンプリング時刻で、自己に対応した入力信号のサンプリング処理を行うサンプリング手段として機能する。なお、図４で示した部材と同一のものについては同一の符号を付して、ここでの説明を省略する。

本実施形態の特徴は、既存のディジタル干渉キャンセラの構成（Ｓ／Ｈ回路５０２-0〜n、サンプリングトリガ発生回路５０３-0〜n、アナログマルチプレクサ５０４、Ａ／Ｄ変換器５０５、シフトレジスタ５０６およびディジタルタップ５１０等）に、サンプリングのタイミングをシフトするサンプル調整回路５２０を追加した点にある。このサンプリング調整回路５２０は、サンプリングトリガ発生回路５０３-0〜nとクロック信号clockの入力ポートの間に設けられており、複数のオフセットレジスタ５２４-0〜nと、複数のディジタル加算回路５２３-1〜nと、複数のＤ／Ａ変換器５２２-0〜nと、複数のシフト変調回路５２１-0〜nと、モジュロカウンタ５２５と、鋸歯状波発生回路７００とを有する。単一のオフセットレジスタ５２４、単一のディジタル加算機５２３、単一のＤ／Ａ変換器５２２および単一のシフト変調回路５２１よりなるユニットは、サンプリングトリガ発生回路５０３-1〜nに対応して複数設けられている。モジュロカウンタ５２５は、クロック信号clockに基づいて、等価時間サンプリングにおける時間走査用のカウント値のカウントを行う。Ｄ／Ａ変換器５２２-0は、シフト変調回路５２１-0は、Ｄ／Ａ変換器５２２-0によってアナログ化されたモジュロカウンタ５２５の値にしたがって、矩形信号の変化タイミング（立ち上がりタイミング）をシフトとさせる。ディジタル加算回路５２３-1〜nは、自己が対応するＤ／Ａ変換器５２２-1〜nと、自己が対応するオフセットレジスタ５２４-1〜nとの間に設けられており、モジュロカウンタ５２５との値とオフセットレジスタのオフセット値とを加算する。それ以外については、第１の実施形態で述べたサンプル調整回路４２０とほぼ同様なので、ここでの説明を省略する。

ディジタル干渉キャンセラ５００全体的な動作は以下の通りである。まず、サンプリング調整回路５２０によって調整済のサンプリング信号をサンプリングトリガ発生回路５０３-0〜nに入力する。サンプリングトリガ発生回路５０３-0には、基準サンプリング信号が供給され、それ以外のサンプリングトリガ発生回路５０３-1〜nには、シフト変調サンプリング信号が供給される。サンプリングトリガ発生回路５０３-1〜nは、入力されたサンプリング信号の変化タイミング（立ち上がりタイミング）にしたがって、トリガ信号を発生し、Ｓ／Ｈ回路５０２-0〜nに入力する。トリガ信号が入力されると、Ｓ／Ｈ回路５０２-0〜nはアナログ信号analogの値を自己に保存する。このとき、ターゲット信号に対しては、等価時間サンプリングにおける時間走査のタイミングにしたがってアナログ信号analogの値を保存する。他方、調整信号に対しては、サンプリング調整回路５２０によって、等価時間サンプリングにおける時間走査のタイミングからシフトさせられた矩形信号のタイミングにしたがって位相を最適に調整したアナログ信号analogの値を保存する。Ｓ／Ｈ回路５０２-0〜nに保存されたアナログ信号の値は、アナログマルチプレクサ５０４とを介してＡ／Ｄ変換器５０５に入力され、逐次ディジタル信号へと変換された後、シフトレジスタ５０６とに格納される。このシフトレジスタ５０６とに格納された調整信号に基づいて、ディジタルタップ４１０にて擬似妨害波が生成される。そして、ターゲット信号から、擬似妨害波をディジタル加減算器４０５により差し引くことで、希望信号のみが抽出される。

一方、サンプリング調整回路５２０に関しては、まず、モジュロカウンタ５２５は、クロックclockが入力される毎にカウント値をカウントアップする。ターゲット信号に関しては、カウントアップされたカウント値を、Ｄ／Ａ変換器５２２-0を介して、シフト変調回路５２１-0に直接入力する。他方、調整信号に関しては、ディジタル加算回路５２３-1〜nにより、モジュロカウンタ５２５とのカウント値と、オフセットレジスタ５２４-1〜nに設定されている値とを加算してから、Ｄ／Ａ変換器５２２-1〜nを介して、シフト変調回路５２１-1〜nに入力する。他方、サンプリング処理のタイミングを指定するクロック信号clockを、鋸歯状波発生回路７００に入力し、鋸歯状波を発生し、これをシフト変調回路５２１-1〜nに入力する。シフト変調回路５２１-1〜nでは、オフセット信号および鋸歯状波が入力されると、鋸歯状波の値がオフセット信号の値を上回ったときに、一定の電圧の信号を出力する。これにより、クロック信号clockに対して、変調信号の電圧に応じてパルス幅を変化させるシフト変調が行われ、オフセットレジスタ５２４-1〜nに設定されている値にしたがって、矩形信号の立ち上がりがシフトする。

このように、本実施形態によれば、サンプリング処理のタイミングをサンプリング調整回路５２０によりアナログ入力信号analog毎に指定可能である。そのため、サンプリングにおけるアナログ信号analogの位相を、Ａ／Ｄ変換器５０５の動作タイミングとは独立に、最適に調整することができる。これにより、等価時間サンプリングにより長周期化されたディジタル信号の位相を揃えることにより、ディジタル演算による干渉除去処理における妨害波の消え残りを抑圧することが可能となる。

また、本実施形態によれば、短矩形波により掃引の開始・終了のタイミングを指定することなく、鋸歯状波発生回路７００にて鋸歯状波を発生させることが可能となるので、雑音に対するロバスト性が向上する。

（第３の実施形態）
第３の実施形態は、干渉波除去回路の一形態ある等価時間サンプリングアナログ干渉キャンセラに関し、位相の異なるアナログ信号に対して、サンプリングのタイミングをシフトすることによって位相を揃える技術を、アナログ干渉キャンセラに適用したものである。このアナログ干渉キャンセラは、等価時間サンプリングにより長周期の繰り返し信号へと変換されたアナログ入力信号に対し、演算増幅によるアナログ演算により干渉除去処理を行う。

図７は、第３の実施形態に係る等価時間サンプリングアナログ干渉キャンセラの構成図である。このアナログ干渉キャンセラ６００は、複数のローパスフィルタ４０１-0〜nと、複数のＳ／Ｈ回路５０２-0〜nと、複数のサンプリングトリガ発生回路５０３-0〜nと、アナログ演算回路６１０と、差動増幅器６０３と、サンプリング調整回路５２０とを主体に構成されている。なお、図４および図５で示した部材と同一のものについては同一の符号を付して、ここでの説明を省略する。

本実施形態の特徴は、既存のアナログ干渉キャンセラの構成（Ｓ／Ｈ回路５０２-0〜n、トリガ回路５０３-0〜n、アナログ演算回路６１０および差動増幅器６０３等）に、サンプリング調整回路５２０を追加した点にある。このサンプリング調整回路５２０は、第２の実施形態と同様に、トリガ回路６０３-0〜nと、クロック信号clockの入力ポートの間に設けられている。

アナログ干渉キャンセラ６００の全体な動作は以下の通りである。まず、サンプリング調整回路５２０によって立ち上がりをシフトさせられた矩形信号がサンプリングトリガ発生回路５０３-0〜nに入力する。サンプリングトリガ発生回路５０３-0〜nは、矩形信号の立ち上がりのタイミングにしたがって、トリガ信号を発生し、Ｓ／Ｈ回路５０２-0〜nに入力する。トリガ信号が入力されると、ＬＳ／Ｈ回路５０２-0〜nはアナログ信号analogの値を自己に保存する。このとき、ターゲット信号に対しては、等価時間サンプリングにおける時間走査のタイミングにしたがってアナログ信号analogの値を保存する。他方、調整信号に対しては、サンプリング調整回路５２０によって、等価時間サンプリングにおける時間走査のタイミングからシフトさせられた矩形信号のタイミングにしたがって位相を最適に調整したアナログ信号analogの値を保存する。Ｓ／Ｈ回路５０２-0〜nに保存されたアナログ信号analogの値は、アナログ演算回路６１０に入力される。アナログ演算回路６１０では、抵抗器６１１-1〜nおよび演算増幅器６１２を介した処理によって、擬似妨害波が生成される。そして、差動増幅器６０４によって、ターゲット信号から擬似妨害波が差し引かれ、これによって、希望信号のみが抽出される。

このように、本実施形態によれば、サンプリング処理のタイミングをサンプリング調整回路５２０によりアナログ入力信号analog毎に指定可能である。そのため、サンプリングにおけるアナログ信号の位相を、同軸ケーブル長の迂回などの遅延手段を用いることなく、最適に調整することができる。これにより、等価時間サンプリングにより長周期化されたアナログ信号の位相を揃え、アナログ演算による干渉除去処理における妨害波の消え残りを抑圧することが可能となる。

また、本実施形態によれば、短矩形波により掃引の開始・終了のタイミングを指定することなく、鋸歯状波発生回路７００にて鋸歯状波を発生させることが可能となるので、雑音に対するロバスト性が向上する。

等価時間サンプリングの説明図 矩形信号の立ち上がりをシフトするシフト変調の説明図 鋸歯状波発生の説明図 ディジタル干渉キャンセラの構成図 鋸歯状波発生回路の構成図 等価時間サンプリングディジタル干渉キャンセラの構成図 等価時間サンプリングアナログ干渉キャンセラの構成図

符号の説明

４００ ディジタル干渉キャンセラ
５００ 等価時間サンプリングディジタル干渉キャンセラ
６００ 等価時間サンプリングアナログ干渉キャンセラ
４２０，５２０ サンプリング調整回路
７００ 鋸歯状波発生回路

Claims (7)

1. 所定のサンプリング処理が施された複数の入力信号に対して相互に演算を施すことによって、妨害波を除去する干渉波除去回路において、
   観測点および信号源が異なる複数のアナログの入力信号が供給される複数の信号線と、
   前記複数の信号線のいずれかに設けられ、サンプリングの時間的な基準となる基準サンプリング信号によって指定されたサンプリング時刻で、自己に対応した前記入力信号のサンプリング処理を行う第１のサンプリング手段と、
   前記第１のサンプリング手段が設けられた信号線以外の接続線のそれぞれに前記第１のサンプリング手段と並列に設けられ、前記基準サンプリング信号をシフト変調したシフト変調サンプリング信号によって指定されたサンプリング時刻で、自己に対応した前記入力信号のサンプリング処理を行う複数の第２のサンプリング手段と、
   前記第２のサンプリング手段毎に個別に設定されたオフセット値に基づいて、前記基準サンプリング信号の変化タイミングをシフトすることによって、前記シフト変調サンプリング信号を前記第２のサンプリング手段毎に個別に生成するサンプリング調整回路と
   を有することを特徴とする干渉波除去回路。
2. 前記サンプリング調整回路は、
   所定のクロック信号に基づいて、鋸歯状波を生成する鋸歯状波発生回路と、
   前記鋸歯状波が前記オフセット値をスライスするタイミングを矩形の変化タイミングとした前記シフト変調サンプリング信号を前記第２のサンプリング手段毎に個別に生成するシフト変調手段と
   を有することを特徴とする請求項１に記載された干渉波除去回路。
3. 前記サンプリング調整回路は、
   所定のクロック信号に基づいて、等価時間サンプリングにおける時間走査のためのカウント値をカウントするモジュロカウンタと、
   前記モジュロカウンタによってカウントされる前記カウント値と前記オフセット値とを加算することによって、加算値を前記第２のサンプリング手段毎に個別に算出する加算手段と、
   前記クロック信号に基づいて、鋸歯状波を生成する鋸歯状波発生回路と、
   前記鋸歯状波が前記加算値をスライスするタイミングを矩形の変化タイミングとした前記シフト変調サンプリング信号を前記第２のサンプリング手段毎に個別に生成するシフト変調手段と
   を有することを特徴とする請求項１に記載された干渉波除去回路。
4. 前記複数の第２のサンプリング手段からの出力信号に基づいて、疑似妨害波を生成する議事妨害波生成手段と、
   前記第１のサンプリング手段からの出力信号から前記疑似妨害波を差し引くことによって、希望波を抽出する抽出手段と
   をさらに有することを特徴とする請求項１から３のいずれかに記載された干渉波除去回路。
5. 前記第１のサンプリング手段および前記複数の第２のサンプリング手段のそれぞれは、Ａ／Ｄ変換器であることを特徴とする請求項１から４のいずれかに記載された干渉波除去回路。
6. 前記第１のサンプリング手段および前記複数の第２のサンプリング手段のそれぞれは、サンプリングトリガ発生回路と、サンプリングホールド回路とを有し、
   前記第１のサンプリング手段および前記複数の第２のサンプリング手段のいずれかを選択的に切り替えるアナログマルチプレクサと、
   前記アナログマルチプレクサによって切り替えられた選択先からのアナログ信号をディジタル信号に変換するＡ／Ｄ変換器と
   をさらに有することを特徴とする請求項１から４のいずれかに記載された干渉波除去回路。
7. 鋸歯状波発生回路において、
   矩形信号を１／２周期の矩形波に分周することによって、第１の矩形信号と第２の矩形信号を生成する分周器と、
   １／２に分周された前記第１の矩形信号を積分することにより、前記第１の矩形信号を第１の三角波信号に変換する第１の積分回路と、
   １／２に分周された前記第２の矩形信号を積分することにより、前記第２の矩形信号を第２の三角波信号に変換する第２の積分回路と、
   前記第１の矩形信号のレベルに応じて、前記第１の三角波信号および前記第２の三角波信号を選択的に出力するアナログスイッチと
   を有することを特徴とする鋸歯状波発生回路。

Images