JP2008153289A - 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ - Google Patents

多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ Download PDF

Info

Publication number
JP2008153289A
JP2008153289A JP2006337267A JP2006337267A JP2008153289A JP 2008153289 A JP2008153289 A JP 2008153289A JP 2006337267 A JP2006337267 A JP 2006337267A JP 2006337267 A JP2006337267 A JP 2006337267A JP 2008153289 A JP2008153289 A JP 2008153289A
Authority
JP
Japan
Prior art keywords
conductive bump
conductive
insulating film
multilayer wiring
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006337267A
Other languages
English (en)
Other versions
JP5101097B2 (ja
Inventor
Akishige Murakami
明繁 村上
Mayuka Araumi
麻由佳 荒海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006337267A priority Critical patent/JP5101097B2/ja
Publication of JP2008153289A publication Critical patent/JP2008153289A/ja
Application granted granted Critical
Publication of JP5101097B2 publication Critical patent/JP5101097B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125Reinforcing structures
    • H01L2224/10126Bump collar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/115Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】上下電極を接続できる微細なビアポストを作製でき、アクティブマトリックス駆動回路やフラットパネルディスプレイに応用した場合、製造コストを低減できる多層配線の作製方法を提供する。
【解決手段】第1の金属電極上に第1の導電性バンプを形成する工程と、第1の高分子樹脂からなる絶縁膜で、前記第1の導電性バンプを被覆する工程と、前記第1の導電性バンプ頭部の絶縁膜上に、導電フィラー、第2の高分子樹脂、有機溶媒から構成される第2の導電性バンプを印刷する工程と、前記第2の導電性バンプの有機溶媒を蒸発させる工程とを有し、前記第2の導電性バンプの有機溶媒を蒸発させる工程では、有機溶媒が前記第1の高分子樹脂を溶解して前記第1の導電性バンプと前記第2の導電性バンプとを接続することにより上記課題を解決する。
【選択図】図6

Description

本発明は、絶縁膜を貫通する導電性バンプによって上部電極と下部電極とが接続される多層配線及び多層配線の作製方法並びに上記多層配線を用いた薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイに関する。
プリント基板、セラミックグリーンシートを積層したセラミック基板では、多層配線が広く使用されている。多層配線では絶縁膜で分離された下部電極と上部電極とをビアホールで接続する技術が必須であるが、LSIの高集積化・高速化のトレンドによって、プリント配線板やセラミック基板も高密度実装が要求され、近年では微細なビアホールによる上下配線の接続技術が注目されている。
プリント基板、セラミック基板において、微細なビアホールを形成する方法としてはレーザードリルによって絶縁膜にホールを形成し、その後ホールにメッキ法やスクリーン印刷法によって導体を埋め込む方法が採用されている。
しかしながら、液晶表示素子、EL素子、電気泳動素子等のフラットパネルディスプレイに用いられるアクティブマトリックス駆動回路のように、非常に多くのビアホールを設ける場合はレーザードリルのように逐次でホールを形成する方法では処理時間が非常に長くなり、実質的に製造プロセスへ応用することは困難である。
ビアホールを一括で形成する方法としてはLSI製造プロセスで用いられているフォトリソグラフィー・エッチング法がある。
フォトリソグラフィー・エッチング法では、下部電極を絶縁膜で被覆し、その後絶縁膜上にレジストを塗布し、露光,現像を行ってビアホールのレジストパターンを形成する。その後ウエットエッチングまたはドライエッチングによって絶縁膜にホールを形成し、その後レジストパターンを除去し、最後に絶縁膜中のホールにメッキ法やスクリーン印刷法によって導体を埋め込み、多層配線を作製する。
しかしながらアクティブマトリックス駆動回路に用いられる多層配線のビアホールサイズは30μm〜100μm程度であり、上記のLSI製造技術はオーバースペックであり、より低コストの製造方法が強く望まれている。
プリント配線板やセラミック基板では既にスクリーン印刷法が実用化されており、導電ペーストを用いて、量産レベルでは最小線幅30μm〜50μm、研究段階では10μm〜30μmの金属配線が得られている。これらの技術をアクティブマトリックス駆動回路に応用することで金属電極は対応可能と思われるが、微細なビアホールについては上述したように製造コストを抑制でき、量産に適した方法は提案されていないのが現状である。
近年フラットパネルディスプレイのアクティブマトリックス駆動回路として、有機半導体が注目されている。
ペンタセン等の結晶性有機半導体は移動度が大きいため高速駆動が期待できるが、真空蒸着法で作製するため大面積で均一な素子を形成することが困難であり、またイオン化ポテンシャルが比較的小さいため酸化されやすい欠点を持っていた。
一方ポリチオフェン、ポリフェニレンビニレン、ポリフルオレン等は有機溶媒に可溶であることから、スピンコート法やインクジェット法での成膜が可能であり、大面積で均一な素子が形成でき、フラットパネルディスプレイに適した材料である。
特にポリフェニレンビニレンの1種であるトリアリールアミン系高分子化合物は、他の材料よりも有機溶媒に溶解しやすいためスピンコート法やインクジェット法に用いる溶液の調整が容易であり、かつイオン化ポテンシャルが比較的高いため酸化されにくく、長期信頼性の高い材料として鋭意開発が進められている。
しかしながら上述したような有機溶媒に可溶な有機半導体材料は、フォトリソグラフィーに用いる現像液や剥離液にも溶解しやすいため、有機半導体を加工する工程にフォトリソグラフィーを用いることは困難であった。また、有機半導体を層間絶縁膜で被覆した後のビアホール形成工程や画素電極形成工程でも、有機半導体と層間絶縁膜の界面から現像液や剥離液が進入して、有機半導体を溶解する懸念があり、有機半導体形成後はフォトリソグラフィーをできるだけ避けることが望まれている。
そのため有機半導体を用いたフラットパネルディスプレイでは、有機半導体を被覆する絶縁膜に30μm〜100μm程度の開口を有するビアホールを印刷する技術が特に必要とされている。
また、一般的に有機溶媒に可溶な有機半導体材料はガラス転移点が低いため熱やプラズマのダメージを受け易く、レーザードリルやドライエッチングによって絶縁膜にビアホールを形成した場合、有機半導体を用いて作製した薄膜トランジスタ(有機TFT)のON/OFF比や移動度が低下する欠点があり、有機TFTのスイッチング性能の観点からも絶縁膜とビアホールを一括して印刷する技術が強く望まれている。
特に、フラットパネルディスプレイの用途として電子ペーパーが注目されているが、電子ペーパーは軽さ、薄さ、堅牢性、メモリー性(不揮発性表示)が必須であることから、アクティブマトリックス駆動回路の基板としてはガラス基板、石英基板ではなく、0.1mm〜0.2mm厚さの高分子フィルム基板が用いられ、かつメモリー性のある表示素子が使用されている。
高分子フィルム基板はガラス基板、石英基板、半導体基板のような無機系基板と比較して耐熱温度は著しく低く、半導体層を印刷手法で形成できる有機半導体は電子ペーパーに最適の材料である。
上述したようにポリチオフェン、ポリフェニレンビニレン、ポリフルオレン、トリアリールアミン系高分子化合物、あるいはペンタセンに置換基を導入して可溶化させたペンタセン誘導体は有機溶媒に可溶であることから、印刷手法を用いて活性層を形成することができ、微細なビアホールを印刷手法で形成できるようになると、アクティブマトリックス駆動回路の製造コストを飛躍的に低減することができ、前記回路をフラットパネルディスプレイのバックプレーンとして用いると、フラットパネルディスプレイ、とりわけ電子ペーパーの製造コストを飛躍的に低減することができる。
スクリーン印刷法とはステンレスメッシュの一部を乳剤で遮蔽し、スクリーン版上の導電ペーストや絶縁ペーストをスキージで刷ることで乳剤の開口部からペーストを吐出させ、パターンを形成する方法である。ホールパターンを印刷する場合、ホールとほぼ同径の乳剤パターンをステンレスメッシュに保持することになり、スクリーン版上では乳剤で遮蔽された領域が比較的少なくなり、ペーストがより出易い状況になる。そのため印刷中にスクリーン版裏面に絶縁ペーストが回り易く、微細なホールでは底部が絶縁ペーストで埋まってしまう現象、いわゆるニジミが問題となっている。
また、ビアホールの開口に相当する乳剤パターンは孤立パターンとなる。例えば、高精細印刷に使用される380メッシュ〜590メッシュのスクリーン版に直径50μmの乳剤パターンを作製する場合、乳剤パターン中に存在するメッシュの交点の数は1箇所程度となり、従来のスクリーン版と比較して乳剤パターンはメッシュから脱落し易くなる。そのためスクリーン版作製中に乳剤パターンが欠落し面内で無欠陥のスクリーン版を作製することは極めて困難となる。また、無欠陥のスクリーン版が作製できたとしても印刷中に乳剤パターンが欠落し易く、従来のスクリーン版と比較し、版の耐刷性が著しく低下する問題があった。
このような問題からスクリーン印刷法で実用的なホールサイズは200μm〜300μm程度に留まり、現状ではアクティブマトリックス駆動回路、特に有機半導体を用いたアクティブマトリックス駆動回路のビアホール作製には使用することが困難であった。
スクリーン印刷法で微細なビアホールを直接印刷することは困難であるが、プリント基板やセラミック基板に関する製造技術では、下部電極上に導電性バンプを形成し、その後導電性バンプを絶縁膜で被覆し、後処理によって導電性バンプが絶縁膜を貫通し、上部電極とのコンタクトを取る方法が提案されている。
スクリーン印刷法では100μm以下の導電性バンプは比較的容易に印刷することができることから、これらの技術を応用することで100μm以下のビアホール(ビアポスト)を有する多層配線を作製でき、アクティブマトリックス駆動回路、特に有機半導体を用いたアクティブマトリックス駆動回路の製造コストを飛躍的に低減できる期待がある。
例えば、図18に示すように、下部金属配線上にスクリーン印刷によって導電ペーストからなる柱状導電体(導電性バンプ)を形成し、その後下部金属電極と柱状導電体を絶縁層で被覆し、その後絶縁層表面を機械研磨して柱状導電体頭部を露出し、更に絶縁層上に上部金属配線を形成して上下金属配線を接続する方法が開示されている(例えば、特許文献1参照)。
また、下部金属配線上にスクリーン印刷によって導電ペーストからなる柱状導電体を形成し、その後下部金属電極と柱状導電体を絶縁層で被覆し、その後絶縁層で埋没した柱状導電体頭部をレーザー照射によって露出させる方法が開示されている(例えば、特許文献2参照)。
しかしながら、特許文献1では柱状導電体頭部を露出するための研磨工程で粉塵が発生し、粉塵が柱状導電体と上部金属配線の界面に挟まり、コンタクト不良を起こす可能性がある。そのため、機械研磨後には洗浄工程が必須となり、必ずしも工程は簡略化しない。また新たに研磨装置や洗浄装置が必要となり、更には機械研磨での粉塵の飛散を防止するため、機械研磨装置・洗浄装置を他の作業環境から遮蔽する必要があり、製造装置、製造スペースの面でコストアップとなってしまう。
また、特許文献2では柱状導電体頭部を露出させるためにレーザー照射を用いているが、レーザードリルでビアホールを開口する場合と同様に、非常に多数のビアホールがある場合はレーザー照射の時間が非常に長くなり、やはり製造プロセスに採用することは困難である。
また、図19に示すように、第1の配線上に円錐状の導電性バンプを形成し、その後銅箔の一主面に樹脂層を備えてなる銅箔付き樹脂シートを導電性バンプ形成面に乗せ、加圧・加熱することによって円錐状の導電性バンプが樹脂層を貫通し、第1の配線と銅箔が接続される方法が開示されている(例えば、特許文献3及び4参照)。
上記の方法では、円錐状の導電性バンプ上に樹脂層を重ねるため、樹脂層を保持する部材が必要となる。特許文献3及び4では厚さ18μmの銅箔を上部電極および樹脂層を保持する部材として用いている。
上記の方法をアクティブマトリックス駆動回路の作製に応用する場合、一般的に上部電極は数10μm〜100μm幅のラインで形成されているため、上部電極のみでは樹脂層を保持できず、別の保持部材上に上部電極と樹脂層の順で積層し、その後導電性バンプに乗せて加圧・加熱後、樹脂層から保持部材を剥離する方法が取られる。
保持部材と樹脂層の剥離を容易に行うためには保持部材上に離型剤等を設ける等の工夫が必要となり、プロセスが複雑化する欠点がある。またディスプレイや電子ペーパーに用いられるアクティブマトリックス駆動回路では比較的面積が大きいため、歩留良く樹脂層から保持部材を剥離すること自体も容易ではない。
また、円錐状の導電性バンプが樹脂層を貫通するためには、ある程度高い加圧・加熱が必要と思われる。特許文献3では180℃で40kg/cmの加圧、特許文献4では130℃の加熱を行いながら一対の加圧ローラー中を通すことで、円錐状の導電性バンプが樹脂層を貫通する方法を開示している。なお、特許文献4において一対の加圧ローラーが用いられる理由は工程の短縮化であり、やはり特許文献3と同等の圧力は必要と思われる。
しかしながらアクティブマトリックス駆動回路のように薄膜トランジスタや薄膜ダイオード等のスイッチング素子がある場合、加圧・加熱工程によってスイッチング素子の特性が劣化する可能性がある。特に電子ペーパーの駆動回路として最近注目されている有機半導体は熱や圧力の影響を受けやすく、ある程度高い圧力や加熱を前提する方法では大面積で均一な素子群を形成することは事実上困難である。
また、別の方法として、上部電極となる比較的厚い金属箔上に樹脂層を積層し、その後導電性バンプに乗せて加圧・加熱後、前記金属箔をフォトリソ・エッチングして上部電極を形成する方法も考えられる。
しかしながら上記の方法は上部電極の形成にフォトリソ・エッチングが必須になり、金属で埋め込まれたホール(ビポスト)は低コストで作製できるが、アクティブマトリックス駆動回路全体では製造コストを飛躍的に低減することは困難である。また前述と同様に加圧・加熱によるスイッチング特性劣化が懸念されることから、有機半導体を用いるアクティブマトリックス駆動回路にはやはり適さない方法である。
また、図20に示すように、下層配線上にメッキを用いてビアポストを形成し、その後ビアポスト上に絶縁層を形成し、その後ビアポスト上の絶縁層をエッチングによって除去してビアポストを露出させる方法が開示されている(例えば、特許文献5参照)。
更に、下層配線上にビアポストを形成し、全面に樹脂膜を形成後、樹脂膜の凸部に対して凹部の方が樹脂膜の硬化度が進んだ状態とした後に樹脂膜を全面エッチバックないし凸部のみを選択的にエッチングしてビアポストを露出させる方法が開示されている(例えば、特許文献6参照)。
しかしながら、特許文献5ではビアポスト頭部上の絶縁膜を優先的に除去するため、絶縁膜として感光性ポリイミドを用い、プリベーク後に露光を行ってビアポストの頭部にあるポリイミドのみ現像液に溶解する方法が採用されている。
また、特許文献6ではビアポスト間にある樹脂膜の硬化を促進するため、フォトマスクを介して赤外線を照射する工程が採用されている。
一般に露光装置は装置コストが大きく、かつ他のプロセス装置と比較してスループットが低いため、露光工程を極力少なくすることが望ましく、特許文献5及び6で開示された方法ではアクティブマトリックス駆動回路を飛躍的に低コスト化することは困難と予想される。
また、図21に示すように、半導体基板上にSi、SiO、TiOからなる絶縁膜を形成し、その後絶縁膜上にAgフィラー、有機ビヒクル、ガラス粉末からなる金属ペーストを印刷し、その後金属ペーストを焼成することで金属ペーストが半導体基板と導通する方法が開示されている(例えば、特許文献7参照)。
特許文献7で開示された方法では絶縁膜上に金属ペーストを印刷、焼成するだけで絶縁膜を貫通する導電性部材が形成できるのでプロセスコストを抑制することができる。
しかしながらビアポストが半導体基板と導通するためには金属ペースト焼成中に金属ペーストのAgフィラーが半導体基板まで拡散する必要がある。そのため非常に高い温度で金属ペーストを加熱する必要がある。特許文献7では800℃〜850℃の焼成を必要としている。
特許文献7では半導体基板を前提としているため、高温焼成タイプの金属ペーストが使用でき、セラミック多層配線板にも上記の方法は応用できると思われる。
しかしながらプリント基板、フレキシブル多層配線、有機半導体を用いたアクティブマトリックス駆動回路で想定されている基板は高分子フィルム基板であるため、基板の耐熱性から低温硬化型の金属ペーストしか使用できない。そのため金属ペーストの硬化温度は一般的には100℃〜200℃に制限され、無機系の絶縁膜では上下電極の接続は困難である。
また、軟化温度の比較的低い有機高分子樹脂を絶縁膜として用いた場合も、100℃〜200℃の加熱ではAgフィラーはほとんど拡散しないため、特許文献7で開示されたプロセスを応用することは困難である。
また、微細なコンタクトホールに関する技術として、等倍センサーのコンタクトホールを形成するために、層間絶縁膜をスクリーン印刷で形成してコンタクトホールを作り、その後上部電極を形成してコンタクトホールを埋め込む技術が開示されている(例えば、特許文献8参照)。
特開平11−87925号公報 特開平11−126973号公報 特開2002−374068号公報 特開2003−17855号公報 特開平6−268377号公報 特開平8−88466号公報 特開2004−207493号公報 特開昭61−13646号公報
以上のように、従来提案されている導電性バンプ、ビアポストによって絶縁膜を貫通する方法では、アクティブマトリックス駆動回路、特に有機半導体を用いたアクティブマトリックス駆動回路に用いた場合に大きな課題があり、実用化されていないのが現状である。
そこで、本発明は、上下電極を接続できる微細なビアポストを作製でき、アクティブマトリックス駆動回路やフラットパネルディスプレイに応用した場合、製造コストを低減できる多層配線の作製方法を提供することを目的としている。
また、本発明は、微細なビアポストで上下電極が導通した多層配線を提供することを他の目的としている。
また、本発明は、微細なビアポストを介して上部電極と接続される薄膜トランジスタを提供することを他の目的としている。
また、本発明は、薄膜トランジスタ群が微細なビアポストを介して各々上部電極群と接続される構造を有するアクティブマトリックス駆動回路を提供することを他の目的としている。
また、本発明は、薄膜トランジスタ群が微細なビアポストを介して各々上部電極群と接続される構造を有するフラットパネルディスプレイを提供することを他の目的としている。
上記課題を解決するため、本発明の多層配線の作製方法は、
第1の金属電極上に第1の導電性バンプを形成する工程と、
第1の高分子樹脂からなる絶縁膜で第1の導電性バンプを被覆する工程と、
前記第1の導電性バンプ頭部の絶縁膜上に、導電フィラー、第2の高分子樹脂、有機溶媒から構成される第2の導電性バンプを印刷する工程と、
前記第2の導電性バンプの有機溶媒を蒸発させる工程と
を有し、
前記第2の導電性バンプの有機溶媒を蒸発させる工程では、有機溶媒が前記第1の高分子樹脂を溶解して前記第1の導電性バンプと前記第2の導電性バンプとを接続することを特徴の1つとする。
このようにすることにより、第2の導電性バンプを印刷した直後から、第2の導電性バンプ直下の第1の高分子樹脂は前記有機溶媒によって溶解され流動性を帯びる。その結果第2の導電性バンプの導電フィラーや第2の高分子樹脂が、溶解した第1の高分子樹脂中を沈降し、少なくとも第1の高分子樹脂、導電フィラー、第2の高分子樹脂、有機溶媒からなる未硬化の中間層が形成され、最終的には一部の導電フィラーは第1の導電性バンプまで到達する。このような状態になるまで放置した後、有機溶媒を蒸発させると、第2の導電性バンプと未硬化の中間層から有機溶媒が蒸発し、少なくとも第1の高分子樹脂、導電フィラー、第2の高分子樹脂からなる中間層が形成され、第1の導電性バンプと第2の導電性バンプは中間層を介して接続される。
スクリーン印刷法では微細なドット形状は比較的容易に印刷できるので、本方法を用いることで微細なビアポストを実現できる。また、本方法を用いてアクティブマトリックス駆動回路、フラットパネルディスプレイを作製した場合、薄膜トランジスタと上部電極のコンタクトはフォトリソ・エッチング等のLSI製造プロセスを用いないで作製するので、アクティブマトリックス駆動回路、フラットパネルディスプレイの製造コストを飛躍的に低減することができる。
さらに別の構成例では、前記導電フィラーの主成分が金属であるように構成される。金属は高分子樹脂の2倍〜3倍以上の密度を持っているため、前記有機溶媒で溶解された第1の高分子樹脂との密度差が大きい。そのため、前記導電フィラーは溶解した第1の高分子樹脂を容易に沈降し、第1の導電性バンプに、より到達し易くなる。このため、微細なビアポストをより容易に作製できる。
さらに別の構成例では、第1の導電性バンプを被覆する工程では、前記第1の導電性バンプ頭部上の絶縁膜の膜厚を5μm以下となるように被覆するように構成される。そのため前記導電フィラーは溶解した第1の高分子樹脂を沈降して第1の導電性バンプに到達し易いので、微細なビアポストをより容易に作製できる。
さらに別の構成例では、前記絶縁膜は、絶縁フィラーを含み、前記絶縁フィラーの含有量が体積分率で50%以下であるように構成される。そのため、前記有機溶媒で溶解された第1の高分子樹脂中を前記導電フィラーが沈降する時、沈降が阻害され難い。その結果前記導電フィラーは第1の導電性バンプに到達するので、微細なビアポストを作製できる。
本発明の多層配線は、
第1の金属電極上に、第1の高分子樹脂からなる絶縁膜と、該絶縁膜を貫通する導電性バンプとを有する多層配線において、
前記導電性バンプは、前記第1の金属電極上に設けられた第1の導電性バンプと、少なくとも導電フィラー、第2の高分子樹脂からなる第2の導電性バンプが中間層を介して接続された構造を有し、前記中間層は少なくとも前記第1の高分子樹脂、導電フィラー、第2の高分子樹脂からなることを特徴の1つとする。
このように構成することにより、第1の電極上に絶縁膜を貫通した微細なビアポストを形成でき、第2の導電性バンプに接触するように第2の金属電極を設けるだけで、第1の金属電極と第2の金属電極のコンタクトを実現できる。
さらに別の構成例では、前記絶縁膜により被覆される前記有機溶媒で溶解されない第2の絶縁膜を有するように構成される。そのため、前記有機溶媒によってダメージを受ける素子を第2の絶縁膜内に内蔵することで素子のダメージを抑制でき、かつ微細なビアポストを有する多層配線を実現できる。
さらに別の構成例では、第2の導電性バンプと接続される第2の金属電極を有するように構成される。そのため、第1の金属電極は第1の導電性バンプ、中間層、第2の導電性バンプを介して第2の金属電極とコンタクトする。そのため微細なビアポストを有する多層配線が実現できる。
本発明の薄膜トランジスタは、
複数の電極と半導体層とを有する薄膜トランジスタにおいて、
前記電極の少なくともひとつが上述した多層配線によって上部電極と接続されるように構成される。このため、薄膜トランジスタと上部電極が微細なビアポストで接続された構造を実現できる。
さらに別の構成例では、前記半導体層を被覆する前記有機溶媒で溶解されない第2の絶縁膜を有するように構成される。そのため、前記有機溶媒による半導体層へのダメージを抑制しながら、薄膜トランジスタと上部電極が微細なビアポストで接続された構造を実現できる。
さらに別の構成例では、上述した薄膜トランジスタが2次元に配列されるように構成される。このため、薄膜トランジスタ群と上部電極群を微細なビアポストで各々接続された駆動回路を実現できる。
本発明のフラットパネルディスプレイは、
上述したアクティブマトリックス駆動回路上に表示素子を積層するように構成される。このため、微細なビアポストで薄膜トランジスタ群と上部電極群が各々接続されたフラットパネルディスプレイを実現できる。
本発明の実施例によれば、上下電極を接続できる微細なビアポストを作製でき、アクティブマトリックス駆動回路やフラットパネルディスプレイに応用した場合、製造コストを低減できる多層配線の作製方法を実現できる。
また、本発明の実施例によれば、微細なビアポストで上下電極が導通した多層配線を実現できる。
また、本発明の実施例によれば、微細なビアポストを介して上部電極と接続される薄膜トランジスタを実現できる。
また、本発明の実施例によれば、薄膜トランジスタ群が微細なビアポストを介して各々上部電極群と接続される構造を有するアクティブマトリックス駆動回路を実現できる。
また、本発明の実施例によれば、薄膜トランジスタ群が微細なビアポストを介して各々上部電極群と接続される構造を有するフラットパネルディスプレイを実現できる。
次に、本発明を実施するための最良の形態を、以下の実施例に基づき図面を参照しつつ説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を用い、繰り返しの説明は省略する。
<実施例1>
本発明の実施例に係る多層配線の作製方法の一例について、図1−図6を参照して説明する。
図1の工程において、ポリカーボネート基板100上にスクリーン印刷法によって第1の金属電極102を形成した。印刷に用いた導電ペーストはAgペーストであり、Ag粒子、アクリル樹脂、カルビトールアセタート等からなり、粘度は150Pa・s〜300Pa・sである。ペーストの粘度はブルックフィールド回転粘度計を用い、25℃環境でHBT型No.14スピンドル10rpmで測定した値である。以降で記載した粘度も同条件で測定した値である。スクリーン版は線径18μmのステンレスメッシュ500番で、乳剤厚さは15μmとした。前記Agペースト、スクリーン版を用いてゴム硬度70のスキージによって幅80μmの第1の金属電極を印刷した。また、第1の導電性バンプを形成するランド径は120μmとした。Agペーストを印刷後、オーブンを用いて150℃で30分加熱し、Agペーストを硬化させて第1の金属電極とした。
次に、図2の工程において、第1の金属電極102のランド上に直径80μmの第1の導電性バンプ104をスクリーン印刷法によって形成した。印刷に用いた導電ペーストはAgペーストであり、Ag粒子、アクリル樹脂、ブチルカルビトール等からなり、粘度は100Pa・s〜300Pa・sである。スクリーン版は線径16μmのステンレスメッシュ360番で、乳剤厚さは20μmである。このスクリーン版には乳剤で遮蔽されていない直径80μmの吐出穴が形成されており、スクリーン版のアライメントマークを第1の金属電極102のアライメントマークに位置合わせした後、ゴム硬度70のスキージを用いてAgペーストを印刷した。その後オーブンを用いて150℃で30分加熱し、Agペーストを硬化させ第1の導電性バンプ104を完成させた。第1の導電性バンプ104はテーパー形状となっており、第1の導電性バンプ104の高さは約8μmであった。
次に、図3の工程において、第1の導電性バンプ104を被覆するようにロールコーターを用いて絶縁ペーストを塗布した。絶縁ペーストはポリビニルアルコール樹脂からなる第1の高分子樹脂をアルコール系溶媒に溶解した材料であり、溶媒添加量,ドクターブレードとロールのクリアランス、ロールの溝深さによって塗布膜厚を制御することができる。
その後オーブンを用いて120℃で60分の加熱を行い、絶縁ペーストの溶媒を蒸発させて絶縁ペーストを硬化させ、第1の導電性バンプを被覆した絶縁膜106を完成させた。
以上の方法によって第1の高分子樹脂からなる絶縁膜106が第1の導電性バンプ104を被覆する構造を形成できる。本実施例では絶縁ペースト硬化後において、第1の導電性バンプ104頭部上の絶縁膜106の膜厚(図3中でhと表示)が5μm以下、好ましくは2μm〜3μmとなるように絶縁ペーストの有機溶媒量、ドクターブレードとロールのクリアランス、ロールの溝深さを調整した。
次に、図4の工程において、第1の導電性バンプ104頭部の絶縁膜106上に直径80μmの第2の導電性バンプ108をスクリーン印刷法によって形成した。印刷に用いた導電ペーストはAgフィラーからなる導電フィラー、ポリビニルブチラール樹脂からなる第2の高分子樹脂、αテルピネオールからなる有機溶媒によって構成されており、粘度は100Pa・s〜300Pa・sである。使用したスクリーン版は、図2で用いたスクリーン版と同じで線径16μmのステンレスメッシュ360番、乳剤厚さは20μmである。前記スクリーン版のアライメントマークを第1の導電性バンプ104のアライメントマークに位置合わせし、ゴム硬度70のスキージを用いて第1の導電性バンプ104上の絶縁膜106に第2の導電性バンプ108を印刷した。
次に、図5の工程において、絶縁膜106を構成する第1の高分子樹脂を溶解する有機溶媒を第2の導電性バンプ108の有機溶媒として用いると、第2の導電性バンプ108を印刷した直後から、第2の導電性バンプ108直下の第1の高分子樹脂は第2の導電性バンプ108の有機溶媒によって溶解され始める。
本実施例で用いた第2の導電性バンプ108の有機溶媒αテルピネオールはアルコール系溶媒であり、ポリビニルアルコール樹脂からなる第1の高分子樹脂を比較的容易に溶解することができる。
αテルピネオールによって溶解された第1の高分子は流動性を帯びるため、第2の導電性バンプ108の直下では第2の導電性バンプ108の構成成分である導電フィラーや第2の高分子樹脂が溶解した第1の高分子樹脂中を沈降し、第1の高分子樹脂(ポリビニルアルコール樹脂)、導電フィラー(Agフィラー)、第2の高分子樹脂(ポリビニルブチラール樹脂)、有機溶媒(αテルピネオール)からなる未硬化の中間層が形成され、最終的には一部の導電フィラーは第1の導電性バンプ104まで到達する。このような状態になるまで放置した後、第2の導電性バンプ108を硬化するため加熱を行うと、第2の導電性バンプ108と未硬化の中間層から有機溶媒(αテルピネオール)が蒸発し、第1の高分子樹脂(ポリビニルアルコール樹脂)、導電フィラー(Agフィラー)、第2の高分子樹脂(ポリビニルブチラール樹脂)からなる中間層を介して第1の導電性バンプ104と第2の導電性バンプ108を接続することができる。硬化後において第2の導電性バンプ108の高さは8μmであった。
なお、第2の導電性バンプ108から離れた絶縁膜には有機溶媒(αテルピネオール)が拡散し難いため第1の高分子樹脂の溶解は主に第2の導電性バンプ108直下に限定され、中間層は第2の導電性バンプ108直下に形成され、第1の導電性バンプ104、中間層110、第2の導電性バンプ108を1個の導電性バンプと見なした場合、その大きさは第1、第2の導電性バンプと同程度であり、微細なビアポストが実現できる。特許文献7にも加熱によって導電性金属ペーストが絶縁膜を貫通する記載があるが、800℃〜850℃の加熱によって、SiO、Si、TiO中をAgフィラーが熱拡散するだけで絶縁膜が溶解しているわけではなく、中間層には有機ビヒクルは含有されない。また、焼成後では導電性金属ペーストから有機ビヒクル自体もバーンアウトし、含有されない。また、上記焼成温度では高分子フィルム基板を用いた多層配線には全く適用できない。
次に、図6の工程において、絶縁膜106上に第2の導電性バンプ108と接触するように第2の金属電極112をスクリーン印刷法によって形成した。印刷に用いた導電ペーストは第1の金属電極102に用いたAgペーストと同じであり、Ag粒子、アクリル樹脂、カルビトールアセタート等からなり、粘度は150Pa・s〜300Pa・sである。スクリーン版は線径18μmのステンレスメッシュ500番で、乳剤厚さは15μmとした。前記Agペースト、スクリーン版を用いてゴム硬度70のスキージによって幅80μmの第2の金属電極112を印刷した。なお、第2の導電性バンプ108と接するランド径は120μmとした。
Agペーストを印刷後、オーブンを用いて150℃で、30分の加熱を行い、Agペーストを硬化させて第2の金属電極112を完成させることによって、第1の金属電極102と第2の金属電極112が絶縁膜106を貫通した導電性バンプによって接続されている2層配線を得ることができる。本実施例のように2層配線を作製した場合、絶縁膜106を貫通する導電性バンプは第1の導電性バンプ104と第2の導電性バンプ108とが中間層110を介して接続された構造となり、かつ中間層110には少なくとも絶縁膜106の構成成分である第1の高分子樹脂、第2の導電性バンプの構成成分である導電フィラー、第2の高分子樹脂が含まれた構造となる。
上記の方法で作製した2層配線において、導電性バンプによって第1の金属電極102と第2の金属電極112が交互に接続されたチェーン数500個のコンタクトチェーンのI−V特性を評価した。その結果、第1の金属電極102と第2の金属電極112はオーミックコンタクトをしており、導電性バンプ1個当たりのコンタクト抵抗は10Ω以下となり、良好なコンタクトが形成されていることが判った。
なお、図5の工程では、第1の導電性バンプ104と第2の導電性バンプ108の間にあった絶縁膜106が全て中間層110に変化しているが、溶解された第1の高分子樹脂の流動性が非常に大きい場合は、図7−図10に示すように第2の導電性バンプ108自体が絶縁膜106にある程度落ち込み、第1の導電性バンプ104と第2の導電性バンプ108の間にあった絶縁膜106の厚さよりも中間層110が薄くなる場合もある。
第1の高分子樹脂の分子量、第2の導電性バンプ108の溶媒や含有量等を適切に選ぶことによって種々の厚さの中間層110が形成されるが、中間層110は少なくとも絶縁膜106の構成成分である第1の高分子樹脂、第2の導電性バンプ108の構成成分である導電フィラー、第2の高分子樹脂が含まれた構造となる。
また、第1の導電性バンプ104と第2の導電性バンプ108のコンタクトを確実にするため、第2の導電性バンプ108の印刷後に第2の導電性バンプ108を加圧し、積極的に絶縁膜106中に第2の導電性ペーストをめり込ませても構わない。
特許文献3及び4においても加圧が採用されているが、本実施例では第2の導電性バンプ108下部の絶縁膜106は溶解されているため、比較的小さな圧力を加えるだけでコンタクトが確実に取れる。そのため、例えば、有機半導体を用いたアクティブマトリクス駆動回路に応用する場合、有機半導体への影響を低減できる利点がある。なお、特許文献3及び4では加圧・加熱によって円錐状の導電性バンプが樹脂層を貫通するため、樹脂層は溶解せず、中間層はほとんど形成されない。
以上のように本実施例に係る多層配線の作製方法では、第1の金属電極102上に第1の導電性バンプ104を形成する工程と、第1の高分子樹脂からなる絶縁膜106で第1の導電性バンプ104を被覆する工程と、第1の導電性バンプ頭部の絶縁膜上に導電フィラー、第2の高分子樹脂、有機溶媒から構成される第2の導電性バンプ108を印刷する工程と、前記有機溶媒を蒸発させる工程からなる。
ここで、絶縁膜106を構成する第1の高分子樹脂を溶解する有機溶媒を第2の導電性バンプ108の有機溶媒として選択すると、第2の導電性バンプ108の印刷後に第2の導電性バンプ108直下の第1の高分子樹脂は前記有機溶媒によって溶解され、第2の導電性バンプ108の構成成分である導電フィラーや第2の高分子樹脂が、溶解した第1の高分子樹脂中を沈降し、第1の高分子樹脂、導電フィラー、第2の高分子樹脂、有機溶媒からなる未硬化の中間層110が形成され、最終的には一部の導電フィラーは第1の導電性バンプ104まで到達する。その後、前記溶媒を蒸発させることで、第2の導電性バンプ108と未硬化の中間層110から有機溶媒が蒸発し、少なくとも第1の高分子樹脂、導電フィラー、第2の高分子樹脂からなる中間層110を介して第1の導電性バンプ104と第2の導電性バンプ108とを接続することができる。
次に、絶縁膜106上に第2の導電性バンプ108と接するように第2の金属電極112を形成すると、前記第1の導電性バンプ104、中間層110、第2の導電性バンプ108からなる導電性バンプによって第1の金属電極108と第2の金属電極112とが接続され、2層配線を実現できる。
本実施例ではドット形状の第1の導電性バンプ104、第2の導電性バンプ108を印刷するだけでコンタクトを実現できる。スクリーン印刷法では100μm以下のドット印刷を比較的容易に行うことができるので、100μm以下の微細なコンタクトを有する2層配線を容易に実現できる。
また、フォトリソグラフィー・エッチング等のLSI製造プロセスを採用していないので、2層配線の製造コストを抑制することが可能である。
更に、第2の導電性バンプ108の有機溶媒が、絶縁膜106を構成する第1の高分子樹脂を溶解することでコンタクトが実現されるので、多数の第2の導電性バンプ108を一度に印刷することで多数のコンタクトを一度に形成できる。スクリーン印刷法は大面積の印刷に適した方法であり、アクティブマトリックス駆動回路のように非常に多数の微細なコンタクトを設ける場合、スクリーン印刷法によって第2の導電性バンプ108を一括で印刷すると、短時間に全てのコンタクトを実現でき、アクティブマトリックス駆動回路の製造コストを飛躍的に低減することができる。
また、第1の金属電極102と第2の金属電極108とをコンタクトするために高い温度での加熱,高圧を必要としないことから、有機半導体を用いたアクティブマトリックス駆動回路に応用する場合、有機半導体へのダメージを抑制でき、均一な素子群を形成できる利点もある。
本実施例では2層配線を例にとって説明したが、上記の方法を繰り返すことによって3層以上の多層配線も容易に実現できる。
また、本実施例では第1の金属電極102、第2の金属電極112を形成する方法としてスクリーン印刷法を用いたが、比較的低コストで金属電極を形成する方法としてはインクジェット法やディスペンサー法がある。これらを用いて第1及び第2の金属電極を形成しても良い。
本実施例では第1及び第2の金属電極、第1の導電性バンプ、第2の導電性バンプにAgペーストを用いたが、Agペーストの他にCuペースト、Niペースト、Ptペースト、Pdペースト等が使用できる。
第1の高分子樹脂として本実施例ではポリビニルアルコール樹脂を用いたが、第2の導電性バンプの有機溶媒によって溶解する樹脂であれば良く、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、アクリル樹脂、ポリビニル樹脂、ポリエステル樹脂、セルロース樹脂、ポリウレタン樹脂等の一般的な絶縁性高分子樹脂が使用できる。
第2の高分子樹脂についても第2の導電性バンプの有機溶媒によってビヒクルを作製できれば良く、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、アクリル樹脂、ポリビニル樹脂、ポリエステル樹脂、セルロース樹脂、ポリウレタン樹脂等の一般的な絶縁性高分子樹脂が使用できる。なお、第1の高分子樹脂と第2の高分子樹脂は同一であっても何ら構わない。
第2の導電性バンプの有機溶媒として本実施例ではαテルピネオールを用いたが、前記有機溶媒が絶縁膜を構成する第1の高分子樹脂を溶解できれば良く、スクリーン印刷で広く使用されている高沸点の有機溶媒、例えばヘキサノール、オクタノール、αテルピネオール等の高級アルコールやブチルカルビトール、エチルカルビトール、ブチルカルビトールアセタート、エチルカルビトールアセタート等のグリコール系の有機溶媒が使用できる。
また、本実施例では基板としてポリカーボネート基板(PC)を用いたが、前記基板に限定されず、無機系基板ではガラス、石英、金属箔、半導体基板、セラミック基板等が使用でき、高分子フィルム基板ではポリカーボネート基板(PC)の他にポリエーテルサルフォン基板(PES)、ポリイミド基板(PI)、ポリフェニレンサルファイド基板(PPS)、ポリエチレンテレフタレート基板(PET)、ポリエチレンナフタレート基板(PEN)等の一般的な高分子樹脂基板が使用できる。
<実施例2>
本発明の実施例2に係る多層配線の別の作製方法について、図1−図6を参照して説明する。
実施例1と同様の方法によってPES基板100上に第1の金属電極102を形成後、第1の金属電極102上にポジレジストを約20μm塗布し、90℃で30分のプリベークを行った。その後、直径50μmの光透過部(後工程のNiメッキによって第1の導電性バンプを形成する箇所に相当する箇所が光透過部となっている)を有するフォトマスクを用いてレジストを露光し、テトラメチルアンモニウムハイドライド水溶液を用いて現像し、120℃で60分のポストベークを行って第1の金属電極102のランド上に直径50μmの開口を有するレジストパターンを形成した。
その後、電解メッキ法を用いてレジストの開口部にNiを約10μm析出させ、更に剥離液を用いてレジストを除去し、ほぼ円柱状のNiからなる第1の導電性バンプ104を完成させた。
その後、実施例1と同様に第1の導電性バンプ104を被覆するようにロールコーターを用いて絶縁ペーストを塗布した。絶縁ペーストはポリビニルアルコール樹脂からなる第1の高分子樹脂をアルコール系溶媒に溶解した材料である。
その後、オーブンを用いて120℃で60分の加熱を行い、絶縁ペーストの溶媒を蒸発させて絶縁ペーストを硬化させ、第1の導電性バンプ104を被覆した絶縁膜106を完成させた。
第1の導電性バンプ104頭部上に形成された絶縁膜106の膜厚hは1μm〜2μmとなるように絶縁ペーストの溶媒量、ドクターブレードとロールのクリアランス、ロールの溝深さを調整している。
次に、第1の導電性バンプ104頭部の絶縁膜106上に直径50μmの第2の導電性バンプ108をスクリーン印刷法によって形成した。印刷に用いた導電ペーストは実施例1と同様にAgフィラーからなる導電フィラー、ポリビニルブチラール樹脂からなる第2の高分子樹脂、αテルピネオールからなる有機溶媒によって構成されており、粘度は100Pa・s〜300Pa・sである。使用したスクリーン版は線径16μmのステンレスメッシュ360番、乳剤厚さは20μmであり、前記スクリーン版のアライメントマークを第1の導電性バンプ104のアライメントマークに位置合わせし、その後、ゴム硬度70のスキージを用いて第1の導電性バンプ104上の絶縁膜106に第2の導電性バンプ108を印刷した。
本実施例においても、第2の導電性バンプ108の有機溶媒αテルピネオールが第2の導電性バンプ108の直下にある絶縁膜106の第1の高分子樹脂(ポリビニルアルコール樹脂)を溶解するため、第2の導電性バンプ108の構成成分である導電フィラー(Agフィラー)や第2の高分子樹脂(ポリビニルブチラール樹脂)が溶解した第1の高分子樹脂中を沈降し、第1の高分子樹脂、導電フィラー、第2の高分子樹脂、有機溶媒からなる未硬化の中間層110が形成され、最終的には一部の導電フィラーは第1の導電性バンプ104まで到達する。
その後、第2の導電性バンプ108を硬化するための加熱を行うと、第2の導電性バンプ108と未硬化の中間層110から有機溶媒が蒸発し、第1の高分子樹脂、導電フィラー、第2の高分子樹脂からなる中間層110を介して第1の導電性バンプ104と第2の導電性バンプ108は接続される構造となる。硬化後の第2の導電性バンプ108の高さは約4μm〜5μmであった。
最後に、第2の導電性バンプ108と接続するように絶縁膜106上に第2の金属電極108をスクリーン印刷法によって形成することで2層配線が完成される。
上記方法で作製した2層配線についても実施例1と同様の評価を行った結果、導電性バンプ1個当たりのコンタクト抵抗は10Ω以下であり、良好なコンタクト抵抗が得られていた。
<実施例3>
本発明の実施例3に係る多層配線の別の作製方法について、図1−図6を参照して説明する。
実施例1と同様な方法によってPEN基板100上に第1の金属電極102を形成し、その後第1の金属電極102上に第1の導電性バンプ104を形成し、更に第1の導電性バンプ104を覆うようにポリビニルアルコール樹脂(第1の高分子樹脂)からなる絶縁膜106を形成した。第1の導電性バンプ104の大きさは80μm、第1の導電性バンプ104頭部上での絶縁膜106の膜厚hは2μm〜3μmである。
その後、第1の導電性バンプ104頭部の絶縁膜106上に直径80μmの第2の導電性バンプ108をスクリーン印刷法によって形成した。
印刷に用いた導電ペーストは5種類(A〜E)で、導電フィラーの材質が異なっている。導電フィラーとしては導電性高分子樹脂フィラー、グラファイトフィラー、Agフィラー、Niフィラー、Pdフィラーを用い、第2の高分子樹脂はポリビニルブチラール樹脂、有機溶媒はαテルピネオールとした。導電ペーストの粘度は150Pa・s〜200Pa・sである。
使用したスクリーン版は線径16μmのステンレスメッシュ360番で、乳剤厚さは20μmである。前記スクリーン版のアライメントマークを第1の導電性バンプ104のアライメントマークに位置合わせし、その後ゴム硬度70のスキージを用いて第1の導電性バンプ104上の絶縁膜106に第2の導電性バンプ108を印刷した。
第2の導電性ペースト印刷後、30分間放置後150℃で60分の加熱を行い、αテルピネオールを蒸発させて第2の導電性バンプを完成させた。
その後、絶縁膜106上に実施例1と同様に第2の金属電極112をスクリーン印刷法によって形成し、コンタクトチェーンを評価した。その結果、Agフィラー、Niフィラー、Pdフィラーを用いた導電ペーストC、D、Eで第2の導電性バンプ108を形成した場合はコンタクトチェーンが導通し、導電性バンプのコンタクト抵抗は10Ω/個以下であった。一方、導電性高分子樹脂フィラー、グラファイトフィラーを用いた導電ペーストA、Bで第2の導電性バンプ108を形成した場合は導通していなかった。結果を図11に示す。
高分子樹脂の密度は一般的に1g/cm〜3g/cmである。溶解された状態では密度は低下するが、導電性高分子樹脂フィラーやグラファイトフィラーの密度は1g/cm〜3g/cm程度あり、溶解した第1の高分子樹脂との密度差が小さく、導電フィラーの沈降が促進されなかったと思われる。
一方、Agフィラー(密度=10.5g/cm)、Niフィラー(密度=8.9g/cm)、Pdフィラー(密度=12.0g/cm)は密度が高分子樹脂よりもはるか大きいので、溶解した第1の高分子樹脂中を導電フィラーは容易に沈降し、第1の導電性バンプとの間に導電パスができたと考えられる。
本実施例ではAg、Ni、Pdを例にとって説明したが、一般的に金属は高分子樹脂の2倍〜3倍以上の密度を持っているため、同様の効果が期待できる。
なお、第2の導電性バンプ108の導電フィラーは単体に限定される必要はなく、Ag−Pd等の共晶であっても良い。また金属フィラーを主成分とし、その他に印刷性を改善する滑剤として少量、通常は数%程度のグラファイトフィラー等が添加されていても良い。
なお、グラファイトフィラーを添加した場合、グラファイトフィラーは溶解した第1の高分子樹脂中を沈降しにくいため、中間層にグラファイトフィラーが含有される場合とされない場合がある。少なくとも中間層110が第1の高分子樹脂、第2の高分子樹脂、導電フィラーの主成分である金属を含んでいる場合は本発明の方法によって作製されたと考えられる。
<実施例4>
本発明の実施例4に係る多層配線の別の作製方法について、図1−図6を参照して説明する。
実施例1と同様な方法によってPEN基板100上に第1の金属電極102を形成し、その後第1の金属電極102上に直径80μmの第1の導電性バンプ104を形成した。その後、第1の導電性バンプ104を被覆するようにロールコーターを用いて絶縁ペーストを塗布した。絶縁ペーストはポリビニルアルコール樹脂からなる第1の高分子樹脂をアルコール系溶媒に溶解した材料であり、ドクターブレードとロールのクリアランスを調整して塗布膜厚を制御し、硬化後において第1の導電性バンプ104頭部上の膜厚hを0.5μm〜10μmに変化させた。
その後、オーブンを用いて120℃で60分の加熱を行い、絶縁ペーストの溶媒を蒸発させて絶縁ペーストを硬化させて第1の導電性バンプ104を被覆した絶縁膜106を完成させた。
その後、第1の導電性バンプ104頭部の絶縁膜106上に直径80μmの第2の導電性バンプ108をスクリーン印刷法によって形成した。印刷に用いた導電ペーストは主成分として硬化後の重量分率で約80%〜90%のAgフィラーと、滑剤として1%のグラファイトフィラーからなる導電フィラーと、ポリビニルブチラール樹脂からなる第2の高分子樹脂、αテルピネオールからなる有機溶媒で構成されている。導電ペーストの粘度は150Pa・s〜200Pa・sである。使用したスクリーン版は線径16μmのステンレスメッシュ360番、乳剤厚さは20μmである。前記スクリーン版のアライメントマークを第1の導電性バンプ104のアライメントマークに位置合わせし、その後ゴム硬度70のスキージを用いて第1の導電性バンプ104上の絶縁膜106に第2の導電性バンプ108を印刷した。
第2の導電性ペースト印刷後、30分間放置後、150℃で60分の加熱を行い、αテルピネオールを蒸発させて第2の導電性バンプ108を完成させた。
その後、絶縁膜106上に実施例1と同様に第2の金属電極108をスクリーン印刷法によって形成し、コンタクトチェーンを評価した。その結果、絶縁膜106の膜厚が5μm以下ではコンタクトチェーンが導通し、特に絶縁膜106の膜厚が3μm以下の場合は導電性バンプのコンタクト抵抗は10Ω/個となり、非常に良好なコンタクトが実現されていた。結果を図12に示す。
第1の導電性バンプ104頭部上の絶縁膜106の膜厚hが小さいと、第2の導電性バンプ108の金属フィラーが第1の導電性バンプ104に到達し易いため、コンタクトが取れたと考えられる。本実施例の結果より、第1の導電性バンプ104頭部上の絶縁膜106の膜厚hは5μm以下、好適には3μm以下が良いことが判る。
なお、本実施例では500個のコンタクトチェーンを評価した場合の結果であり、絶縁膜106の厚さが7μm以上の場合も一部の導電性バンプでは第1の金属電極104と第2の金属電極108は導通しており、多層配線の用途によっては絶縁膜を5μmより厚くした場合も使用可能である。
<実施例5>
本発明の実施例5に係る多層配線の別の作製方法について、図1−図6を参照して説明する。
実施例1と同様な方法によってPEN基板100上に第1の金属電極102を形成し、その後第1の金属電極102上に直径80μmの第1の導電性バンプ104を形成した。その後スクリーン印刷法によって第1の導電性バンプ104を被覆するように絶縁ペーストを塗布した。絶縁ペーストはポリビニルアルコール樹脂からなる第1の高分子樹脂とブトキシエタノールからなるビヒクルにBaTiOフィラーからなる絶縁フィラーが分散した構成となっている。硬化後でBaTiOフィラーの含有量が体積分率で0%〜66%になる各種絶縁ペーストA〜Eを用いて印刷を行った。絶縁ペーストの粘度は30Pa・s〜70Pa・sである。
スクリーン版は線径23μmのステンレスメッシュ400番で、全面ベタ印刷となるように乳剤パターンは設けていない。このスクリーン版のアライメントマークを第1の導電性バンプ104のアライメントマークに位置合わせした後、ゴム硬度60のスキージを用いて絶縁ペーストを印刷した。その後オーブンを用いて120℃で30分の加熱を行って絶縁ペーストを硬化し、第1の導電性バンプ104を被覆した絶縁膜106を完成させた。第1の導電性バンプ104頭部上の絶縁膜106の膜厚hは約3μmである。
その後、実施例4と同様に第1の導電性バンプ104頭部の絶縁膜106上に直径80μmの第2の導電性バンプ108をスクリーン印刷法によって形成した。
印刷に用いた導電ペーストの導電フィラーは主成分として重量分率で約75%〜85%のAgフィラーと滑剤として1%のグラファイトフィラーを含み、第2の高分子樹脂はポリビニルブチラール樹脂、有機溶媒はαテルピネオールである。導電ペーストの粘度は150Pa・s〜200Pa・sである。
使用したスクリーン版は線径16μmのステンレスメッシュ360番、乳剤厚さは20μmである。第2の導電性ペースト印刷後、30分間放置後150℃で60分の加熱を行い、αテルピネオールを蒸発させて第2の導電性バンプ108を完成させた。
その後、絶縁膜106上に実施例1と同様に第2の金属電極112をスクリーン印刷法によって形成し、コンタクトチェーンを評価した。その結果、絶縁フィラーが50%より大きい絶縁ペーストEで絶縁膜を形成した場合はコンタクトチェーンが導通せず、絶縁フィラーが50%以下の絶縁ペーストA〜Dを用いた場合はコンタクトチェーンが導通し、更に10%以下の絶縁ペーストA、Bを用いた場合は導電性バンプのコンタクト抵抗は10Ω/個となり、非常に良好なコンタクトが実現されていた。なお、本実施例では中間層110に第1の高分子樹脂であるポリビニルアルコール樹脂、導電フィラーであるAgフィラーとグラファイトフィラー、第2の高分子樹脂であるポリビニルブチラール樹脂と絶縁膜の構成成分であるBaTiOフィラーも含有されていた。結果を図13に示す。
絶縁膜中に含有する絶縁フィラーの体積分率が増加すると、第2の導電性バンプ108の導電フィラーの沈降が阻害され、コンタクト不良となったと考えられる。
本実施例の結果より、絶縁膜106に含有する絶縁フィラーは体積分率で50%以下であること望ましく、より好適には10%以下が良いことが判る。
<実施例6>
本発明の実施例に係るアクティブマトリックス駆動回路の一例を図14に示す。
本実施例に係るアクティブマトリックス駆動回路は電界効果型の薄膜トランジスタ(TFT)が640×480個配列した構造となっている。
各TFTを詳細に説明すると、ガラス基板100上にa−Siからなる半導体層116を有し、半導体層116上にはAlからなるソース電極102、ドレイン電極114が形成され、更に半導体層116とソース電極102、ドレイン電極118の一部を被覆するようにSiOからなるゲート絶縁膜106が積層され、ゲート絶縁膜118上にはAlからなるゲート電極120を有している。なお、ゲート電極120とドレイン電極114は図示されていない引き出し配線によってアクティブマトリックス領域外に引き出されて、各々電圧が印加できる構造となっている。
更に、TFTはポリビニルアルコール樹脂(第1の高分子樹脂)とSiOフィラー(絶縁フィラー)からなる絶縁膜106によって被覆されている。
また、ゲート絶縁膜118で被覆されていないソース電極102上にはAgフィラーとアクリル樹脂からなる第1の導電性バンプ104が形成されており、第1の導電性バンプ104頭部上の絶縁膜106上に設けられた第2の導電性バンプ108と中間層110を介して接続された構造を有している。
ここで、第2の導電性バンプ108はAgフィラー(導電フィラー)、ポリビニルブチラール樹脂(第2の高分子樹脂)から構成され、中間層110は少なくとポリビニルアルコール樹脂(第1の高分子樹脂)、Agフィラー(導電フィラー)、ポリビニルブチラール樹脂(第2の高分子樹脂)を含有する構造となっている。
更に、第2の導電性バンプ108を被覆するように絶縁膜106上にはAgフィラーとアクリル樹脂からなる画素電極(上部電極に相当)112が設けられている。
本実施例の構造では画素電極は第2の導電性バンプ108、中間層110、第1の導電性バンプ104からなる導電性バンプを介してソース電極102に接続されているので、ドレイン電極114に+5Vを印加し、ゲート電極120に+5Vの電圧を印加するとTFTはONして画素電極112の電位は+となり、ゲート電極120に−5Vの電圧を印加するとTFTはOFFして画素電極112の電位は0Vとなる。
一方、ドレイン電極114に0Vを印加すると、ゲート電極120の電位に依らず画素電極112の電位は0Vとなる。この動作をアクティブマトリックス駆動回路に応用すると、アクティブマトリックス駆動回路の480個あるゲート電極群にセレクト信号を、640個あるドレイン電極群にデータ信号を入れると、セレクト信号によって選択されたTFTはデータ信号の符号によってON/OFF動作を行い、TFTに接続された画素電極112の電位を+電位と0Vで切り替えることができる。
次に、本実施例に係るアクティブマトリックス駆動回路の作製方法を述べる。
ガラス基板100上にプラズマCVD法によってa−Si層を200nm成膜し、フォトリソ・エッチング法によって個別化して半導体層116とした。その後スパッタ法によりAlを500nm成膜し、フォトリソ・エッチング法によりソース電極102、ドレイン電極114を形成した。その後SiO膜をプラズマCVD法で800nm成膜し、フォトリソ・エッチング法によってチャンネル部とチャンネル近傍領域を除いて除去し、ゲート絶縁膜118を形成した。
その後、スパッタ法によってAlを500nm成膜し、フォトリソ・エッチング法によりゲート電極120を形成し、640×480個のa−Siからなる薄膜トランジスタ(TFT)をマトリックス状に作製した。
その後、ゲート絶縁膜118で被覆されていないソース電極102(第1の金属電極に相当)上にスクリーン印刷法によりAgペーストを用いて直径60μmの第1の導電性バンプ104を印刷した。AgペーストはAgフィラー、アクリル樹脂、ブチルカルビトールルアセタートからなり、粘度は180Pa・sである。使用したスクリーン版は線径16μmのステンレスメッシュ360番で乳剤厚さは25μmである。このスクリーン版のアライメントマークをソース電極102のアライメントマークに位置合わせした後、ゴム硬度70のスキージを用いてAgペーストを印刷した。
その後、150℃で30分の加熱を行ってブチルカルビトールルアセタートを蒸発させ、第1の導電性バンプ104を完成させた。硬化後での第1の導電性バンプ104の高さは5μmであり、順テーパー形状になっていた。
その後、スクリーン印刷法によって全面に絶縁ペーストを印刷した。絶縁ペーストはポリビニルアルコール樹脂からなる第1の高分子樹脂とαテルピネオールからなるビヒクルにSiOフィラーからなる絶縁フィラーが分散したペーストで、粘度は60Pa・sである。絶縁膜印刷に用いたスクリーン版はTFTがマトリック状に配置された領域に相当する箇所には乳剤パターンを設けておらず、アクティブマトリックス部はベタ印刷される版となっている。スクリーン版は線径23μmのステンレスメッシュ400番である。スクリーン版のアライメントマークを第1の導電性バンプ104のアライメントマークに合わせた後、ゴム硬度60度のスキージを用いて絶縁ペーストを印刷し、その後150℃で30分の熱硬化を行って第1の導電性バンプ104を被覆する絶縁膜106を完成させた。
次に、第1の導電性バンプ104頭部の絶縁膜106上に直径60μmの第2の導電性バンプ108をスクリーン印刷法によって形成した。印刷に用いた導電ペーストはAgフィラーからなる導電フィラー、ポリビニルブチラール樹脂からなる第2の高分子樹脂、αテルピネオールからなる有機溶媒によって構成されており、粘度は210Pa・sである。使用したスクリーン版は線径16μmのステンレスメッシュ360番、乳剤厚さは25μmである。前記スクリーン版のアライメントマークを第1の導電性バンプ104のアライメントマークに位置合わせし、ゴム硬度70のスキージを用いて第1の導電性バンプ104上の絶縁膜106に第2の導電性バンプ108を印刷した。
その後、室温中で30分間放置することで、第2の導電性バンプ108のαテルピネオール(有機溶媒)が絶縁膜106を構成しているポリビニルアルコール樹脂(第1の高分子樹脂)を溶解し、第2の導電性バンプ108のAgフィラー(導電フィラー)やポリビニルブチラール樹脂(第2の高分子樹脂)が沈降して、第1の高分子樹脂であるポリビニルアルコール樹脂、第2の導電性バンプ108の構成成分であるAgフィラー(導電フィラー)、ポリビニルブチラール樹脂(第2の高分子樹脂)、αテルピネオール(有機溶媒)を少なくとも含有する中間層110が形成され、一部の導電フィラーは第1の導電性バンプ104に達するようになる。なお、本実施例では絶縁膜106を構成するSiOフィラーも中間層110に含有されている。
その後、150℃で60分の加熱を行って第2の導電性バンプ108と中間層110からαテルピネオールを蒸発させ、第2の導電性バンプ108と中間層110を硬化させた。
その結果、中間層110はポリビニルアルコール樹脂(第1の高分子樹脂)と第2の導電性バンプ108の構成成分であるAgフィラー(導電フィラー)、ポリビニルブチラール樹脂(第2の高分子樹脂)を少なくとも含有することになる。なお、本実施例では中間層110に絶縁膜106のSiOフィラーも含有される。
次に、絶縁膜106上に第2の導電性バンプ108と接続するように画素電極(上部電極に相当)112をスクリーン印刷法によって形成した。印刷に用いた導電ペーストは第1の導電性バンプ104の印刷に用いたAgペーストと同じであり、Agフィラー、アクリル樹脂、ブチルカルビトールルアセタートからなり、粘度は180Pa・sである。使用したスクリーン版は線径23μmのステンレスメッシュ500番で乳剤厚さは10μmである。このスクリーン版のアライメントマークを第2の導電性バンプ108のアライメントマークに位置合わせした後、ゴム硬度70のスキージを用いてAgペーストを印刷し、その後150℃で30分の加熱を行って画素電極を形成し、640×480個のa−Siの薄膜トランジスタからなるアクティブマトリックス駆動回路を完成させた。
本実施例ではドット形状の第1の導電性バンプ104、第2の導電性バンプ108を印刷するだけでソース電極102と画素電極のコンタクトを実現できる。スクリーン印刷法は100μm以下のドット印刷を比較的容易に行うことができるので、本方法によって100μm以下の微細なビアポストを有するTFTおよびアクティブマトリックス駆動回路を容易に実現できる。
また、フォトリソグラフィー・エッチング等のLSI製造プロセスを採用していないので、微細なビアポストを有するTFTおよびアクティブマトリックス駆動回路の製造コストを飛躍的に低減することが可能である。
なお、本実施例ではアクティブマトリックス駆動回路のスイッチング素子の一例としてTFTについて説明したが、本実施例の構造は薄膜のSIT(静電誘導トランジスタ)やダイオード構造にも展開可能である。
また、本実施例ではa−Siを半導体層に用いたが、前記半導体に限定される必要はなく、poly−SiやCdS、CdSe等の化合物半導体あるいは有機半導体等が使用できる。
<実施例6>
本発明の実施例に係るアクティブマトリックス駆動回路の別の一例を図15に示す。
本実施例のアクティブマトリックス駆動回路はトリアリールアミン系高分子化合物からなる有機半導体を活性層に用いた電界効果型の薄膜トランジスタ(有機TFT)が640×480個配列した構造となっている。
各有機TFTを詳細に説明すると、PC基板100上にはAgからなるゲート電極120があり、ゲート電極120を被覆するようにポリイミドからなるゲート絶縁膜118が積層されている。ゲート絶縁膜118上にはAgからなるソース電極102およびドレイン電極114があり、ソース電極102とドレイン電極114との間にはトリアリールアミン系高分子化合物からなる有機半導体層122が形成されている。
また、有機半導体層122はエポキシ樹脂からなる第2の絶縁膜124によって被覆されている。第2の絶縁膜124は後述する第2の導電性バンプの構成成分であるαテルピネオールからなる有機溶媒によって溶解されない材料である。
更に、有機TFTはポリビニルアルコール樹脂(第1の高分子樹脂)とSiOフィラー(絶縁フィラー)からなる絶縁膜106によって被覆されている。
また、ソース電極102上にはAgフィラーとアクリル樹脂からなる第1の導電性バンプ104が形成されており、第1のバンプ頭部上の絶縁膜106上に設けられた第2の導電性バンプ108と中間層110を介して接続された構造を有している。
ここで、第2の導電性バンプ108はAgフィラー(導電フィラー)、ポリビニルブチラール樹脂(第2の高分子樹脂)から構成され、中間層110は少なくともポリビニルアルコール樹脂(第1の高分子樹脂)、Agフィラー(導電フィラー)、ポリビニルブチラール樹脂(第2の高分子樹脂)から構成されている。
更に、第2の導電性バンプ108を被覆するように絶縁膜106上にはAgフィラーとアクリル樹脂からなる画素電極(上部電極に相当)112が設けられている。
本実施例においてもゲート電極120とドレイン電極114は図示されていない引き出し配線によってアクティブマトリックス領域外に引き出されて、各々電圧が印加できる構造となっている。
本実施例の構造も実施例5と同様に、画素電極112は第2の導電性バンプ108、中間層110、第1の導電性バンプ104を介してソース電極102に接続されているので、ドレイン電極114とゲート電極120の組み合わせによって有機TFTがON/OFFし画素電極112の電位が変化する。
本実施例ではゲート電極120に±20V、ドレイン電極114に±20Vを印加することで、画素電極112には+電位、0V、−電位の3種類を誘起することができる。
この動作をアクティブマトリックス駆動回路に応用すると、アクティブマトリックス駆動回路の480個あるゲート電極群にセレクト信号を、640個あるドレイン電極群にデータ信号を入れると、セレクト信号によって選択された有機TFTはゲート信号とデータ信号の符号によってON/OFF動作を行い、有機TFTに接続された画素電極112の電位を+電位、0V、−電位で切り替えることができ、電気泳動素子等のメモリー性のある表示素子を駆動する回路を構成できる。
次に、本実施例のアクティブマトリックス駆動回路の作製方法を述べる。
PC基板100上にインクジェット法によってナノAgインクを印刷し、180℃で30分の加熱を行って、厚さ100nmのゲート電極120を形成した。次に、N−メチルピロリドンに溶解した熱重合型ポリイミド溶液を、スピンコート法を用いて塗布し、180℃で60分の加熱を行って、厚さ700nmのゲート絶縁膜118を形成した。
その後、ソース電極102、ドレイン電極114を形成する領域にフォトマスクを介して紫外線を照射し、ゲート絶縁膜118の表面改質を行った。
その後、インクジェット法を用いて紫外線を照射した領域にナノ銀インクを印刷し、180℃で30分の加熱を行って、厚さ150nmのソース電極102とドレイン電極114を完成させた。
その後、トリアリールアミン系高分子化合物からなる有機半導体をキシレンに溶解してインクを処方し、ソース電極102とドレイン電極114との間にインクジェット法を用いて前記インクを印刷し、130℃で30分の加熱を行ってキシレンを蒸発させ、有機半導体層122を形成し、有機半導体122を活性層とした薄膜トランジスタ(有機TFT)をマトリックス状(640×480個)に作製した。
その後、インクジェット法を用いて光硬化型エポキシ樹脂を有機半導体層上に印刷し、全面に紫外線を照射して光硬化型エポキシ樹脂を硬化し、有機半導体層122を被覆する第2の絶縁膜124を形成した。
その後、ゲート絶縁膜118で被覆されていないソース電極(第1の金属電極に相当)102上にスクリーン印刷法によりAgペーストを用いて直径60μmの第1の導電性バンプ104を印刷した。AgペーストはAgフィラー、アクリル樹脂、ブチルカルビトールルアセタートからなり、粘度は180Pa・sである。使用したスクリーン版は線径16μmのステンレスメッシュ360番で乳剤厚さは25μmである。このスクリーン版のアライメントマークをソース電極102のアライメントマークに位置合わせした後、ゴム硬度70のスキージを用いてAgペーストを印刷した。
その後、120℃で60分の加熱を行ってブチルカルビトールルアセタートを蒸発させ、第1の導電性バンプ104を完成させた。硬化後での第1の導電性バンプ104の高さは5μmであり、順テーパー形状になっていた。
その後、スクリーン印刷法によって全面に絶縁ペーストを印刷した。絶縁ペーストはポリビニルアルコール樹脂からなる第1の高分子樹脂とαテルピネオールからなるビヒクルにBaTiOフィラーとSiOフィラーからなる絶縁フィラーが分散したペーストで、粘度は80Pa・sである。絶縁膜印刷に用いたスクリーン版はマトリック状に配置された有機TFT領域に相当する箇所には乳剤パターンを設けておらず、アクティブマトリックス部はベタ印刷される版となっている。スクリーン版は線径23μmのステンレスメッシュ400番である。スクリーン版のアライメントマークを第1の導電性バンプ104のアライメントマークに合わせた後、ゴム硬度60度のスキージを用いて絶縁ペーストの印刷し、その後120℃で60分の熱硬化を行って第1の導電性バンプ104を被覆する絶縁膜106を完成させた。
次に、第1の導電性バンプ104頭部の絶縁膜106上に直径60μmの第2の導電性バンプ108をスクリーン印刷法によって形成した。印刷に用いた導電ペーストはAgフィラーからなる導電フィラー、ポリビニルブチラール樹脂からなる第2の高分子樹脂、αテルピネオールからなる有機溶媒によって構成されており、粘度は210Pa・sである。使用したスクリーン版は線径16μmのステンレスメッシュ360番、乳剤厚さは25μmである。前記スクリーン版のアライメントマークを第1の導電性バンプ104のアライメントマークに位置合わせし、ゴム硬度70のスキージを用いて第1の導電性バンプ104上の絶縁膜106に第2の導電性バンプ108を印刷した。
その後、室温中で30分間放置することで、第2の導電性バンプ108のαテルピネオール(有機溶媒)が絶縁膜106を構成しているポリビニルアルコール樹脂(第1の高分子樹脂)を溶解し、第2の導電性バンプ108のAgフィラー(導電フィラー)やポリビニルブチラール樹脂(第2の高分子樹脂)が沈降して、第1の高分子樹脂であるポリビニルアルコール樹脂、第2の導電性バンプ108の構成成分であるAgフィラー(導電フィラー)、ポリビニルブチラール樹脂(第2の高分子樹脂)、αテルピネオール(有機溶媒)を少なくとも含有する中間層110が形成され、一部の導電フィラーは第1の導電性バンプ104に達するようになる。なお、本実施例では中間層110に絶縁膜106を構成するBaTiOフィラーとSiOフィラーも含有されている。
ここで、有機半導体層122は第2の導電性バンプの有機溶媒αテルピネオールに溶解しないエポキシ樹脂からなる第2の絶縁膜124で被覆されているので、第1の高分子樹脂の溶解には至らないが、膨潤、湿潤、拡散等によって、第2の導電性バンプ108直下外に染み出したαテルピネオール(有機溶媒)は第2の絶縁膜124との界面では膨潤,湿潤,拡散が抑制され、第2の絶縁膜124中には入り込みにくくなり、αテルピネオールによる有機半導体層122へのダメージをほぼ抑制することができる。
そのため、有機半導体層122にダメージを与える有機溶媒も第2の導電性バンプ108の有機溶媒として使用でき、第2の導電性バンプ108の有機溶媒の選定範囲が広がり、プロセスの自由度が向上する。
また、図16に示すように、第2の導電性バンプ108を印刷する工程で大きなアライメントズレが発生して第2の導電性バンプ108の一部が有機半導体層122直上にかかった場合も、第2の絶縁膜124との界面でαテルピネオールの浸透がほぼ抑制されるため、少なくともポリビニルアルコール樹脂(第1の高分子樹脂)、Agフィラー(導電フィラー)、ポリビニルブチラール樹脂(第2の高分子樹脂)を含有する中間層110は第2の絶縁膜124との界面までしか形成されず、αテルピネオール(有機溶媒)による有機半導体層122へのダメージを抑制することができる。
更に、設計上で第2の導電性バンプ108の一部を有機半導体層直上に配置することも可能であり、有機TFTおよびアクティブマトリックス駆動回路のデザインルールを縮小できる。
その後、120℃で60分の加熱を行って第2の導電性バンプ108と中間層110からαテルピネオールを蒸発させ、第2の導電性バンプ108と中間層110を硬化させた。
その結果、中間層110はポリビニルアルコール樹脂(第1の高分子樹脂)と第2の導電性バンプ108の構成成分であるAgフィラー(導電フィラー)、ポリビニルブチラール樹脂(第2の高分子樹脂)を少なくとも含有することになる。本実施例では絶縁膜106を構成するBaTiOフィラーとSiOフィラーも中間層110に含有される。
次に、絶縁膜106上に第2の導電性バンプ108と接続するように画素電極(上部電極)112をスクリーン印刷法によって形成した。印刷に用いた導電ペーストはAgフィラー、アクリル樹脂、ブチルカルビトールルアセタートからなり、粘度は180Pa・sである。使用したスクリーン版は線径23μmのステンレスメッシュ500番で乳剤厚さは10μmである。このスクリーン版のアライメントマークを第2の導電性バンプ108のアライメントマークに位置合わせした後、ゴム硬度70のスキージを用いて導電ペーストを印刷し、その後120℃で30分の加熱を行って画素電極112を形成し、640×480個の有機半導体の薄膜トランジスタからなるアクティブマトリックス駆動回路を完成させた。
本実施例ではドット形状の第1の導電性バンプ104、第2の導電性バンプ108を印刷するだけでソース電極102と画素電極112のコンタクトを実現できる。スクリーン印刷法は100μm以下のドット印刷を比較的容易に行うことができるので、本方法によって100μm以下の微細なビアポストを有する有機TFTおよびアクティブマトリックス駆動回路を容易に実現できる。
また、フォトリソグラフィー・エッチング等のLSI製造プロセスを採用していないので、微細なビアホール(ビアポスト)を有するTFTおよびアクティブマトリックス駆動回路の製造コストを飛躍的に低減することが可能である。
また、有機半導体層122が第2の導電性バンプ108の有機溶媒に溶解しない第2の絶縁膜124で被覆されているので、第1の高分子樹脂の溶解には至らないが、膨潤、湿潤、拡散等によって第2の導電性バンプ108直下外に染み出した有機溶媒も第2の絶縁膜124中には入り込みにくいため、第2の導電性バンプ108の有機溶媒による有機半導体層122へのダメージをほぼ抑制することができる。
その結果、第2の導電性バンプ108の有機溶媒選定の自由度が向上し、また第2の導電性バンプ108を印刷する工程でのアライメントマージンが大きくなる。更に、有機半導体層122直上に第2の導電性バンプ108の一部がかかる構造も採用できるため、有機TFTおよびアクティブマトリックス駆動回路のデザインルールを縮小できる。
なお、本実施例ではトリアリールアミン系高分子化合物を例に説明したが、前記材料に限定されず、ポリチオフェン、ポリフェニレンビニレン、ポリフルオレン、ペンタセンに置換基を導入して可溶化させた誘導体等の有機半導体が使用できる。
<実施例7>
本発明の実施例に係るフラットパネルディスプレイの一例を図17に示す。
本実施例に係るフラットパネルディスプレイは実施例6のアクティブマトリックス駆動回路をバックプレーンとして用い、アクティブマトリックス駆動回路上に表示素子として電気泳動素子を設けた構造となっている。
電気泳動素子の詳細を説明すると、直径約70μmのマイクロカプセル中に−(マイナス)帯電したカーボンブラックと+(プラス)帯電したTiO微粒子がシリコーンオイルからなる分散媒中に分散しており、各マイクロカプセルはPC基板からなる対向基板の一面に形成された厚さ750nmのITO(Indium Tin Oxide)からなる共通透明電極上にほぼ単分散で配列した構造を有している。
前記電気泳動素子のマイクロカプセル面を下面とし、アクティブマトリックス駆動回路の画素電極側を上面としてエポキシ系接着層を介して接続され、フラットパネルディスプレイを構成している。
次に、電気泳動素子およびフラットパネルディスプレイの作製方法を述べる。
重量分率でTiO微粒子(白)25%、カーボンブラック(黒)2%、およびシリコーンオイルからなる分散媒と少量の界面活性剤を混合し、その後超音波分散を30分間行って白黒粒子分散液を調製した。その後、界面重合法,不溶化反応法,相分離法等の方法を用いてマイクロカプセル化した。マイクロカプセルの平均粒径は約70μmである。
また、PC基板からなる対向基板の一面に、ITOターゲットを用いてAr、Oガス雰囲気中で反応性スパッタ法によってITOを750nm成膜し、共通透明電極を形成した。
その後、前記マイクロカプセルをウレタン樹脂溶液に分散し、キャスト法を用いて前記分散液を共通透明電極上に展開し、その後溶媒を蒸発させてマイクロカプセルをウレタン樹脂に固定化し、電気泳動素子を完成させた。
その後、アクティブマトリックス駆動回路に接着剤を塗布し、アクティブマトリックス駆動回路上に電気泳動素子を載せて密着し、60℃で30分の加熱を行ってフラットパネルディスプレイを完成させた。
アクティブマトリックス駆動回路のゲート電極群に±20Vのセレクト信号を、ドレイン電極群に±20Vのデータ信号を入力すると、画素電極の電位は+電位、0V、−電位で切り替わり、データ信号に基づく画像が表示された。全白表示での反射率は30%〜35%、全黒表示での反射率は5%以下になり、コントラスト6以上の良好な画像が表示された。
また、ゲート電極、ドレイン電極の電圧を0Vとした場合も画像は表示され続け、1週間後にも画像の劣化はほとんどなく、良好なメモリー性が確認された。
本実施例のフラットパネルディスプレイは実施例6のアクティブマトリックス駆動回路を用いているので、フラットパネルディスプレイ、特に電子ペーパーの製造コストを飛躍的に低減でき、かつ良好な画像表示特性を有している。
上述した実施例において、膜厚は一例であり、適宜変更可能である。
本発明は、多層配線プリント基板、多層配線セラミック基板、多層配線フレキシブル基板の作製方法および多層配線プリント基板、多層配線セラミック基板、多層配線フレキシブル基板に適用できる。
本発明の一実施例に係る多層配線の作製方法の一例を示す要部部分断面図(その1)である。 本発明の一実施例に係る多層配線の作製方法の一例を示す要部部分断面図(その2)である。 本発明の一実施例に係る多層配線の作製方法の一例を示す要部部分断面図(その3)である。 本発明の一実施例に係る多層配線の作製方法の一例を示す要部部分断面図(その4)である。 本発明の一実施例に係る多層配線の作製方法の一例を示す要部部分断面図(その5)である。 本発明の一実施例に係る多層配線の作製方法の一例を示す要部部分断面図(その6)である。 本発明の一実施例に係る多層配線の作製方法の一例を示す要部部分断面図(その1)である。 本発明の一実施例に係る多層配線の作製方法の一例を示す要部部分断面図(その2)である。 本発明の一実施例に係る多層配線の作製方法の一例を示す要部部分断面図(その3)である。 本発明の一実施例に係る多層配線の作製方法の一例を示す要部部分断面図(その4)である。 コンタクトチェーンの評価結果を示す説明図である。 コンタクトチェーンの評価結果を示す説明図である。 コンタクトチェーンの評価結果を示す説明図である。 本発明の一実施例に係るアクティブマトリクス駆動回路の一例を示す要部部分断面図である。 本発明の一実施例に係るアクティブマトリック駆動回路の一例を示す要部部分断面図である。 第2の導電性バンプを印刷する工程でアライメントズレが発生した時の要部部分断面図である。 本発明の一実施例に係るフラットパネルディスプレイの一例を示す要部部分断面図である。 上下金属配線を接続する方法を示す要部部分断面図である。 第1の配線と銅箔が接続される方法を示す要部部分断面図である。 ビアポストを露出させる方法を示す要部部分断面図である。 金属ペーストが半導体基板を導通する方法を示す要部部分断面図である。
符号の説明
100 基板
102 第1の金属電極
104 第1の導電性バンプ
106 絶縁膜
108 第2の導電性バンプ
110 中間層
112 第2の金属電極(画素電極)
114 ドレイン電極
116 半導体層
118 ゲート絶縁膜
120 ゲート電極
122 有機半導体層
124 第2の絶縁膜

Claims (11)

  1. 第1の金属電極上に第1の導電性バンプを形成する工程と、
    第1の高分子樹脂からなる絶縁膜で、前記第1の導電性バンプを被覆する工程と、
    前記第1の導電性バンプ頭部の絶縁膜上に、導電フィラー、第2の高分子樹脂、有機溶媒から構成される第2の導電性バンプを印刷する工程と、
    前記第2の導電性バンプの有機溶媒を蒸発させる工程と
    を有し、
    前記第2の導電性バンプの有機溶媒を蒸発させる工程では、有機溶媒が前記第1の高分子樹脂を溶解して前記第1の導電性バンプと前記第2の導電性バンプとを接続することを特徴とする多層配線の作製方法。
  2. 請求項1に記載の多層配線の作製方法において、
    前記導電フィラーの主成分が金属であることを特徴とする多層配線の作製方法。
  3. 請求項1に記載の多層配線の作製方法において、
    前記第1の導電性バンプを被覆する工程では、前記第1の導電性バンプ頭部上の絶縁膜の膜厚を5μm以下となるように被覆することを特徴とする多層配線の作製方法。
  4. 請求項1に記載の多層配線の作製方法において、
    前記絶縁膜は、絶縁フィラー
    を含み、
    前記絶縁フィラーの含有量が体積分率で50%以下であることを特徴とする多層配線の作製方法。
  5. 第1の金属電極上に、第1の高分子樹脂からなる絶縁膜と、該絶縁膜を貫通する導電性バンプとを有する多層配線において、
    前記導電性バンプは、前記第1の金属電極上に設けられた第1の導電性バンプと、少なくとも導電フィラー、第2の高分子樹脂からなる第2の導電性バンプが中間層を介して接続された構造を有し、
    前記中間層は少なくとも前記第1の高分子樹脂、導電フィラー、第2の高分子樹脂からなることを特徴とする多層配線。
  6. 請求項5に記載の多層配線おいて、
    前記絶縁膜により被覆される前記有機溶媒で溶解されない第2の絶縁膜
    を有することを特徴とする多層配線。
  7. 請求項5又は6に記載の多層配線において、
    前記第2の導電性バンプと接続される第2の金属電極を有することを特徴とする多層配線。
  8. 複数の電極と半導体層とを有する薄膜トランジスタにおいて、
    前記電極の少なくともひとつが請求項5又は6に記載の多層配線によって上部電極と接続されていることを特徴とする薄膜トランジスタ。
  9. 請求項8に記載の薄膜トランジスタにおいて、
    前記半導体層を被覆する前記有機溶媒で溶解されない第2の絶縁膜を有することを特徴とする薄膜トランジスタ。
  10. 請求項8又は9に記載の薄膜トランジスタが2次元に配列されたことを特徴とするアクティブマトリックス駆動回路。
  11. 請求項10に記載のアクティブマトリックス駆動回路上に表示素子を積層したことを特徴とするフラットパネルディスプレイ。
JP2006337267A 2006-12-14 2006-12-14 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ Expired - Fee Related JP5101097B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006337267A JP5101097B2 (ja) 2006-12-14 2006-12-14 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006337267A JP5101097B2 (ja) 2006-12-14 2006-12-14 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ

Publications (2)

Publication Number Publication Date
JP2008153289A true JP2008153289A (ja) 2008-07-03
JP5101097B2 JP5101097B2 (ja) 2012-12-19

Family

ID=39655192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006337267A Expired - Fee Related JP5101097B2 (ja) 2006-12-14 2006-12-14 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ

Country Status (1)

Country Link
JP (1) JP5101097B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040743A (ja) * 2008-08-05 2010-02-18 Ricoh Co Ltd トランジスタアクティブ基板およびその製造方法並びに電気泳動ディスプレイ
JP2010103283A (ja) * 2008-10-23 2010-05-06 Toppan Printing Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
JP2010147178A (ja) * 2008-12-17 2010-07-01 Ricoh Co Ltd 有機トランジスタアレイ、表示パネル及び表示装置
JP2010272843A (ja) * 2009-04-23 2010-12-02 Seiko Epson Corp 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354562A (ja) * 1998-06-10 1999-12-24 Matsushita Electric Ind Co Ltd 半導体装置及び実装体
JP2000003933A (ja) * 1998-06-16 2000-01-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP2002118209A (ja) * 2000-08-01 2002-04-19 Nec Corp 半導体装置の実装方法及び実装構造体
JP2003518755A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 内部接続の形成方法
JP2005101552A (ja) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354562A (ja) * 1998-06-10 1999-12-24 Matsushita Electric Ind Co Ltd 半導体装置及び実装体
JP2000003933A (ja) * 1998-06-16 2000-01-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP2003518755A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 内部接続の形成方法
JP2002118209A (ja) * 2000-08-01 2002-04-19 Nec Corp 半導体装置の実装方法及び実装構造体
JP2005101552A (ja) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040743A (ja) * 2008-08-05 2010-02-18 Ricoh Co Ltd トランジスタアクティブ基板およびその製造方法並びに電気泳動ディスプレイ
JP2010103283A (ja) * 2008-10-23 2010-05-06 Toppan Printing Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
JP2010147178A (ja) * 2008-12-17 2010-07-01 Ricoh Co Ltd 有機トランジスタアレイ、表示パネル及び表示装置
JP2010272843A (ja) * 2009-04-23 2010-12-02 Seiko Epson Corp 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器

Also Published As

Publication number Publication date
JP5101097B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
JP4994727B2 (ja) 有機トランジスタアクティブ基板とその製造方法および該有機トランジスタアクティブ基板を用いた電気泳動ディスプレイ
TWI334322B (en) Multilayer wiring structure and method of manufacturing the same,flat panel display and method of manufacturing the same , printed board , ceranic substrate , element substrate , and flat panel display device
CN100565307C (zh) 半导体器件及其制备方法,液晶电视系统,和el电视系统
US20050285987A1 (en) Active matrix substrate and manufacturing method thereof, and electronic device
US8097488B2 (en) Method for forming pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display
JP5386852B2 (ja) 積層構造体、半導体装置、積層構造体の製造方法及び半導体装置の製造方法
JP5101097B2 (ja) 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ
JP5073194B2 (ja) フラットパネルディスプレイおよびその作製方法
EP2307199A1 (en) Screen plate, interlayer insulation film, circuit board, active matrix circuit board, and image display apparatus
JP2013004649A (ja) 膜の製造方法および表示装置の製造方法
JP2010238873A (ja) フレキシブル半導体装置およびその製造方法
JP5434510B2 (ja) 回路基板、画像表示装置、回路基板の製造方法及び画像表示装置の製造方法
JP2007227595A (ja) 有機薄膜トランジスタの製造方法
JP2016017753A (ja) 圧力センサ装置
JP2006261528A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2015233044A (ja) 有機半導体素子の製造方法および有機半導体素子
JP5195001B2 (ja) 回路基板の製造方法、回路基板、アクティブマトリックス回路基板、画像表示装置
JP2009026900A (ja) 積層構造体、電子素子及びそれらの製造方法、表示装置
JP5504633B2 (ja) 多層配線構造体、その製造方法、および表示装置
TW201719766A (zh) 電子裝置的製造方法
JP5381244B2 (ja) 薄膜トランジスタアレイの製造方法及び表示装置
WO2017026127A1 (ja) 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材
JP6435651B2 (ja) 有機半導体素子
JP2006308922A (ja) 液晶表示装置及びその製造方法
JP6627437B2 (ja) 薄膜トランジスタアレイ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees