JP2008151719A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2008151719A JP2008151719A JP2006342003A JP2006342003A JP2008151719A JP 2008151719 A JP2008151719 A JP 2008151719A JP 2006342003 A JP2006342003 A JP 2006342003A JP 2006342003 A JP2006342003 A JP 2006342003A JP 2008151719 A JP2008151719 A JP 2008151719A
- Authority
- JP
- Japan
- Prior art keywords
- code
- circuit
- serial data
- data
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】半導体集積回路は、パターンジェネレータにより生成したテスト用パラレルデータをシリアライザによりシリアルデータに変換し、そのシリアルデータをデシリアライザによりパラレルデータに変換し、エラーディテクタによりテスト用パラレルデータと照合しビット・エラー・レートを算出する。その際、CDR回路により生成されたリカバークロックの位相を位相調整回路によりコードに対応したシフト量分シフトし、対応するコードと算出したビット・エラー・レートをレジスタに記憶した後、レジスタに記憶されたコードとコードに対するビット・エラー・レートを読み出し、演算回路によりシリアルデータのジッタ量を算出する。
【選択図】図1
Description
上記シリアルデータの変化点を検出してリカバークロックを生成し、上記シリアルデータとともに出力するCDR回路と、
上記リカバークロックの位相をコードに対応したシフト量分シフトする位相調整回路と、
上記コードとそのコードに対応するビット・エラー・レートを記憶するレジスタとを備える半導体集積回路を提供するものである。
図2は本発明の半導体集積回路に用いられる位相調整回路の内部構成を表す一実施形態の概略図である。図2に示す位相調整回路18は、入力されるクロックとシリアルデータの位相を遅らせることができる回路であって、コード発生回路22と、位相インタポレータ23、および0.5UIの遅延回路24と1UIの遅延回路25とを備える。
図3は、表1に従った所定のコードに対応した1,0の判定タイミングを示す図である。図に示すように、例えば、コード0x00ではシフト量0UIのタイミングで、コード0x10ではシフト量0.5UIのタイミングで、コード0x1Fではシフト量0.96875UIのタイミングでデータの1,0の判定を行なっている。
11 パターンジェネレータ
12 エラーディテクタ
13,32 BIST回路
15 シリアライザ
14,16,33,34 セレクタ
17 CDR回路
18 位相調整回路
19 デシリアライザ
20 レジスタ
21 演算回路
22 コード発生回路
23 位相インタポレータ
24 0.5UI遅延回路
25 1UI遅延回路
31 トランシーバ
35 トランスミッタ部
36 レシーバ部
Claims (3)
- テスト用パラレルデータを生成するパターンジェネレータと、該テスト用パラレルデータをシリアルデータに変換するシリアライザと、前記シリアルデータを入力してパラレルデータに変換するデシリアライザと、前記テスト用パラレルデータと前記デシリアライザにより変換されたパラレルデータを照合しビット・エラー・レートを算出するエラーディテクタを有する半導体集積回路において、
前記シリアルデータの変化点を検出してリカバークロックを生成し、前記シリアルデータとともに出力するCDR回路と、
前記リカバークロックの位相をコードに対応したシフト量分シフトする位相調整回路と、
前記コードと該コードに対応するビット・エラー・レートを記憶するレジスタとを備えたことを特徴とする半導体集積回路。 - 前記レジスタに記憶されたコードと該コードに対するビット・エラー・レートを読み出し、前記シリアルデータのジッタ量を算出する演算回路とを備えたことを特徴とする請求項1に記載の半導体集積回路。
- 前記位相調整回路は、前記リカバークロックの位相シフト量に対応したコードを順次発生するコード発生回路と、前記コードに従って前記リカバークロックの位相をシフトする位相インタポレータとを備えたことを特徴とする請求項1又は2に記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006342003A JP4971777B2 (ja) | 2006-12-20 | 2006-12-20 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006342003A JP4971777B2 (ja) | 2006-12-20 | 2006-12-20 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008151719A true JP2008151719A (ja) | 2008-07-03 |
JP4971777B2 JP4971777B2 (ja) | 2012-07-11 |
Family
ID=39654023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006342003A Active JP4971777B2 (ja) | 2006-12-20 | 2006-12-20 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4971777B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010261859A (ja) * | 2009-05-08 | 2010-11-18 | Advantest Corp | 試験装置、試験方法、および、デバイス |
JP2011077709A (ja) * | 2009-09-29 | 2011-04-14 | Anritsu Corp | 信号発生検出装置及び信号発生検出方法 |
JP2014521955A (ja) * | 2011-07-25 | 2014-08-28 | クアルコム,インコーポレイテッド | 高速ビットクロックなしの高速データ試験 |
US8847646B2 (en) | 2013-02-27 | 2014-09-30 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
WO2017098648A1 (ja) * | 2015-12-10 | 2017-06-15 | 株式会社日立製作所 | 半導体集積回路のジッタ観測方法及びそのジッタ観測システム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10267999A (ja) * | 1997-03-27 | 1998-10-09 | Nec Corp | Pllジッタ測定方法及び集積回路 |
WO2005013573A1 (ja) * | 2003-08-04 | 2005-02-10 | Advantest Corporation | 試験方法、通信デバイス、及び試験システム |
JP2005077274A (ja) * | 2003-09-01 | 2005-03-24 | Toshiba Corp | 半導体集積回路装置及びそのテスト方法 |
-
2006
- 2006-12-20 JP JP2006342003A patent/JP4971777B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10267999A (ja) * | 1997-03-27 | 1998-10-09 | Nec Corp | Pllジッタ測定方法及び集積回路 |
WO2005013573A1 (ja) * | 2003-08-04 | 2005-02-10 | Advantest Corporation | 試験方法、通信デバイス、及び試験システム |
JP2005077274A (ja) * | 2003-09-01 | 2005-03-24 | Toshiba Corp | 半導体集積回路装置及びそのテスト方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010261859A (ja) * | 2009-05-08 | 2010-11-18 | Advantest Corp | 試験装置、試験方法、および、デバイス |
JP2011077709A (ja) * | 2009-09-29 | 2011-04-14 | Anritsu Corp | 信号発生検出装置及び信号発生検出方法 |
JP2014521955A (ja) * | 2011-07-25 | 2014-08-28 | クアルコム,インコーポレイテッド | 高速ビットクロックなしの高速データ試験 |
US8847646B2 (en) | 2013-02-27 | 2014-09-30 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
WO2017098648A1 (ja) * | 2015-12-10 | 2017-06-15 | 株式会社日立製作所 | 半導体集積回路のジッタ観測方法及びそのジッタ観測システム |
Also Published As
Publication number | Publication date |
---|---|
JP4971777B2 (ja) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5174493B2 (ja) | 半導体集積回路装置及びアイ開口マージン評価方法 | |
US7869544B2 (en) | System for measuring an eyewidth of a data signal in an asynchronous system | |
US20040170244A1 (en) | Receiver for clock and data recovery and method for calibrating sampling phases in a receiver for clock and data recovery | |
US20050193290A1 (en) | Built-in self test method and apparatus for jitter transfer, jitter tolerance, and FIFO data buffer | |
JP2007184847A (ja) | クロックアンドデータリカバリ回路及びserdes回路 | |
JP3857696B2 (ja) | 半導体集積回路およびその検査方法 | |
JP2008145361A (ja) | 半導体装置 | |
JP4971777B2 (ja) | 半導体集積回路 | |
JP2007519005A (ja) | ジッタを測定する方法および装置 | |
US8453043B2 (en) | Built-in bit error rate test circuit | |
US8250414B2 (en) | Method for determining an asymmetrical signal lag of a signal path inside an integrated circuit | |
JP4940846B2 (ja) | 通信試験回路及び通信インタフェース回路並びに通信試験方法 | |
JP5074300B2 (ja) | 半導体装置 | |
KR20050085898A (ko) | 반도체 시험 장치 | |
US20090271133A1 (en) | Clock jitter measurement circuit and integrated circuit having the same | |
US8711996B2 (en) | Methods and apparatus for determining a phase error in signals | |
US10033523B1 (en) | Circuit for and method of measuring latency in an integrated circuit | |
US7532995B1 (en) | Interpolator testing circuit | |
JP3854883B2 (ja) | ビット同期回路及び半導体装置 | |
JP4257830B2 (ja) | データ送受信装置 | |
JPWO2008152695A1 (ja) | 電子装置、電子装置の試験方法 | |
US7620515B2 (en) | Integrated circuit with bit error test capability | |
JP5131025B2 (ja) | デジタル信号遅延測定回路、及びデジタル信号遅延測定方法 | |
JP4338720B2 (ja) | ビット同期回路 | |
JPH04178047A (ja) | スキュー補償方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090213 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120406 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4971777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |