JP2008147218A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2008147218A
JP2008147218A JP2006329114A JP2006329114A JP2008147218A JP 2008147218 A JP2008147218 A JP 2008147218A JP 2006329114 A JP2006329114 A JP 2006329114A JP 2006329114 A JP2006329114 A JP 2006329114A JP 2008147218 A JP2008147218 A JP 2008147218A
Authority
JP
Japan
Prior art keywords
semiconductor element
metal plate
metal
jig
metal block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006329114A
Other languages
Japanese (ja)
Other versions
JP4765918B2 (en
Inventor
Hirotoshi Kusama
啓年 草間
Tomomi Okumura
知巳 奥村
Kuniaki Masamitsu
真光　　邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006329114A priority Critical patent/JP4765918B2/en
Publication of JP2008147218A publication Critical patent/JP2008147218A/en
Application granted granted Critical
Publication of JP4765918B2 publication Critical patent/JP4765918B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the influence of warpage of a metal plate due to the tolerance of stacked parts, concerning the method of manufacturing a semiconductor device wherein a first metal plate, a semiconductor element, a metal block, and a second metal plate are stacked sequentially, and they are bonded by means of solder therebetween. <P>SOLUTION: In a bonding step where the outer faces 22 and 23 of both metal plates 20 and 30 in the laminate 100 are supported by jigs 200 and 300 and they are soldered; a contact face 310 to be brought into contact with the outer face 32 of the second metal plate 30 in the second jig 300 is provided at a position overlapping a region, where a semiconductor element 10 and a metal block 40 in the laminate 100 are stacked, so that it is not provided at other positions that do not overlap the region where the semiconductor element 10 and the metal block 40 in the laminate 100 are stacked. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、第１の金属板、半導体素子、金属ブロック、第２の金属板を順次積層し、これら各部の間を、はんだを介して接合してなる半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device in which a first metal plate, a semiconductor element, a metal block, and a second metal plate are sequentially laminated, and these parts are joined via solder.

この種の半導体装置として、半導体素子と、半導体素子の一面に第１のはんだ層を介して接合され電極と放熱体とを兼ねる第１の金属板と、半導体素子の他面に第２のはんだ層を介して接合された金属ブロックと、金属ブロックにおける半導体素子側の面とは反対側の面に第３のはんだ層を介して接合され電極と放熱体とを兼ねる第２の金属板と、を備えるものが提案されている（たとえば、特許文献１参照）。   As a semiconductor device of this type, a semiconductor element, a first metal plate joined to one surface of the semiconductor element via a first solder layer and serving as an electrode and a radiator, and a second solder on the other surface of the semiconductor element A metal block joined via a layer, and a second metal plate joined via a third solder layer to a surface opposite to the semiconductor element side of the metal block and serving as an electrode and a radiator, Have been proposed (see, for example, Patent Document 1).

このような半導体装置は、第１の金属板と半導体素子との間、半導体素子と金属ブロックとの間、金属ブロックと第２の金属板との間にそれぞれ、はんだ箔としてのはんだ層を配置した後、はんだの融点以上に昇温することによりはんだを溶かし、各部品の接合を行うことで製造される。   In such a semiconductor device, a solder layer as a solder foil is disposed between the first metal plate and the semiconductor element, between the semiconductor element and the metal block, and between the metal block and the second metal plate, respectively. Then, it is manufactured by melting the solder by raising the temperature to the melting point of the solder or higher and joining the components.

また、上記特許文献１に記載の半導体装置では、半導体素子を接合する第１および第２のはんだ層について、当該はんだ層の中に金属の球状粒子を埋設することにより、これらはんだ層の厚さを一定のものに保持している。   Further, in the semiconductor device described in Patent Document 1, with respect to the first and second solder layers for joining the semiconductor elements, the thickness of these solder layers is embedded by embedding metal spherical particles in the solder layer. Is kept constant.

また、同文献では、金属ブロックと第２の金属板とを接合する第３のはんだ層について、このはんだ量を過剰に供給することによって、積層体の寸法公差による装置体格のばらつきを適切に防止している。また、はみ出した余剰はんだは、第２の金属板に溝を設けることによって吸収し、装置全体の寸法を調整する手段が用いられている。
特開２００５−１３６０１８号公報 In the same document, the third solder layer for joining the metal block and the second metal plate is supplied with an excessive amount of this solder, thereby appropriately preventing variation in the device size due to the dimensional tolerance of the laminate. is doing. Moreover, the excess solder which protruded is absorbed by providing a groove | channel in a 2nd metal plate, and the means to adjust the dimension of the whole apparatus is used.
JP 2005-136018 A

図８は、本発明者が従来技術に基づいて試作した製造方法におけるはんだの接合工程を示す工程図である。   FIG. 8 is a process diagram showing a solder joining process in a manufacturing method experimentally manufactured by the present inventor based on the prior art.

この場合、第１の金属板２０、第１のはんだ層５１、半導体素子１０、第２のはんだ層５２、金属ブロック４０、第３のはんだ層５３、第２の金属板３０を順次積層してなる積層体１００を形成する。   In this case, the first metal plate 20, the first solder layer 51, the semiconductor element 10, the second solder layer 52, the metal block 40, the third solder layer 53, and the second metal plate 30 are sequentially laminated. A laminated body 100 is formed.

そして、この積層体１００における第１の金属板２０の外面２２を第１の治具２００の接触面２１０に接触させて支持するとともに、第２の金属板３０の外面３２を第２の治具３００の接触面３１０に接触させて支持した状態で、各はんだ層５１〜５３をリフローさせてはんだ付けを行うことにより製造される。   Then, the outer surface 22 of the first metal plate 20 in the laminate 100 is supported by being brought into contact with the contact surface 210 of the first jig 200, and the outer surface 32 of the second metal plate 30 is supported by the second jig. It is manufactured by reflowing each of the solder layers 51 to 53 in a state where it is in contact with and supported by the contact surface 310 of 300.

ここで、積層体１００の各部品の公差を吸収するために、必ずはんだ量を過剰に供給しなければならない。特に、この種の半導体装置では、各金属板２０、３０の平面サイズが、それ以外の積層部品１０、４０よりも大きいため、反りやすく、また、その反りの程度も大きい。そのため、積層時には、この金属板２０、３０の反りによる公差の影響が大きく、これを吸収するために、はんだの供給量を多くせざるを得ない。   Here, in order to absorb the tolerance of each component of the laminated body 100, the amount of solder must be excessively supplied. In particular, in this type of semiconductor device, the planar size of each of the metal plates 20 and 30 is larger than that of the other laminated parts 10 and 40, so that the warp is easy and the degree of warpage is large. Therefore, at the time of lamination, the influence of the tolerance due to the warp of the metal plates 20 and 30 is large, and in order to absorb this, the supply amount of solder must be increased.

ここで、今後、半導体装置における放熱性の向上や電流定格の増大といった要望に合わせて、金属板２０、３０の平面サイズが大きくなることが想定され、従来のままでは、金属板２０、３０の反りの影響も大きくなると予想される。   Here, in the future, it is assumed that the planar size of the metal plates 20 and 30 will increase in accordance with demands such as an improvement in heat dissipation and an increase in current rating in the semiconductor device. The effect of warping is also expected to increase.

そして、金属板２０、３０の反りの影響が大きくなると、更なるはんだ量の増大により、はんだ層５１が半導体素子１０まであふれてきたり、はんだ層５１〜５３の厚さが増加して熱抵抗が高くなったりすることが予想される。   And if the influence of the curvature of the metal plates 20 and 30 becomes large, the solder layer 51 overflows to the semiconductor element 10 due to the further increase in the amount of solder, or the thickness of the solder layers 51 to 53 increases and the thermal resistance increases. It is expected to increase.

また、上記特許文献１のように、金属板３０にはんだ吸収用の溝８０（図８参照）を設ける場合には、その溝形状の拡大による歪みにより金属板の反りが増大したり、はんだ付け領域よりも先に溝８０にはんだがまわってしまい、はんだ付け領域におけるはんだの不足が発生したりするなどの不具合も予想される。   In addition, when the metal plate 30 is provided with a groove 80 for absorbing solder (see FIG. 8) as in Patent Document 1, warping of the metal plate increases due to distortion due to expansion of the groove shape, or soldering. It is also anticipated that the solder will turn into the groove 80 prior to the region, causing a shortage of solder in the soldering region.

本発明は、上記問題に鑑みてなされたものであり、第１の金属板、半導体素子、金属ブロック、第２の金属板を順次積層し、これら各部の間を、はんだを介して接合してなる半導体装置の製造方法において、積層する部品の公差における金属板の反りの影響を低減することを目的とする。   The present invention has been made in view of the above problems, and a first metal plate, a semiconductor element, a metal block, and a second metal plate are sequentially laminated, and these parts are joined via solder. In the manufacturing method of the semiconductor device which becomes, it aims at reducing the influence of the curvature of a metal plate in the tolerance of the components to laminate | stack.

上記目的を達成するため、本発明は、積層体（１００）における両金属板（２０、３０）の外面（２２、２３）を治具（２００、３００）で支持してはんだ付けを行う接合工程において、第１の治具（２００）における第１の金属板（２０）の外面（２２）に接触する接触面（２１０）、および、第２の治具（３００）における第２の金属板（３０）の外面（３２）に接触する接触面（３１０）のうち少なくとも一方の接触面（２１０）を、積層体（１００）のうち半導体素子（１０）および金属ブロック（４０）が積層されている部位と重なる位置に設けるとともに、積層体（１００）のうち半導体素子（１０）および金属ブロック（２０）が積層されている部位と重ならない位置には設けないようにすることを、第１の特徴とする。   In order to achieve the above-described object, the present invention provides a joining step in which the outer surfaces (22, 23) of both metal plates (20, 30) in the laminate (100) are soldered while being supported by jigs (200, 300). The contact surface (210) of the first jig (200) contacting the outer surface (22) of the first metal plate (20), and the second metal plate ( 30) At least one contact surface (210) of the contact surfaces (310) contacting the outer surface (32) of the stacked body (100) is laminated with the semiconductor element (10) and the metal block (40). The first feature is that it is provided at a position that overlaps with the part and is not provided at a position that does not overlap with the part where the semiconductor element (10) and the metal block (20) are stacked in the stacked body (100). And

それによれば、接合工程にて、当該少なくとも一方の接触面（３１０）を有する治具（３００）は、当該少なくとも一方の接触面（３１０）が接触するべき金属板（３０）に対して、積層体（１００）のうち半導体素子（１０）および金属ブロック（２０）が積層されている部位と重なる位置では接触し、当該積層されている部位と重ならない位置では接触しないものとなる。   According to this, in the joining step, the jig (300) having the at least one contact surface (310) is laminated on the metal plate (30) with which the at least one contact surface (310) is to contact. In the body (100), the semiconductor element (10) and the metal block (20) are in contact with each other at a position overlapping with the stacked portion, and the body (100) is not in contact with the stacked portion.

そのため、従来のように、積層体（１００）において両金属板（２０、３０）の全体を支持するのではなく、実質的に半導体素子（１０）および金属ブロック（４０）の存在する部位と重なる部分のみを、両治具（２００、３００）によって支持した状態で、はんだ付けを行うことになるため、金属板の反りによる寸法公差を実質的に排除した形となる。よって、積層する部品の公差における金属板の反りの影響を低減することができる。   Therefore, unlike the conventional case, the laminate (100) does not support the entire metal plates (20, 30), but substantially overlaps with the portions where the semiconductor element (10) and the metal block (40) are present. Since soldering is performed in a state where only the portion is supported by both jigs (200, 300), the dimensional tolerance due to the warpage of the metal plate is substantially eliminated. Therefore, it is possible to reduce the influence of the warp of the metal plate on the tolerance of the components to be laminated.

ここで、上記接合工程において、積層体（１００）の積層方向から眺めたとき、上記少なくとも一方の接触面（３１０）を、半導体素子（１０）および金属ブロック（４０）のうち平面サイズの小さい方の外形の範囲内に位置させることにより、上記少なくとも一方の接触面（３１０）を、積層体（１００）のうち半導体素子（１０）および金属ブロック（４０）が積層されている部位と重なる位置にのみ設けてもよい。   Here, in the bonding step, when viewed from the stacking direction of the stacked body (100), the at least one contact surface (310) has the smaller planar size of the semiconductor element (10) and the metal block (40). The at least one contact surface (310) is positioned so as to overlap the portion of the stacked body (100) where the semiconductor element (10) and the metal block (40) are stacked. May be provided only.

また、上記少なくとも一方の接触面（３１０）の幅（Ｗ１）を、半導体素子（１０）および金属ブロック（４０）のうち小さい方の幅（Ｗ２）よりも小さいものとし、上記接合工程では、上記少なくとも一方の接触面（３１０）を、積層体（１００）の積層方向から眺めたとき、当該小さい方の幅（Ｗ２）の内部に収まるように位置させてもよい。   The width (W1) of the at least one contact surface (310) is smaller than the smaller width (W2) of the semiconductor element (10) and the metal block (40). At least one contact surface (310) may be positioned so as to be within the smaller width (W2) when viewed from the stacking direction of the stacked body (100).

それによれば、積層体（１００）のうち実質的に半導体素子（１０）および金属ブロック（４０）の存在する部位と重なる部分のみが両治具（２００、３００）によって支持された状態を、実現する上で好ましい。   According to this, a state is realized in which only the portion of the laminate (100) that overlaps with the portion where the semiconductor element (10) and the metal block (40) are present is supported by both jigs (200, 300). This is preferable.

また、第２の金属板（３０）の内面（３２）のうち金属ブロック（４０）の配置領域の外周に、第３のはんだ層（５３）からはみだした余剰のはんだを吸収する環状の溝（８０）を設けた場合においては、第２の金属板（３０）の外面（３２）のうちこの溝（８０）に対応する部位には、当該溝（８０）の形成による膨らみ（８１）が存在する可能性が多い。   In addition, an annular groove (absorbing excess solder protruding from the third solder layer (53) on the outer periphery of the arrangement region of the metal block (40) in the inner surface (32) of the second metal plate (30). 80), the bulge (81) due to the formation of the groove (80) is present in the portion corresponding to the groove (80) in the outer surface (32) of the second metal plate (30). There are many possibilities.

そのとうな場合においては、第２の金属板（３０）の外面（３２）に接触する第２の治具（３００）における接触面（３１０）を、積層体（１００）の積層方向から眺めたとき溝（８０）の内周に位置させるようにすれば、そのような膨らみ（８１）が当該接触面（３１０）に接触しないようにできるため、当該膨らみ（８１）の公差の影響を排除することができる。   In such a case, the contact surface (310) of the second jig (300) that contacts the outer surface (32) of the second metal plate (30) is viewed from the stacking direction of the stacked body (100). When the groove (80) is positioned on the inner periphery, the bulge (81) can be prevented from coming into contact with the contact surface (310), thereby eliminating the influence of the tolerance of the bulge (81). be able to.

また、半導体素子（１０）は複数個でもよいが、特に半導体素子（１０）が３個以上設けられている場合、当該３個の半導体素子（１０）が同一直線上に配置されていると、この３個の半導体素子（１０）と重なる位置に上記接触面を設けることになるが、この場合、金属板の反りにより３個の接触面のうちの１個にて接触が行われなくなるおそれがある。この点を考慮すれば、３個の半導体素子（１０）が同一直線上には配置されていないことが好ましい。   In addition, a plurality of semiconductor elements (10) may be provided. In particular, when three or more semiconductor elements (10) are provided, when the three semiconductor elements (10) are arranged on the same straight line, The contact surface is provided at a position overlapping with the three semiconductor elements (10), but in this case, there is a possibility that contact may not be performed on one of the three contact surfaces due to warpage of the metal plate. is there. Considering this point, it is preferable that the three semiconductor elements (10) are not arranged on the same straight line.

また、本発明は、積層体（１００）における両金属板（２０、３０）の外面（２２、２３）を治具（２００、３００）で支持してはんだ付けを行う接合工程において、両金属板（２０、３０）の間において半導体素子（１０）および金属ブロック（４０）の外側の近傍に、両金属板（２０、３０）の内面（２１、３１）に接触して両金属板（２０、３０）の間隔を保持するとともに両金属板（２０、３０）、半導体素子（１０）、金属ブロック（４０）および各はんだ層（５１〜５３）よりも熱膨張率の高い保持部材（４００）を介在させた状態で、はんだ付けを行うことを、第２の特徴とする。   Further, the present invention provides a method for bonding both metal plates in a joining step in which the outer surfaces (22, 23) of both metal plates (20, 30) in the laminate (100) are supported by a jig (200, 300) and soldered. (20, 30), in the vicinity of the outside of the semiconductor element (10) and the metal block (40), in contact with the inner surfaces (21, 31) of both metal plates (20, 30). 30) and holding member (400) having a higher thermal expansion coefficient than both metal plates (20, 30), semiconductor element (10), metal block (40) and each solder layer (51-53). The second feature is to perform soldering in an intervening state.

それによれば、半導体素子（１０）および金属ブロック（４０）の近傍にて保持部材（４００）により両金属板（２０、３０）の間隔を保持してはんだ付けを行うため、実質的に半導体素子（１０）および、金属ブロック（４０）の存在する部位と重なる部分のみを、両治具（２００、３００）によって支持した状態で、はんだ付けを行うことになる。そのため、両金属板の反りによる寸法公差を実質的に排除した形となり、積層する部品の公差における金属板の反りの影響を低減することができる。   According to this, since the soldering is performed by holding the gap between the metal plates (20, 30) by the holding member (400) in the vicinity of the semiconductor element (10) and the metal block (40), the semiconductor element substantially (10) Soldering is performed in a state where only the portion overlapping the portion where the metal block (40) exists is supported by both jigs (200, 300). Therefore, the dimensional tolerance due to the warpage of both metal plates is substantially eliminated, and the influence of the warpage of the metal plate on the tolerance of the components to be laminated can be reduced.

また、保持部材（４００）を、両金属板（２０、３０）、半導体素子（１０）、金属ブロック（４０）および各はんだ層（５１〜５３）よりも熱膨張率の高いものとすることで、はんだ付け後に保持部材（４００）を取り除きやすくなる。   Moreover, by making a holding member (400) have a higher thermal expansion coefficient than both metal plates (20, 30), a semiconductor element (10), a metal block (40), and each solder layer (51-53). It becomes easy to remove the holding member (400) after soldering.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置Ｓ１の概略断面構成を示す図である。図１に示されるように、本実施形態の半導体装置Ｓ１は、半導体素子１０と、第１の金属板２０と、第２の金属板３０と、金属ブロック４０と、これらの間に介在する各はんだ層５１、５２、５３とを備えて構成されている。 (First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of a semiconductor device S1 according to the first embodiment of the present invention. As shown in FIG. 1, the semiconductor device S1 of this embodiment includes a semiconductor element 10, a first metal plate 20, a second metal plate 30, a metal block 40, and each interposed therebetween. Solder layers 51, 52, and 53 are provided.

この構成の場合、第１の金属板２０および第２の金属板３０は、金属よりなる板状のものであり、両金属板２０、３０は、互いの内面２１、３１を対向させ、外面２２、３２を外側に向けた状態で対向して配置されている。   In the case of this configuration, the first metal plate 20 and the second metal plate 30 are plate-like ones made of metal, and both the metal plates 20 and 30 face each other's inner surfaces 21 and 31 and the outer surface 22. , 32 are opposed to each other with the outside facing outward.

そして、第１の金属板２０と第２の金属板３０との間には、第１の金属板２０側から第２の金属板３０側へ向かって、はんだ層５１〜５３を介して半導体素子１０、金属ブロック４０が順次積層されている。   And between the 1st metal plate 20 and the 2nd metal plate 30, it is a semiconductor element via the solder layers 51-53 toward the 2nd metal plate 30 side from the 1st metal plate 20 side. 10 and metal blocks 40 are sequentially stacked.

ここで、各部間に介在する各はんだ層５１〜５３は、鉛フリーはんだなどの一般的な共晶はんだ材料により構成されている。具体的には、半導体素子１０の一面（図１中の半導体素子１０の下面）と第１の金属板２０の内面２１との間は、第１のはんだ層５１によって接合されている。   Here, each solder layer 51-53 interposed between each part is comprised with common eutectic solder materials, such as lead-free solder. Specifically, one surface of the semiconductor element 10 (the lower surface of the semiconductor element 10 in FIG. 1) and the inner surface 21 of the first metal plate 20 are joined by a first solder layer 51.

また、半導体素子１０の一面とは反対側の他面（図１中の半導体素子１０の上面）と金属ブロック４０との間は、第２のはんだ層５２によって接合されている。さらに、金属ブロック４０と第２の金属板３０の内面３２との間は、第３のはんだ層５３によって接合されている。   Further, the second solder layer 52 joins the other surface (the upper surface of the semiconductor element 10 in FIG. 1) opposite to the one surface of the semiconductor element 10 and the metal block 40. Further, the metal block 40 and the inner surface 32 of the second metal plate 30 are joined by a third solder layer 53.

これにより、上記構成においては、半導体素子１０の一面では、第１のはんだ層５１から第１の金属板２０を介して放熱が行われ、半導体素子１０の他面では、第２のはんだ層５２、金属ブロック４０、第３のはんだ層５３および第２の金属板３０を介して放熱が行われる構成となっている。   As a result, in the above configuration, heat is radiated from the first solder layer 51 through the first metal plate 20 on one surface of the semiconductor element 10, and the second solder layer 52 on the other surface of the semiconductor element 10. The heat dissipation is performed through the metal block 40, the third solder layer 53, and the second metal plate 30.

半導体素子１０としては、その一面と他面とに第1の金属板２０、金属ブロック４０をはんだ付けできるものであれば、特に限定されるものではない。本実施形態の半導体素子１０としては、たとえばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やサイリスタ等のパワー半導体素子から構成することができる。この半導体素子１０の形状は、この種の一般的な半導体装置と同様に、矩形板状のものにできる。   The semiconductor element 10 is not particularly limited as long as the first metal plate 20 and the metal block 40 can be soldered to one surface and the other surface. The semiconductor element 10 of the present embodiment can be composed of a power semiconductor element such as an IGBT (insulated gate bipolar transistor) or a thyristor, for example. The shape of the semiconductor element 10 can be a rectangular plate as in this type of general semiconductor device.

また、第１の金属板２０、第２の金属板３０および金属ブロック４０は、たとえば銅合金もしくはアルミ合金等の熱伝導性及び電気伝導性の良い金属で構成されている。また、金属ブロック４０としては、一般的な鉄合金を用いてもよい。   Moreover, the 1st metal plate 20, the 2nd metal plate 30, and the metal block 40 are comprised with the metal with good heat conductivity and electrical conductivity, such as a copper alloy or an aluminum alloy, for example. Further, as the metal block 40, a general iron alloy may be used.

このように半導体素子１０の両面を各金属体２０、４０で挟んだ構成の場合、第１の金属板２０および第２の金属板３０は、半導体素子１０における図示しない各電極（たとえば、コレクタ電極やエミッタ電極等）に対して、はんだ層５１、５２、５３や金属ブロック４０を介して電気的にも接続されている。   Thus, when the both surfaces of the semiconductor element 10 are sandwiched between the metal bodies 20 and 40, the first metal plate 20 and the second metal plate 30 are not shown in the semiconductor element 10 with electrodes (for example, collector electrodes). And the emitter electrode, etc.) are also electrically connected via the solder layers 51, 52, 53 and the metal block 40.

また、第１の金属板２０は、たとえば、全体としてほぼ長方形状の板材として構成されている。また、この第１の金属板２０には、端子部２３が図１中の左方へ向けて延びるように突設されている。   Moreover, the 1st metal plate 20 is comprised as a substantially rectangular-shaped board | plate material as a whole, for example. Further, the first metal plate 20 is provided with a terminal portion 23 protruding so as to extend leftward in FIG.

また、本実施形態では、金属ブロック４０は半導体素子１０よりも平面サイズが小さいものであり、この種の一般的な半導体装置と同様に、半導体素子１０よりも１回り小さい程度の大きさの矩形状の板材として構成されている。そして、金属ブロック４０は、半導体素子１０の外周端部の内側に収まるように配置されている（図１および後述の図２（ｂ）参照）。   In the present embodiment, the metal block 40 has a plane size smaller than that of the semiconductor element 10 and, like this general semiconductor device, has a rectangular size that is slightly smaller than the semiconductor element 10. It is comprised as a shape board | plate material. And the metal block 40 is arrange | positioned so that it may be settled inside the outer peripheral edge part of the semiconductor element 10 (refer FIG. 1 and FIG.2 (b) mentioned later).

なお、この金属ブロック４０は、半導体素子１０と第２の金属板３０とを電気的に接続する電極として機能するとともに、半導体素子１０と後述する制御端子６０との間のワイヤボンディングを行うにあたって、ボンディングワイヤ７０の高さを維持するために、半導体素子１０の他面と第２の金属板３０の内面３２との間の高さを確保する役目を果たしている。   The metal block 40 functions as an electrode for electrically connecting the semiconductor element 10 and the second metal plate 30 and performs wire bonding between the semiconductor element 10 and a control terminal 60 described later. In order to maintain the height of the bonding wire 70, it plays the role of ensuring the height between the other surface of the semiconductor element 10 and the inner surface 32 of the second metal plate 30.

さらに、第２の金属板３０も、たとえば、全体としてほぼ長方形状の板材で構成されており、端子部３３が図１中の左方へ向けて延びるように突設されている。ここで、第１の金属板２０の端子部２３および第２の金属板３０の端子部３３は、それぞれ、図示しない外部配線部材などに接続される部位であり、それによって、半導体装置Ｓ１と外部との接続が行われるようになっている。   Furthermore, the second metal plate 30 is also formed of, for example, a substantially rectangular plate material as a whole, and the terminal portion 33 protrudes so as to extend to the left in FIG. Here, the terminal portion 23 of the first metal plate 20 and the terminal portion 33 of the second metal plate 30 are portions connected to an external wiring member or the like (not shown), whereby the semiconductor device S1 and the outside are connected to each other. Connection is made.

つまり、第１の金属板２０および第２の金属板３０は、それぞれ、電極と放熱体とを兼ねるものであって、半導体装置Ｓ１において半導体素子１０からの放熱を行う機能を有するとともに半導体素子１０の電極としての機能も有する。   That is, each of the first metal plate 20 and the second metal plate 30 serves as both an electrode and a radiator, and has a function of radiating heat from the semiconductor element 10 in the semiconductor device S1 and the semiconductor element 10. It also has a function as an electrode.

また、第１の金属板２０および第２の金属板３０は、半導体素子１０および金属ブロック４０よりも平面サイズが大きく、半導体素子１０の外周端部および金属ブロック４０の外周端部から両金属板２０、３０の周辺部がはみ出している。   The first metal plate 20 and the second metal plate 30 are larger in planar size than the semiconductor element 10 and the metal block 40, and both metal plates are formed from the outer peripheral end of the semiconductor element 10 and the outer peripheral end of the metal block 40. The peripheral part of 20 and 30 protrudes.

また、半導体素子１０の周囲には、リードフレームよりなる上記制御端子６０が設けられている。そして、半導体素子１０と制御端子６０とは、上記ワイヤ７０によって結線され、電気的に接続されている。このワイヤ７０はワイヤボンディング等により形成され、金やアルミ等からなるものである。   Further, the control terminal 60 made of a lead frame is provided around the semiconductor element 10. The semiconductor element 10 and the control terminal 60 are connected by the wire 70 and are electrically connected. The wire 70 is formed by wire bonding or the like and is made of gold, aluminum, or the like.

また、この半導体装置Ｓ１においては、第２の金属板３０の内面３２のうち金属ブロック４０の配置領域の外周には、環状の溝８０が設けられている。この溝８０は、プレス加工や切削加工等により形成された溝である。そして、溝８０は、第３のはんだ層５３からはみ出した余剰のはんだを吸収するための手段、すなわち、余剰はんだ吸収手段として構成されている。   In the semiconductor device S1, an annular groove 80 is provided on the outer periphery of the arrangement region of the metal block 40 in the inner surface 32 of the second metal plate 30. The groove 80 is a groove formed by pressing or cutting. The groove 80 is configured as a means for absorbing excess solder protruding from the third solder layer 53, that is, as excess solder absorbing means.

次に、上記した構成を有する本実施形態の半導体装置Ｓ１の製造方法について、図２を参照して説明する。   Next, a method for manufacturing the semiconductor device S1 of the present embodiment having the above-described configuration will be described with reference to FIG.

図２は、本製造方法における積層体１００の接合工程を示す工程図であり、（ａ）は治具２００、３００に積層体１００をセットした状態の概略断面図、（ｂ）は（ａ）において第２の金属板３０の内面３２および第２の治具３００を積層体１００の積層方向から眺めた概略平面図である。なお、図２（ｂ）には、半導体素子１０および金属ブロック４０の外形を破線にて示してある。   2A and 2B are process diagrams showing the bonding process of the laminated body 100 in the present manufacturing method. FIG. 2A is a schematic cross-sectional view of the laminated body 100 set on the jigs 200 and 300, and FIG. 2 is a schematic plan view of the inner surface 32 of the second metal plate 30 and the second jig 300 as viewed from the stacking direction of the stacked body 100. FIG. In FIG. 2B, the outlines of the semiconductor element 10 and the metal block 40 are indicated by broken lines.

まず、図２（ａ）に示されるように、第１の金属板２０、第１のはんだ層５１、半導体素子１０、第２のはんだ層５２、金属ブロック４０、第３のはんだ層５３、第２の金属板３０を順次積層してなる積層体１００を形成する（積層体形成工程）。   First, as shown in FIG. 2A, the first metal plate 20, the first solder layer 51, the semiconductor element 10, the second solder layer 52, the metal block 40, the third solder layer 53, the first The laminated body 100 formed by sequentially laminating the two metal plates 30 is formed (laminated body forming step).

この積層体形成工程は、具体的には、まず、第１の金属板２０の内面２１に、半導体素子１０および金属ブロック４０をはんだ付けする。この場合、第１の金属板２０の内面２１に、はんだ箔としての第１のはんだ層５１を介して半導体素子１０を積層するとともに、この半導体素子１０の上に、はんだ箔としての第２のはんだ層５２を介して金属ブロック４０を積層する。   Specifically, in the laminated body forming step, first, the semiconductor element 10 and the metal block 40 are soldered to the inner surface 21 of the first metal plate 20. In this case, the semiconductor element 10 is laminated on the inner surface 21 of the first metal plate 20 via the first solder layer 51 as the solder foil, and the second as the solder foil is formed on the semiconductor element 10. The metal block 40 is laminated via the solder layer 52.

この後、加熱装置（リフロー装置）によって、上記はんだ箔としての各はんだ層５１、５２を溶融させてから、硬化させる。この硬化により、半導体素子１０の一面（図２（ａ）中の半導体素子１０の上面）と第１の金属板２０の内面２１とは、第１のはんだ層５１によって接合され、一方、半導体素子１０の他面（図２（ａ）中の半導体素子１０の下面）と金属ブロック４０とは、第２のはんだ層５２によって接合される。   Thereafter, the solder layers 51 and 52 as the solder foil are melted and then cured by a heating device (reflow device). By this curing, one surface of the semiconductor element 10 (the upper surface of the semiconductor element 10 in FIG. 2A) and the inner surface 21 of the first metal plate 20 are joined by the first solder layer 51, while the semiconductor element The other surface 10 (the lower surface of the semiconductor element 10 in FIG. 2A) and the metal block 40 are joined by the second solder layer 52.

続いて、半導体素子１０の信号端子（例えばゲートパッド等）と制御端子６０とをワイヤボンディングする。これにより、ワイヤ７０によって半導体素子１０の当該信号端子と制御端子６０とが結線され電気的に接続される。なお、上記図２および後述する各工程図では制御端子６０およびワイヤ７０は省略してある。   Subsequently, a signal terminal (for example, a gate pad) of the semiconductor element 10 and the control terminal 60 are wire-bonded. As a result, the signal terminal of the semiconductor element 10 and the control terminal 60 are connected and electrically connected by the wire 70. Note that the control terminal 60 and the wire 70 are omitted in FIG.

次いで、金属ブロック４０と第２の金属板３０とをはんだ付けする。この場合、金属ブロック４０は、第１の金属板２０および半導体素子１０が付いており且つ上記ワイヤボンディングされた状態のものである。   Next, the metal block 40 and the second metal plate 30 are soldered. In this case, the metal block 40 includes the first metal plate 20 and the semiconductor element 10 and is in the state of wire bonding.

そして、この金属ブロック４０を、はんだ箔としての第３のはんだ層５３を介して第２の金属板３０の内面３１に搭載する。こうして、上記積層体１００が形成される。ここまでが積層体形成工程である。   And this metal block 40 is mounted in the inner surface 31 of the 2nd metal plate 30 through the 3rd solder layer 53 as solder foil. Thus, the laminate 100 is formed. This is the laminated body forming step.

次に、図２（ａ）に示されるように、この積層体１００の両金属板２０、３０の外側に治具２００、３００をセットして、接合工程を行う。ここでは、積層体１００における第１の金属板２０の外面２２を第１の治具２００に接触させて支持する。また、一方、積層体１００における第２の金属板３０の外面３２を第２の治具３００に接触させて支持する。なお、これら治具２００、３００は、たとえば鉄系金属などよりなる。   Next, as shown in FIG. 2A, jigs 200 and 300 are set on the outer sides of both metal plates 20 and 30 of the laminate 100, and a joining process is performed. Here, the outer surface 22 of the first metal plate 20 in the laminate 100 is supported by being brought into contact with the first jig 200. On the other hand, the outer surface 32 of the second metal plate 30 in the laminated body 100 is supported by being brought into contact with the second jig 300. These jigs 200 and 300 are made of, for example, an iron-based metal.

ここにおいて、本実施形態では、第２の金属板３０の外面３２を支持する第２の治具３００に改良を加えたものとし、この第２の治具３００を第１の治具２００とともに用いて、接合工程を行っている。   Here, in the present embodiment, it is assumed that the second jig 300 that supports the outer surface 32 of the second metal plate 30 has been improved, and the second jig 300 is used together with the first jig 200. The bonding process is performed.

つまり、第２の治具３００における第２の金属板３０の外面３２に接触する接触面３１０を、積層体１００のうち半導体素子１０および金属ブロック４０が積層されている部位と重なる位置に設けるとともに、積層体１００のうち半導体素子１０および金属ブロック２０が積層されている部位と重ならない位置には設けないようにしている。   That is, the contact surface 310 that contacts the outer surface 32 of the second metal plate 30 in the second jig 300 is provided at a position that overlaps the portion of the stacked body 100 where the semiconductor element 10 and the metal block 40 are stacked. The stacked body 100 is not provided at a position where it does not overlap with a portion where the semiconductor element 10 and the metal block 20 are stacked.

それにより、接合工程では、第２の治具３００は、この第２のジグ３００における接触面３１０が接触するべき第２の金属板３０に対して、積層体１００のうち半導体素子１０および金属ブロック２０が積層されている部位と重なる位置では接触し、当該積層されている部位と重ならない位置では接触しないようにしている。   Accordingly, in the joining process, the second jig 300 is configured such that the semiconductor element 10 and the metal block of the stacked body 100 are in contact with the second metal plate 30 with which the contact surface 310 of the second jig 300 is to contact. Contact is made at a position where 20 is overlapped with the laminated portion, and contact is not made at a position not overlapping with the laminated portion.

ここで、図２（ｂ）には、第２の金属板３０の内面３１上に配置された半導体素子１０および金属ブロック４０の外形が破線で示されており、上述したように、半導体素子１０の方が金属ブロック４０よりも平面サイズが大きい。   Here, in FIG. 2B, the outer shape of the semiconductor element 10 and the metal block 40 disposed on the inner surface 31 of the second metal plate 30 is indicated by broken lines. As described above, the semiconductor element 10 The plane size is larger than the metal block 40.

そして、第２の治具３００における接触面３１０が積層体１００のうち半導体素子１０および金属ブロック４０が積層されている部位と重なる位置であることとは、すなわち、積層方向から眺めたとき当該接触面３１０が図２（ｂ）中の小さい方の金属ブロック４０の外形と重なる位置にあることを意味する。つまり、積層体１００のうち半導体素子１０および金属ブロック４０が積層されている部位とは、積層体１００における積層方向への金属ブロック４０の投影と重なる部位である。   The contact surface 310 of the second jig 300 overlaps the portion of the stacked body 100 where the semiconductor element 10 and the metal block 40 are stacked. That is, the contact surface 310 when viewed from the stacking direction. It means that the surface 310 is in a position overlapping the outer shape of the smaller metal block 40 in FIG. That is, the portion of the stacked body 100 where the semiconductor element 10 and the metal block 40 are stacked is a portion that overlaps the projection of the metal block 40 in the stacking direction of the stacked body 100.

また、図２（ｂ）に示されるように、第２の治具３００における接触面３１０は、その周囲から突出した面となっており、当該接触面３１０の周囲は当該接触面３１０よりも凹んだ面となっている。   Further, as shown in FIG. 2B, the contact surface 310 in the second jig 300 is a surface protruding from the periphery thereof, and the periphery of the contact surface 310 is recessed from the contact surface 310. It has become a surface.

それにより、この凹んだ面は、第２の金属板３０の外面３２とは接触しない面となっている。こうして、第２の治具３００における接触面３１０は、積層体１００のうち半導体素子１０および金属ブロック２０が積層されている部位と重ならない位置には設けられていない構成とされている。   Thereby, the recessed surface is a surface that does not contact the outer surface 32 of the second metal plate 30. Thus, the contact surface 310 of the second jig 300 is not provided at a position in the stacked body 100 that does not overlap with the portion where the semiconductor element 10 and the metal block 20 are stacked.

また、図２に示されるように、第２の治具３００における接触面３１０およびその周囲の上記凹んだ面の外側には、積層体１００における第１の金属板２０の内面２１に接触して積層体１００を支持する支持部３２０が設けられている。   Further, as shown in FIG. 2, the contact surface 310 of the second jig 300 and the outside of the surrounding concave surface are in contact with the inner surface 21 of the first metal plate 20 in the laminate 100. A support portion 320 that supports the stacked body 100 is provided.

また、第１の治具２００における接触面２１０は、積層体１００のうち第１の金属板２０の外面２２の全面に接触するように平坦な面となっている。そして、図２（ａ）に示されるように、積層体１００の両金属板２０、３０の外側から両治具２００、３００により、積層体１００を挟み付け、このものを加熱装置にセットし、上記各はんだ層５１〜５３をリフローさせて、はんだ付けを行う。   Further, the contact surface 210 of the first jig 200 is a flat surface so as to contact the entire outer surface 22 of the first metal plate 20 in the laminate 100. Then, as shown in FIG. 2A, the laminate 100 is sandwiched by both jigs 200 and 300 from the outside of both metal plates 20 and 30 of the laminate 100, and this is set in a heating device. The solder layers 51 to 53 are reflowed and soldered.

このとき、支持部３２０により積層体１００の高さが確保される。なお、治具２００、３００としては、この支持部３２０が無くてもよい。その場合には、ネジ止めなどにより両治具２００、３００を固定することで両治具２００、３００の間隔を一定に保持して、はんだリフローを行えば、積層体１００の高さを確保できる。   At this time, the height of the stacked body 100 is secured by the support portion 320. Note that the jigs 200 and 300 may not have the support portion 320. In that case, if the jigs 200 and 300 are fixed by screwing or the like to keep the gap between the jigs 200 and 300 constant and solder reflow is performed, the height of the laminate 100 can be secured. .

こうして、各はんだ層５１、５２、５３を介して、第１の金属板２０、半導体素子１０、金属ブロック４０、第２の金属板３０間の接合および電気的・熱的接続が完了する。 そして、この接合工程の完了に伴い、上記図１に示されるような本実施形態の半導体装置Ｓ１が完成する。   In this way, the joining and electrical / thermal connection between the first metal plate 20, the semiconductor element 10, the metal block 40, and the second metal plate 30 is completed via the solder layers 51, 52, 53. With the completion of this joining process, the semiconductor device S1 of this embodiment as shown in FIG. 1 is completed.

ところで、本実施形態では、接合工程において、積層体１００のうち半導体素子１０および金属ブロック２０が積層されている部位と重なる位置では、第２の治具３００は第２の金属板３０の外面３２に接触しているが、積層体１００のうち半導体素子１０および金属ブロック２０が積層されている部位と重ならない位置では、第２の治具３００は第２の金属板３０の外面３２には接触しないようになっている。   By the way, in this embodiment, the 2nd jig | tool 300 is the outer surface 32 of the 2nd metal plate 30 in the joining process in the position which overlaps the site | part with which the semiconductor element 10 and the metal block 20 are laminated | stacked among the laminated bodies 100. The second jig 300 is in contact with the outer surface 32 of the second metal plate 30 at a position where the semiconductor element 10 and the metal block 20 are not overlapped with each other. It is supposed not to.

ちなみに、従来の接合工程では、上記図８に示したように、第２の治具３００における接触面３１０は、積層体１００のうち半導体素子１０および金属ブロック４０が積層されている部位と重なる位置、および当該部位と重ならない位置、すなわち積層体１００の全体に接触するように設けられていた。   Incidentally, in the conventional joining step, as shown in FIG. 8 above, the contact surface 310 of the second jig 300 overlaps the portion of the stacked body 100 where the semiconductor element 10 and the metal block 40 are stacked. , And a position that does not overlap with the portion, that is, the entire laminated body 100 is provided.

それに対して、本実施形態の接合工程では、はんだ付けに必要な半導体素子１０および金属ブロック４０が積層されている部位、すなわち積層方向においてはんだ層５１〜５３が存在する部位では、両金属板２０、３０は両治具２００、３００に挟み付けられた状態で支持されるが、半導体素子１０および金属ブロック４０が存在しない部位では、第２の金属板３０はフリーの状態となる。   On the other hand, in the joining process of the present embodiment, the two metal plates 20 are formed at the portion where the semiconductor element 10 and the metal block 40 necessary for soldering are laminated, that is, at the portion where the solder layers 51 to 53 are present in the lamination direction. , 30 are supported while being sandwiched between the two jigs 200, 300, but the second metal plate 30 is in a free state at a portion where the semiconductor element 10 and the metal block 40 do not exist.

そして、半導体素子１０および金属ブロック４０が存在しない部位では、第２の金属板３０が反ったとしても、その反りの部分は第２の治具３００に接触しないため、その反りの影響をほとんど受けない。   Then, even if the second metal plate 30 is warped in a portion where the semiconductor element 10 and the metal block 40 are not present, the warped portion does not come into contact with the second jig 300, so that it is hardly affected by the warp. Absent.

そのため、積層する部品の公差から金属体の反りによる公差を実質的に除外できる。よって、本実施形態によれば、積層する部品の公差における金属板の反りの影響を低減することができる。   Therefore, it is possible to substantially exclude the tolerance due to the warpage of the metal body from the tolerance of the components to be laminated. Therefore, according to this embodiment, the influence of the curvature of the metal plate in the tolerance of the components to be laminated can be reduced.

また、上記接合工程において、第２の治具３００における接触面３１０が半導体素子１０および金属ブロック４０が積層されている部位と重なる位置であることとは、当該接触面３１０の一部が図２（ｂ）中の金属ブロック４０の外形に重なっていればよい。つまり、当該接触面３１０の残部は、半導体素子１０および金属ブロック２０が積層されている部位からはみ出し、半導体素子１０および金属ブロック２０とは重ならない位置にあってもよい。   In the bonding step, the contact surface 310 of the second jig 300 overlaps with the portion where the semiconductor element 10 and the metal block 40 are laminated. A part of the contact surface 310 is shown in FIG. (B) It should just overlap with the external shape of the metal block 40 in. In other words, the remaining portion of the contact surface 310 may protrude from a portion where the semiconductor element 10 and the metal block 20 are stacked and may be at a position where the semiconductor element 10 and the metal block 20 do not overlap.

しかし、本実施形態の接合工程においては、第２の治具３００における接触面３１０は、積層体１００のうち半導体素子１０および金属ブロック４０が積層されている部位と重なる位置にのみ設けるようにしている。   However, in the bonding process of the present embodiment, the contact surface 310 of the second jig 300 is provided only at a position that overlaps the portion of the stacked body 100 where the semiconductor element 10 and the metal block 40 are stacked. Yes.

すなわち、図２（ｂ）に示されるように、積層体１００の積層方向から眺めたとき、第２の治具３００における接触面３１０は、半導体素子１０および金属ブロック４０のうち平面サイズの小さい方である金属ブロック４０の外形の範囲内に位置するように配置されている。   That is, as shown in FIG. 2B, when viewed from the stacking direction of the stacked body 100, the contact surface 310 in the second jig 300 has the smaller planar size of the semiconductor element 10 and the metal block 40. It arrange | positions so that it may be located in the range of the external shape of the metal block 40 which is.

このように、第２の治具３００における接触面３１０を金属ブロック４０の外形の内部に収めることにより、当該接触面３１０の全体が半導体素子１０および金属ブロック４０が積層されている部位と重なる位置にあるものとしている。   In this way, by placing the contact surface 310 in the second jig 300 inside the outer shape of the metal block 40, the position where the entire contact surface 310 overlaps the portion where the semiconductor element 10 and the metal block 40 are stacked. It is supposed to be in

それによれば、積層体１００のうち半導体素子１０および金属ブロック４０の存在する部位と重なる部分のみが、両治具２００、３００によって支持された状態を、完全な形で実現できる。   According to this, it is possible to realize a state in which only the portion of the stacked body 100 that overlaps with the portion where the semiconductor element 10 and the metal block 40 exist is supported by both the jigs 200 and 300.

（第２実施形態）
図３は、本発明の第３実施形態に係る半導体装置の製造方法における接合工程の要部を示す工程図であり、治具２００、３００に積層体１００をセットした状態において第２の金属板３０の内面３２および第２の治具２００を積層体１００の積層方向から眺めた概略平面図である。なお、図３には、半導体素子１０および金属ブロック４０の外形を破線にて示してあり、図３に示されていない部分は、本実施形態においても上記した図２と同様のものである。 (Second Embodiment)
FIG. 3 is a process diagram showing the main part of the bonding process in the method for manufacturing a semiconductor device according to the third embodiment of the present invention. In the state where the laminate 100 is set in the jigs 200 and 300, the second metal plate is shown. FIG. 3 is a schematic plan view of an inner surface 32 and a second jig 200 as viewed from the stacking direction of the stacked body 100. In FIG. 3, the outlines of the semiconductor element 10 and the metal block 40 are indicated by broken lines, and the portions not shown in FIG. 3 are the same as those in FIG.

本実施形態の製造方法においても、上記第１実施形態と同様の積層体形成工程を行い、その後は、接合工程を行う。   Also in the manufacturing method of this embodiment, the same laminated body formation process as the said 1st Embodiment is performed, and a joining process is performed after that.

本実施形態においても、第２の治具３００における接触面３１０が積層体１００のうち半導体素子１０および金属ブロック４０が積層されている部位と重なる位置に部分的に設けられている。そのため、上記第１実施形態と同様に、積層する部品の公差における金属板の反りの影響を低減することができる。   Also in the present embodiment, the contact surface 310 of the second jig 300 is partially provided at a position where the semiconductor element 10 and the metal block 40 are stacked in the stacked body 100. Therefore, similarly to the first embodiment, it is possible to reduce the influence of the warp of the metal plate on the tolerance of the components to be laminated.

ここで、本実施形態では、図３に示されるように、第２の治具３００における接触面３１０の全体ではなく、一部が金属ブロック４０の外形に重なっており、当該接触面３１０の残部は、半導体素子１０および金属ブロック２０が積層されている部位と重ならない位置にあるものである。   Here, in this embodiment, as shown in FIG. 3, not the entire contact surface 310 of the second jig 300 but a part thereof overlaps with the outer shape of the metal block 40, and the remaining portion of the contact surface 310. Is a position that does not overlap with the portion where the semiconductor element 10 and the metal block 20 are laminated.

具体的には、上記図２に示される第２の治具３００における接触面３１０が、第２の治具３００の中央部に孤立して設けられた島状のものであったのに対し、図３に示されるように、本実施形態の第２の治具３００における接触面３１０は、第２の治具３００の周辺部とつながる面として構成されている。   Specifically, while the contact surface 310 in the second jig 300 shown in FIG. 2 is an island-like one that is provided isolated in the center of the second jig 300, As shown in FIG. 3, the contact surface 310 in the second jig 300 of the present embodiment is configured as a surface connected to the peripheral portion of the second jig 300.

そのため、図３に示されるように、当該接触面３１０のうち第２の金属板３０の短手方向（図３中の上下方向）に沿った端部は、金属ブロック４０の外形、すなわち半導体素子１０および金属ブロック２０が積層されている部位からはみ出しており、当該積層されている部位と重ならない位置にある。   Therefore, as shown in FIG. 3, the end portion of the contact surface 310 along the short direction (vertical direction in FIG. 3) of the second metal plate 30 is the outer shape of the metal block 40, that is, the semiconductor element. 10 and the metal block 20 protrude from the portion where they are stacked, and are in a position that does not overlap with the portion where they are stacked.

しかし、本実施形態では、上記短手方向に比べて大きな反りが発生しやすい第２の金属板３０の長手方向（図３中の左右方向）においては、第２の治具３００における接触面３１０の幅Ｗ１は、金属ブロック４０の幅Ｗ２よりも小さいものであり、積層方向から眺めたとき当該接触面３１０は、金属ブロック４０の幅Ｗ２の内部に収まるように位置している。   However, in the present embodiment, the contact surface 310 of the second jig 300 is longer in the longitudinal direction (the left-right direction in FIG. 3) of the second metal plate 30 that is more likely to be warped than in the short direction. The width W1 is smaller than the width W2 of the metal block 40, and the contact surface 310 is located within the width W2 of the metal block 40 when viewed from the stacking direction.

そして、接合工程では、この状態ではんだ付けを行うため、第２の金属板３０の長手方向においては、積層体１００のうち半導体素子１０および金属ブロック４０の存在する部位と重なる部分のみが両治具２００、３００によって支持された状態となり、特に当該長手方向の反りの影響を抑制することができる。   In the joining process, since soldering is performed in this state, in the longitudinal direction of the second metal plate 30, only the portion of the stacked body 100 that overlaps with the portion where the semiconductor element 10 and the metal block 40 are present is treated. It will be in the state supported by the tools 200 and 300, and can suppress especially the influence of the curvature of the said longitudinal direction.

そして、本実施形態の製造方法においても、上記図１に示されるものと同様の半導体装置Ｓ１ができあがる。なお、本実施形態と同様の第２の治具３００における接触面３１０の幅と金属ブロック４０の幅との関係は、上記図２に示したように上記第１実施形態においても実現されることはもちろんである。   Also in the manufacturing method of the present embodiment, a semiconductor device S1 similar to that shown in FIG. 1 is completed. Note that the relationship between the width of the contact surface 310 and the width of the metal block 40 in the second jig 300 similar to that of the present embodiment is also realized in the first embodiment as shown in FIG. Of course.

（第３実施形態）
図４は、本発明の第３実施形態に係る半導体装置の製造方法における積層体１００の接合工程を示す工程図であり、（ａ）は治具２００、３００に積層体１００をセットした状態の概略断面図、（ｂ）は（ａ）において第２の金属板３０の内面３２および第２の治具２００を積層体１００の積層方向から眺めた概略平面図である。 (Third embodiment)
FIG. 4 is a process diagram illustrating a bonding process of the stacked body 100 in the semiconductor device manufacturing method according to the third embodiment of the present invention. FIG. 4A illustrates a state in which the stacked body 100 is set on the jigs 200 and 300. (B) is a schematic plan view of the inner surface 32 of the second metal plate 30 and the second jig 200 as viewed from the stacking direction of the stacked body 100 in (a).

上記したはんだ吸収用の溝８０がプレス加工で形成されるような場合には、当該溝８０に対応する第２の金属板３０の外面３２の部分には、図４（ａ）に示されるように、溝８０の形成による膨らみ８１が存在することが多い。そして、このような膨らみ８１は積層体の寸法公差に影響する。   When the above-described groove 80 for absorbing solder is formed by pressing, the portion of the outer surface 32 of the second metal plate 30 corresponding to the groove 80 is as shown in FIG. In addition, a bulge 81 due to the formation of the groove 80 is often present. Such a bulge 81 affects the dimensional tolerance of the laminate.

本実施形態の接合工程では、第２の治具３００として上記図２に示されるものと同じようなものを採用しているが、特に、本実施形態では、図２に示されるように、第２の治具３００における接触面３１０を、積層体１００の積層方向から眺めたとき溝８０の内周に位置させるようにする。   In the bonding step of the present embodiment, the same jig as shown in FIG. 2 is adopted as the second jig 300. In particular, in the present embodiment, as shown in FIG. The contact surface 310 of the second jig 300 is positioned on the inner periphery of the groove 80 when viewed from the stacking direction of the stacked body 100.

それによれば、接合工程において、第２の金属板３０の外面３２の膨らみ８１が、第２の治具３００における接触面３１０に接触しないため、この膨らみ８１の公差の影響を排除することができる。   According to this, since the bulge 81 of the outer surface 32 of the second metal plate 30 does not contact the contact surface 310 of the second jig 300 in the joining process, the influence of the tolerance of the bulge 81 can be eliminated. .

なお、図４（ａ）に示されるように、本実施形態においても、第２の治具３００における接触面３１０が積層体１００のうち半導体素子１０および金属ブロック４０が積層されている部位と重なる位置に部分的に設けられているため、積層する部品の公差における金属板の反りの影響を低減することができる。つまり、本実施形態は、上記第１実施形態の製造方法に加えて、上記したような接触面３１０と溝８０との位置関係を規定した製造方法を提供するものである。   As shown in FIG. 4A, also in the present embodiment, the contact surface 310 of the second jig 300 overlaps the portion of the stacked body 100 where the semiconductor element 10 and the metal block 40 are stacked. Since it is partially provided at the position, it is possible to reduce the influence of the warp of the metal plate on the tolerance of the components to be laminated. That is, the present embodiment provides a manufacturing method that defines the positional relationship between the contact surface 310 and the groove 80 as described above, in addition to the manufacturing method of the first embodiment.

（第４実施形態）
図５は、本発明の第４実施形態に係る半導体装置の製造方法の要部を示す概略斜視図であり、本実施形態の接合工程における積層体１００を示すものである。 (Fourth embodiment)
FIG. 5 is a schematic perspective view showing the main part of the method for manufacturing a semiconductor device according to the fourth embodiment of the present invention, and shows the laminate 100 in the bonding step of the present embodiment.

上記した各実施形態では、半導体素子１０は１個であったが、複数個であってもよい。図５に示される例では、第１の金属板２０と第２の金属板３０との間に３個の半導体素子１０が設けられている。   In each of the embodiments described above, the number of semiconductor elements 10 is one, but a plurality of semiconductor elements 10 may be used. In the example shown in FIG. 5, three semiconductor elements 10 are provided between the first metal plate 20 and the second metal plate 30.

この場合、上記第１実施形態と同様の積層体形成工程を行うことによって、それぞれの半導体素子１０において、その一面が第１のはんだ層５１を介して第１の金属板２０の内面２１に接合され、他面が第２のはんだ層５２、金属ブロック４０、第３のはんだ層５３を介して第２の金属板３０の内面３１に接合されることは、もちろんである。そして、本実施形態においても、この積層体１００を上記同様の接合工程に供する。   In this case, one surface of each semiconductor element 10 is bonded to the inner surface 21 of the first metal plate 20 via the first solder layer 51 by performing the same stack formation process as that of the first embodiment. Of course, the other surface is joined to the inner surface 31 of the second metal plate 30 via the second solder layer 52, the metal block 40, and the third solder layer 53. And also in this embodiment, this laminated body 100 is used for the same joining process as the above.

この接合工程においては、図示しないが、積層体１００のうちそれぞれの半導体素子１０および金属ブロック４０の存在する部位と重なる位置にて、上記各実施形態と同様に、第２の治具３００の接触面３１０による部分的な接触支持を行う。それにより、本実施形態においても、上記同様に、積層する部品の公差における金属板の反りの影響を低減することができる。   In this bonding step, although not shown in the drawing, the contact of the second jig 300 is performed in the same manner as in each of the above-described embodiments at the position where the semiconductor element 10 and the metal block 40 are present in the stacked body 100. Partial contact support by the surface 310 is provided. Thereby, also in this embodiment, the influence of the curvature of the metal plate in the tolerance of the components to be laminated can be reduced as described above.

特に、半導体素子１０が３個以上設けられている場合には、図５に示されるように、３個の半導体素子１０を同一直線上には配置しないようにすることが望ましい。図５では、図中の両端の２個の半導体素子１０が、仮想線である第１の軸線Ｋ１上に配置されているが、図中の真ん中の半導体素子１０は、仮想線である第２の軸線Ｋ２上に位置しており、当該第１の軸線Ｋ１から外れた位置にある。   In particular, when three or more semiconductor elements 10 are provided, it is desirable not to arrange the three semiconductor elements 10 on the same straight line as shown in FIG. In FIG. 5, the two semiconductor elements 10 at both ends in the figure are arranged on the first axis K <b> 1 that is a virtual line, but the middle semiconductor element 10 in the figure is a second line that is a virtual line. Is located on the axis K2 of the first axis K1, and is located away from the first axis K1.

これは、半導体素子１０が３個以上設けられている場合、もしも３個の半導体素子１０が同一直線上に配置されていると、第２の金属板３０の反りにより３個の接触面のうちの１個にて接触が行われなくなるおそれがあるためである。なお、半導体素子１０が４個以上あってもよいが、その場合には、どの３個を取り上げても、それら３個のものが同一直線上に配置されないようにする。   This is because, in the case where three or more semiconductor elements 10 are provided, if the three semiconductor elements 10 are arranged on the same straight line, the second metal plate 30 warps out of the three contact surfaces. This is because contact may not be performed with one of these. Although there may be four or more semiconductor elements 10, in that case, no matter which three are picked up, those three are not arranged on the same straight line.

（第５実施形態）
図６は、本発明の第５実施形態に係る半導体装置の製造方法における積層体１００の接合工程を示す工程図であり、（ａ）は治具２００、３００に積層体１００をセットした状態の概略断面図、（ｂ）は（ａ）において第２の金属板３０の内面３２、第２の治具２００および保持部材４００を積層体１００の積層方向から眺めた概略平面図である。なお、図６（ｂ）には、半導体素子１０、金属ブロック４０および保持部材４００の外形を破線にて示してある。 (Fifth embodiment)
FIG. 6 is a process diagram illustrating a bonding process of the stacked body 100 in the method for manufacturing a semiconductor device according to the fifth embodiment of the present invention. FIG. 6A illustrates a state in which the stacked body 100 is set on the jigs 200 and 300. FIG. 4B is a schematic cross-sectional view, and FIG. 4B is a schematic plan view of the inner surface 32 of the second metal plate 30, the second jig 200, and the holding member 400 in FIG. In FIG. 6B, the outlines of the semiconductor element 10, the metal block 40, and the holding member 400 are indicated by broken lines.

本実施形態の製造方法では、上記第１実施形態と同様の半導体装置Ｓ１（図１参照）を製造することができる。本実施形態では、上記第１実施形態と同様に、積層体形成工程を行い、第１の金属板２０、第１のはんだ層５１、半導体素子１０、第２のはんだ層５２、金属ブロック４０、第３のはんだ層５３、第２の金属板３０を順次積層してなる積層体１００を形成する。   In the manufacturing method of this embodiment, the same semiconductor device S1 (see FIG. 1) as that of the first embodiment can be manufactured. In the present embodiment, similarly to the first embodiment, the laminated body forming step is performed, and the first metal plate 20, the first solder layer 51, the semiconductor element 10, the second solder layer 52, the metal block 40, A stacked body 100 is formed by sequentially stacking the third solder layer 53 and the second metal plate 30.

次に、本実施形態の接合工程では、積層体１００における第１の金属板２０の外面２２を第１の治具２００に接触させて支持するとともに、第２の金属板３０の外面３２を第２の治具３００に接触させて支持した状態で、各はんだ層５１〜５３を介してはんだ付けを行う。   Next, in the bonding step of the present embodiment, the outer surface 22 of the first metal plate 20 in the stacked body 100 is supported by being brought into contact with the first jig 200 and the outer surface 32 of the second metal plate 30 is Soldering is performed via the solder layers 51 to 53 in a state where the jig 300 is in contact with and supported by the jig 300.

ここで、本接合工程では、図６に示されるように、第１の治具２００および第２の治具３００としては、従来のものと同様に、それぞれの接触面２１０、３１０が、これらに対応する金属板２０、３０の外面２２、３２の全体に接触するように構成されているものを用いる。   Here, in the main joining step, as shown in FIG. 6, as the first jig 200 and the second jig 300, the respective contact surfaces 210 and 310 are formed in the same manner as the conventional one. What is comprised so that the whole outer surfaces 22 and 32 of the corresponding metal plates 20 and 30 may be used.

さらに、本接合工程では、両金属板２０、３０の間において半導体素子１０および金属ブロック４０の外側の近傍に、第３の治具として保持部材４００が介在している。図６では、半導体素子１０の対向する両辺の外側に２個ずつ、合計４個の保持部材４００が設けられている。この保持部材４００は、両金属板２０、３０の内面２１、３１に接触して両金属板２０、３０の間隔を保持するものである。   Further, in the main joining step, a holding member 400 is interposed as a third jig in the vicinity of the outside of the semiconductor element 10 and the metal block 40 between the two metal plates 20 and 30. In FIG. 6, a total of four holding members 400 are provided, two each on the outer side of the opposite sides of the semiconductor element 10. The holding member 400 is in contact with the inner surfaces 21 and 31 of both the metal plates 20 and 30 to hold the distance between the two metal plates 20 and 30.

この保持部材４００としては、とくに形状を限定するものではないが、円柱、角柱などの柱状あるいはブロック状のものにできる。また、保持部材４００の材質としては、両金属板２０、３０、半導体素子１０、金属ブロック４０および各はんだ層５１〜５３よりも熱膨張率の高いものとする。このような保持部材４００の材質としては、アルミニウムなどが挙げられる。   The shape of the holding member 400 is not particularly limited, but may be a columnar shape such as a cylinder or a prism or a block shape. The holding member 400 is made of a material having a higher coefficient of thermal expansion than the two metal plates 20 and 30, the semiconductor element 10, the metal block 40, and the solder layers 51 to 53. Examples of the material of the holding member 400 include aluminum.

そして、このように保持部材４００を介在させた状態で、両金属板２０、３０の間隔を保持しつつ、両治具２００、３００で積層体１００を挟み込んだ状態で、上記同様に、はんだリフローを行い、はんだ付けを行う。それにより、本実施形態の製造方法による半導体装置が完成する。   Then, in the state where the holding member 400 is interposed as described above, the solder reflow is performed in the same manner as described above in a state where the laminate 100 is sandwiched between both the jigs 200 and 300 while maintaining the distance between the two metal plates 20 and 30. Perform soldering. Thereby, the semiconductor device by the manufacturing method of this embodiment is completed.

それによれば、はんだ付けの際には、半導体素子１０および金属ブロック４０の近傍にて保持部材４００により両金属板２０、３０の間隔を保持されるため、実質的に半導体素子１０および金属ブロック４０の存在する部位と重なる部分のみを、両治具２００、３００によって支持した状態で、はんだ付けが行われることになる。   According to this, the distance between the two metal plates 20 and 30 is held by the holding member 400 in the vicinity of the semiconductor element 10 and the metal block 40 at the time of soldering. Soldering is performed in a state where only the portion overlapping with the portion where is present is supported by both jigs 200 and 300.

こうして、本実施形態の製造方法によっても、両金属板２０、３０の反りによる寸法公差を実質的に排除した形となり、積層する部品の公差における金属板の反りの影響を低減することができる。   Thus, even with the manufacturing method of the present embodiment, the dimensional tolerance due to the warpage of both metal plates 20 and 30 is substantially eliminated, and the influence of the warpage of the metal plate on the tolerance of the components to be laminated can be reduced.

さらに、このような保持部材４００による両金属板２０、３０の間隔の保持を行うことにより、各金属板２０、３０の厚さの公差を除外することができ、余剰のはんだ量をより少なくすることができる。なお、この保持部材４００は、両金属板２０、３０の間隔の保持する役割を担うことから、少なくとも２個以上設けることが好ましい。   Further, by holding the distance between the two metal plates 20 and 30 by the holding member 400 as described above, the tolerance of the thickness of each metal plate 20 and 30 can be excluded, and the amount of excess solder is reduced. be able to. In addition, since this holding member 400 plays the role which hold | maintains the space | interval of both the metal plates 20 and 30, it is preferable to provide at least 2 or more.

また、本実施形態では、保持部材４００を、両金属板２０、３０、半導体素子１０、金属ブロック４０および各はんだ層５１〜５３よりも熱膨張率の高いものとすることによって、はんだ付けを行った後に、両金属板２０、３０の間から保持部材４００を取り除きやすくなる。   Moreover, in this embodiment, soldering is performed by making the holding member 400 have a higher coefficient of thermal expansion than the metal plates 20 and 30, the semiconductor element 10, the metal block 40, and the solder layers 51 to 53. After that, it becomes easy to remove the holding member 400 from between the metal plates 20 and 30.

つまり、はんだリフローにより積層体１００は膨張し、その後の冷却により積層体１００は収縮するが、このとき、もしも保持部材４００の熱膨張率が積層体１００の構成部品よりも低いものであると、保持部材４００よりも当該構成部品の収縮度合が大きくなり、保持部材４００を取り外しにくくなる。   That is, the laminate 100 is expanded by solder reflow, and the laminate 100 is contracted by the subsequent cooling. At this time, if the thermal expansion coefficient of the holding member 400 is lower than that of the components of the laminate 100, The degree of contraction of the component becomes larger than that of the holding member 400, and it becomes difficult to remove the holding member 400.

その点、本実施形態のような保持部材４００とすれば、保持部材４００は積層体１００の構成部品よりも熱による膨張・収縮の度合が大きいものとなる。そのため、はんだリフロー後の冷却により、保持部材４００の方が積層体１００よりも収縮が大きくなり、保持部材４００を取り外しやすくなる。   In that respect, if the holding member 400 as in this embodiment is used, the holding member 400 has a greater degree of expansion / contraction due to heat than the components of the laminate 100. Therefore, due to cooling after solder reflow, the holding member 400 is more contracted than the laminate 100, and the holding member 400 is easily removed.

（他の実施形態）
なお、上記各実施形態では、はんだ付けを行う接合工程では、両治具２００、３００で積層体１００を挟み込んだ状態で、３つのはんだ層５１〜５３を同時にリフローしていたが、これに限定されるものではない。 (Other embodiments)
In each of the above-described embodiments, in the soldering joining process, the three solder layers 51 to 53 are simultaneously reflowed with the laminate 100 being sandwiched between the two jigs 200 and 300. However, the present invention is not limited to this. Is not to be done.

たとえば、第１のはんだ層５１および第２のはんだ層５２と第３のはんだ層５３とで融点を変えたものを用い、当該接合工程では、第１のはんだ層５１および第２のはんだ層５２は固化状態を維持したまま、第３のはんだ層５３のみがリフローしてはんだ付けがなされるものであってもよい。   For example, the first solder layer 51, the second solder layer 52, and the third solder layer 53 having different melting points are used, and in the joining step, the first solder layer 51 and the second solder layer 52 are used. May be one in which only the third solder layer 53 is reflowed and soldered while the solidified state is maintained.

また、上記第１〜第４実施形態では、第２の治具３００における接触面３１０のみを、積層体１００のうち半導体素子１０および金属ブロック４０が積層されている部位と重なる位置に設けるとともに、当該積層されている部位と重ならない位置には設けないものとした。   Moreover, in the said 1st-4th embodiment, while providing only the contact surface 310 in the 2nd jig | tool 300 in the position which overlaps the site | part with which the semiconductor element 10 and the metal block 40 are laminated | stacked among the laminated bodies 100, It was not provided at a position where it did not overlap with the laminated part.

これに対して、図７に示されるように、第２の治具３００側ではなく、第１の治具２００における接触面２１０を、積層体１００のうち半導体素子１０および金属ブロック４０が積層されている部位と重なる位置に設けるとともに当該積層されている部位と重ならない位置には設けないものとしてもよい。   On the other hand, as shown in FIG. 7, the semiconductor element 10 and the metal block 40 are laminated on the contact surface 210 of the first jig 200, not on the second jig 300 side. It is good also as what is not provided in the position which overlaps with the site | part which overlaps, and the position which does not overlap with the said site | part laminated | stacked.

この場合、第１の治具２００における接触面２１０に対して、上記第３実施形態のような第２の金属板３０における溝８０との関係を設定することはしないが、上記第１、第２および第４実施形態にて第１の治具３００における接触面３１０に適用したものと同様の構成を、第１の治具２００における接触面２１０に対して適用すればよい。   In this case, the relationship between the contact surface 210 of the first jig 200 and the groove 80 of the second metal plate 30 as in the third embodiment is not set. A configuration similar to that applied to the contact surface 310 of the first jig 300 in the second and fourth embodiments may be applied to the contact surface 210 of the first jig 200.

さらには、この図７に示される接触面２１０を有する第１の治具２００を、上記第１〜第４実施形態における第１の治具２００として適用してもよい。つまり、両方の治具２００、３００における接触面２１０、３１０を、積層体のうち半導体素子１０および金属ブロック４０が積層されている部位と重なる位置に設けるとともに当該積層されている部位と重ならない位置には設けないものとしてもよい。   Furthermore, you may apply the 1st jig | tool 200 which has the contact surface 210 shown by this FIG. 7 as the 1st jig | tool 200 in the said 1st-4th embodiment. That is, the contact surfaces 210 and 310 in both jigs 200 and 300 are provided at positions that overlap the portion where the semiconductor element 10 and the metal block 40 are stacked in the stacked body, and do not overlap the stacked portions. May not be provided.

また、上記実施形態では、金属ブロック４０は、半導体素子１０よりも小さい平面サイズであり、積層体１００のうち半導体素子１０および金属ブロック４０が積層されている部位と重なる位置を決めるときに、小さい方の金属ブロック４０の外形を基準としたが、場合によっては、金属ブロック４０の方が半導体素子１０よりも平面サイズが大きいものであってもよい。   Moreover, in the said embodiment, the metal block 40 is a plane size smaller than the semiconductor element 10, and when determining the position which overlaps the site | part with which the semiconductor element 10 and the metal block 40 are laminated | stacked among the laminated bodies 100, it is small. Although the outer shape of the metal block 40 is used as a reference, the metal block 40 may have a larger planar size than the semiconductor element 10 in some cases.

その場合、上記重なる位置を決めるときは、半導体素子１０の外形を基準とする。つまり、この場合、治具２００、３００における接触面２１０、３１０が積層体１００のうち半導体素子１０および金属ブロック４０が積層されている部位と重なる位置であることとは、積層方向から眺めたとき当該接触面２１０、３１０の一部もしくは全体が半導体素子１０の外形と重なる位置にあることを意味する。   In that case, when determining the overlapping position, the outer shape of the semiconductor element 10 is used as a reference. That is, in this case, the contact surfaces 210 and 310 in the jigs 200 and 300 are positions where the semiconductor element 10 and the metal block 40 are stacked in the stacked body 100 when viewed from the stacking direction. It means that a part or the whole of the contact surfaces 210 and 310 is in a position overlapping the outer shape of the semiconductor element 10.

また、上記した接触面２１０、３１０は、金属板２０、３０の外面２２、３２との接触面積をより小さくするために球面でもよい。   Further, the contact surfaces 210 and 310 described above may be spherical in order to reduce the contact area with the outer surfaces 22 and 32 of the metal plates 20 and 30.

また、上記図２（ａ）、図４（ａ）、図６（ａ）などにおいて、第１の金属板２０および第１の治具２００が上側で、第２の金属板３０および第２の治具３００が下側となっているが、接合工程においては、これとは反対に、第１の金属板２０および第１の治具２００が下側で、第２の金属板３０および第２の治具３００が上側でもよい。   2A, 4A, 6A, etc., the first metal plate 20 and the first jig 200 are on the upper side, and the second metal plate 30 and the second metal plate are on the upper side. Although the jig 300 is on the lower side, in the bonding step, on the contrary, the first metal plate 20 and the first jig 200 are on the lower side, and the second metal plate 30 and the second metal plate. The jig 300 may be on the upper side.

また、上記した各実施形態に示される治具２００、３００は、一度に複数個の積層体１００を処理できるように、多連のものであってもよい。   In addition, the jigs 200 and 300 shown in each of the above-described embodiments may be multiple ones so that a plurality of stacked bodies 100 can be processed at a time.

また、上記図１に示される半導体装置において、さらに、一対の金属板２０、３０の隙間、並びに、半導体素子１０および金属ブロック４０の周囲部分に、樹脂を充填封止するようにしてもよい。この樹脂は、上記接合工程の後に、たとえばエポキシ樹脂等の通常のモールド材料を採用し、トランスファーモールド法によって樹脂封止を行うことにより形成することができる。   Further, in the semiconductor device shown in FIG. 1, a resin may be filled and sealed in the gap between the pair of metal plates 20 and 30 and the peripheral portions of the semiconductor element 10 and the metal block 40. This resin can be formed by adopting a normal molding material such as an epoxy resin after the joining step and performing resin sealing by a transfer molding method.

なお、このように樹脂で封止した場合、第１の金属板２０の外面２２及び第２の金属板３０の外面３２が、それぞれ樹脂から露出するように樹脂モールドすることが好ましく、それにより、金属板２０、３０による放熱性を高めることができる。   In addition, when sealing with resin in this way, it is preferable to resin mold so that the outer surface 22 of the first metal plate 20 and the outer surface 32 of the second metal plate 30 are respectively exposed from the resin, The heat dissipation by the metal plates 20 and 30 can be improved.

以上述べてきたように、上記各実施形態では、半導体素子１０および金属ブロック４０が実装される位置を積層体１００の厚さの基準とし、その位置を、上記治具１００、２００、４００で受けることによって、金属板の反りの公差を除外して組付けできるようにしている。そして、金属板は他の部品と違い外形が大きいため、その反りは積層する部品の公差の中でも最も大きい公差であり、積層公差から当該反りを除外できることは余剰はんだの量を少なくすることができる。   As described above, in each of the above embodiments, the position at which the semiconductor element 10 and the metal block 40 are mounted is used as a reference for the thickness of the stacked body 100, and the position is received by the jigs 100, 200, and 400. Therefore, it can be assembled without the tolerance of warpage of the metal plate. And since the metal plate has a large outer shape unlike other parts, the warpage is the largest tolerance among the tolerances of the laminated parts, and the fact that the warpage can be excluded from the lamination tolerance can reduce the amount of excess solder. .

本発明の第１実施形態に係る半導体装置の概略断面図である。1 is a schematic cross-sectional view of a semiconductor device according to a first embodiment of the present invention. 第１実施形態の製造方法における接合工程を示す工程図であり、（ａ）は治具に積層体をセットした状態の概略断面図、（ｂ）は（ａ）中の第２の金属板の内面および第２の治具の概略平面図である。It is process drawing which shows the joining process in the manufacturing method of 1st Embodiment, (a) is a schematic sectional drawing of the state which set the laminated body to the jig | tool, (b) is the 2nd metal plate in (a). It is a schematic plan view of an inner surface and a second jig. 本発明の第３実施形態に係る半導体装置の製造方法における接合工程の要部を示す工程図である。It is process drawing which shows the principal part of the joining process in the manufacturing method of the semiconductor device which concerns on 3rd Embodiment of this invention. 本発明の第３実施形態に係る半導体装置の製造方法における接合工程を示す工程図であり、（ａ）は治具に積層体をセットした状態の概略断面図、（ｂ）は（ａ）中の第２の金属板の内面および第２の治具の概略平面図である。It is process drawing which shows the joining process in the manufacturing method of the semiconductor device which concerns on 3rd Embodiment of this invention, (a) is a schematic sectional drawing of the state which set the laminated body to the jig | tool, (b) is in (a) It is a schematic plan view of the inner surface of the second metal plate and the second jig. 本発明の第４実施形態に係る半導体装置の製造方法の要部を示す概略斜視図である。It is a schematic perspective view which shows the principal part of the manufacturing method of the semiconductor device which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係る半導体装置の製造方法における接合工程を示す工程図であり、（ａ）は治具に積層体をセットした状態の概略断面図、（ｂ）は（ａ）中の第２の金属板の内面、第２の治具および保持部材の概略平面図である。It is process drawing which shows the joining process in the manufacturing method of the semiconductor device which concerns on 5th Embodiment of this invention, (a) is a schematic sectional drawing of the state which set the laminated body to the jig | tool, (b) is in (a) It is a schematic plan view of the inner surface of the second metal plate, the second jig and the holding member. 他の実施形態における接合工程を示す工程図である。It is process drawing which shows the joining process in other embodiment. 本発明者が試作した製造方法におけるはんだの接合工程を示す工程図である。It is process drawing which shows the joining process of the solder in the manufacturing method which this inventor made as an experiment.

符号の説明Explanation of symbols

１０…半導体素子、
２０…第１の金属板、２１…第１の金属板の内面、２２…第１の金属板の外面、
３０…第２の金属板、３１…第２の金属板の内面、３２…第２の金属板の外面、
４０…金属ブロック、５１…第１のはんだ層、５２…第２のはんだ層、
５３…第３のはんだ層、８０…溝、１００…積層体、
２００…第１の治具、２１０…第１の治具の接触面、
３００…第２の治具、３１０…第２の治具の接触面、４００…保持部材。 10: Semiconductor element,
20 ... 1st metal plate, 21 ... Inner surface of 1st metal plate, 22 ... Outer surface of 1st metal plate,
30 ... second metal plate, 31 ... inner surface of the second metal plate, 32 ... outer surface of the second metal plate,
40 ... metal block, 51 ... first solder layer, 52 ... second solder layer,
53 ... third solder layer, 80 ... groove, 100 ... laminate,
200 ... first jig, 210 ... contact surface of the first jig,
300 ... second jig, 310 ... contact surface of the second jig, 400 ... holding member.

Claims (7)

半導体素子（１０）と、
前記半導体素子（１０）の一面に第１のはんだ層（５１）を介して接合され、電極と放熱体とを兼ねる第１の金属板（２０）と、
前記半導体素子（１０）の他面に第２のはんだ層（５２）を介して接合された金属ブロック（４０）と、
前記金属ブロック（４０）における前記半導体素子（１０）側の面とは反対側の面に第３のはんだ層（５３）を介して接合され、電極と放熱体とを兼ねる第２の金属板（３０）と、を備え、
前記第１の金属板（２０）および前記第２の金属板（３０）は、前記半導体素子（１０）および前記金属ブロック（４０）よりも平面サイズが大きい半導体装置の製造方法において、
前記第１の金属板（２０）、前記第１のはんだ層（５１）、前記半導体素子（１０）、前記第２のはんだ層（５２）、前記金属ブロック（４０）、前記第３のはんだ層（５３）、前記第２の金属板（３０）を順次積層してなる積層体（１００）を形成し、
前記積層体（１００）における前記第１の金属板（２０）の外面（２２）を第１の治具（２００）に接触させて支持するとともに、前記第２の金属板（３０）の外面（３２）を第２の治具（３００）に接触させて支持した状態で、前記各はんだ層（５１〜５３）を介してはんだ付けを行う接合工程を備え、
前記第１の治具（２００）における前記第１の金属板（２０）の前記外面（２２）に接触する接触面（２１０）、および、前記第２の治具（３００）における前記第２の金属板（３０）の前記外面（３２）に接触する接触面（３１０）のうち少なくとも一方の接触面（２１０、３１０）を、前記積層体（１００）のうち前記半導体素子（１０）および前記金属ブロック（４０）が積層されている部位と重なる位置に設けるとともに、前記積層体（１００）のうち前記半導体素子（１０）および前記金属ブロック（４０）が積層されている部位と重ならない位置には設けないようにすることを特徴とする半導体装置の製造方法。 A semiconductor element (10);
A first metal plate (20) joined to one surface of the semiconductor element (10) via a first solder layer (51) and serving as both an electrode and a radiator;
A metal block (40) joined to the other surface of the semiconductor element (10) via a second solder layer (52);
A second metal plate (40) that is joined to a surface opposite to the surface on the semiconductor element (10) side of the metal block (40) via a third solder layer (53), and serves as an electrode and a radiator. 30), and
In the method of manufacturing a semiconductor device, the first metal plate (20) and the second metal plate (30) are larger in planar size than the semiconductor element (10) and the metal block (40).
The first metal plate (20), the first solder layer (51), the semiconductor element (10), the second solder layer (52), the metal block (40), the third solder layer (53), forming a laminate (100) formed by sequentially laminating the second metal plate (30),
While supporting the outer surface (22) of the said 1st metal plate (20) in the said laminated body (100) in contact with the 1st jig | tool (200), the outer surface of the said 2nd metal plate (30) ( 32) including a joining step of performing soldering via the solder layers (51 to 53) in a state where the second jig (300) is in contact with and supported.
The contact surface (210) that contacts the outer surface (22) of the first metal plate (20) in the first jig (200), and the second surface in the second jig (300). At least one contact surface (210, 310) of the contact surface (310) that contacts the outer surface (32) of the metal plate (30) is used as the semiconductor element (10) and the metal of the stacked body (100). Provided at a position that overlaps with the portion where the block (40) is laminated, and at a position that does not overlap with the portion where the semiconductor element (10) and the metal block (40) are laminated in the laminate (100). A method for manufacturing a semiconductor device, characterized in that it is not provided. 前記接合工程において、前記積層体（１００）の積層方向から眺めたとき、前記少なくとも一方の接触面（２１０、３１０）を、前記半導体素子（１０）および前記金属ブロック（４０）のうち平面サイズの小さい方の外形の範囲内に位置させることにより、
前記少なくとも一方の接触面（２１０、３１０）を、前記積層体（１００）のうち前記半導体素子（１０）および前記金属ブロック（４０）が積層されている部位と重なる位置にのみ設けることを特徴とする請求項１に記載の半導体装置の製造方法。 In the joining step, when viewed from the stacking direction of the stacked body (100), the at least one contact surface (210, 310) has a planar size of the semiconductor element (10) and the metal block (40). By positioning it within the smaller outer contour,
The at least one contact surface (210, 310) is provided only in a position overlapping with a portion of the stacked body (100) where the semiconductor element (10) and the metal block (40) are stacked. A method for manufacturing a semiconductor device according to claim 1. 前記少なくとも一方の接触面（２１０、３１０）の幅（Ｗ１）を、前記半導体素子（１０）および前記金属ブロック（４０）のうち小さい方の幅（Ｗ２）よりも小さいものとし、
前記接合工程では、前記少なくとも一方の接触面（２１０、３１０）を、前記積層体（１００）の積層方向から眺めたとき、当該小さい方の幅（Ｗ２）の内部に収まるように位置させることを特徴とする請求項１に記載の半導体装置の製造方法。 The width (W1) of the at least one contact surface (210, 310) is smaller than the smaller width (W2) of the semiconductor element (10) and the metal block (40),
In the bonding step, the at least one contact surface (210, 310) is positioned so as to be within the smaller width (W2) when viewed from the stacking direction of the stacked body (100). The method of manufacturing a semiconductor device according to claim 1, wherein: 前記少なくとも一方の接触面（３１０）は、前記第２の金属板（３０）の前記外面（３２）に接触する前記第２の治具（３００）における接触面（３１０）であり、
前記第２の金属板（３０）の内面（３１）のうち前記金属ブロック（４０）の配置領域の外周には、前記第３のはんだ層（５３）からはみだした余剰のはんだを吸収する環状の溝（８０）が設けられており、
前記接合工程では、前記前記第２の治具（３００）における接触面（３１０）を、前記積層体（１００）の積層方向から眺めたとき、前記溝（８０）の内周に位置させるようにすることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。 The at least one contact surface (310) is a contact surface (310) in the second jig (300) that contacts the outer surface (32) of the second metal plate (30),
On the outer periphery of the arrangement area of the metal block (40) in the inner surface (31) of the second metal plate (30), an annular shape that absorbs excess solder protruding from the third solder layer (53). A groove (80) is provided,
In the joining step, the contact surface (310) of the second jig (300) is positioned on the inner periphery of the groove (80) when viewed from the stacking direction of the stacked body (100). The method of manufacturing a semiconductor device according to claim 1, wherein: 前記半導体素子（１０）は、複数個設けられたものであることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。 5. The method of manufacturing a semiconductor device according to claim 1, wherein a plurality of the semiconductor elements are provided. 6. 前記半導体素子（１０）は３個以上設けられたものであって、３個の前記半導体素子（１０）が同一直線上には配置されていないことを特徴とする請求項５に記載の半導体装置の製造方法。 6. The semiconductor device according to claim 5, wherein three or more semiconductor elements (10) are provided, and the three semiconductor elements (10) are not arranged on the same straight line. Manufacturing method. 半導体素子（１０）と、
前記半導体素子（１０）の一面に第１のはんだ層（５１）を介して接合され、電極と放熱体とを兼ねる第１の金属板（２０）と、
前記半導体素子（１０）の他面に第２のはんだ層（５２）を介して接合された金属ブロック（４０）と、
前記金属ブロック（４０）における前記半導体素子（１０）側の面とは反対側の面に第３のはんだ層（５３）を介して接合され、電極と放熱体とを兼ねる第２の金属板（３０）と、を備え、
前記第１の金属板（２０）および前記第２の金属板（３０）は、前記半導体素子（１０）および前記金属ブロック（４０）よりも平面サイズが大きい半導体装置の製造方法において、
前記第１の金属板（２０）、前記第１のはんだ層（５１）、前記半導体素子（１０）、前記第２のはんだ層（５２）、前記金属ブロック（４０）、前記第３のはんだ層（５３）、前記第２の金属板（３０）を順次積層してなる積層体（１００）を形成し、
前記積層体（１００）における前記第１の金属板（２０）の外面（２２）を第１の治具（２００）に接触させて支持するとともに、前記第２の金属板（３０）の外面（３２）を第２の治具（３００）に接触させて支持した状態で、前記各はんだ層（５１〜５３）を介してはんだ付けを行う接合工程を備え、
前記接合工程では、前記両金属板（２０、３０）の間において前記半導体素子（１０）および前記金属ブロック（４０）の外側の近傍に、両金属板（２０、３０）の内面（２１、３１）に接触して両金属板（２０、３０）の間隔を保持するとともに前記両金属板（２０、３０）、前記半導体素子（１０）、前記金属ブロック（４０）および前記各はんだ層（５１〜５３）よりも熱膨張率の高い保持部材（４００）を介在させた状態で、前記はんだ付けを行うことを特徴とする半導体装置の製造方法。 A semiconductor element (10);
A first metal plate (20) joined to one surface of the semiconductor element (10) via a first solder layer (51) and serving as both an electrode and a radiator;
A metal block (40) joined to the other surface of the semiconductor element (10) via a second solder layer (52);
A second metal plate (40) that is joined to a surface opposite to the surface on the semiconductor element (10) side of the metal block (40) via a third solder layer (53), and serves as an electrode and a radiator. 30), and
In the method of manufacturing a semiconductor device, the first metal plate (20) and the second metal plate (30) are larger in planar size than the semiconductor element (10) and the metal block (40).
The first metal plate (20), the first solder layer (51), the semiconductor element (10), the second solder layer (52), the metal block (40), the third solder layer (53), forming a laminate (100) formed by sequentially laminating the second metal plate (30),
While supporting the outer surface (22) of the said 1st metal plate (20) in the said laminated body (100) in contact with the 1st jig | tool (200), the outer surface of the said 2nd metal plate (30) ( 32) including a joining step of performing soldering via the solder layers (51 to 53) in a state where the second jig (300) is in contact with and supported.
In the joining step, the inner surfaces (21, 31) of the two metal plates (20, 30) are provided between the two metal plates (20, 30) in the vicinity of the outside of the semiconductor element (10) and the metal block (40). ) And the distance between the two metal plates (20, 30) and the two metal plates (20, 30), the semiconductor element (10), the metal block (40) and the solder layers (51-51). 53) A method of manufacturing a semiconductor device, wherein the soldering is performed in a state where a holding member (400) having a higher thermal expansion coefficient than that of (53) is interposed.
JP2006329114A 2006-12-06 2006-12-06 Manufacturing method of semiconductor device Expired - Fee Related JP4765918B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006329114A JP4765918B2 (en) 2006-12-06 2006-12-06 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006329114A JP4765918B2 (en) 2006-12-06 2006-12-06 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2008147218A true JP2008147218A (en) 2008-06-26
JP4765918B2 JP4765918B2 (en) 2011-09-07

Family

ID=39607099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006329114A Expired - Fee Related JP4765918B2 (en) 2006-12-06 2006-12-06 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4765918B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093356A (en) * 2012-11-01 2014-05-19 Toyota Motor Corp Semiconductor device
US10833046B2 (en) 2018-02-13 2020-11-10 Samsung Electronics Co., Ltd. Stack tool for reflow and stack apparatus having the same
JP2020188163A (en) * 2019-05-15 2020-11-19 トヨタ自動車株式会社 Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06134570A (en) * 1992-10-26 1994-05-17 Toyota Motor Corp Parts fitting movable auxiliary tool is soldering
JP2001284525A (en) * 2000-03-30 2001-10-12 Denso Corp Semiconductor chip and semiconductor device
JP2001284510A (en) * 2000-03-30 2001-10-12 Denso Corp Manufacturing method of electrical equipment
JP2002110893A (en) * 2000-10-04 2002-04-12 Denso Corp Semiconductor device
JP2004303900A (en) * 2003-03-31 2004-10-28 Denso Corp Semiconductor device
JP2004303869A (en) * 2003-03-31 2004-10-28 Denso Corp Semiconductor device and its manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06134570A (en) * 1992-10-26 1994-05-17 Toyota Motor Corp Parts fitting movable auxiliary tool is soldering
JP2001284525A (en) * 2000-03-30 2001-10-12 Denso Corp Semiconductor chip and semiconductor device
JP2001284510A (en) * 2000-03-30 2001-10-12 Denso Corp Manufacturing method of electrical equipment
JP2002110893A (en) * 2000-10-04 2002-04-12 Denso Corp Semiconductor device
JP2004303900A (en) * 2003-03-31 2004-10-28 Denso Corp Semiconductor device
JP2004303869A (en) * 2003-03-31 2004-10-28 Denso Corp Semiconductor device and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093356A (en) * 2012-11-01 2014-05-19 Toyota Motor Corp Semiconductor device
US10833046B2 (en) 2018-02-13 2020-11-10 Samsung Electronics Co., Ltd. Stack tool for reflow and stack apparatus having the same
JP2020188163A (en) * 2019-05-15 2020-11-19 トヨタ自動車株式会社 Semiconductor device
JP7172846B2 (en) 2019-05-15 2022-11-16 株式会社デンソー semiconductor equipment

Also Published As

Publication number Publication date
JP4765918B2 (en) 2011-09-07

Similar Documents

Publication Publication Date Title
JP4438489B2 (en) Semiconductor device
JP4702196B2 (en) Semiconductor device
JP5279632B2 (en) Semiconductor module
JP4893303B2 (en) Semiconductor device
US9831160B2 (en) Semiconductor device
JP5414644B2 (en) Semiconductor device
JP2005136018A (en) Semiconductor device
JP6610590B2 (en) Semiconductor device and manufacturing method thereof
JP2009130044A (en) Method of manufacturing semiconductor device
JP2013021371A (en) Semiconductor device and semiconductor device manufacturing method
JP6314433B2 (en) Semiconductor device and manufacturing method thereof
JP4765918B2 (en) Manufacturing method of semiconductor device
JP4888085B2 (en) Manufacturing method of semiconductor device
JP5440427B2 (en) Semiconductor device and manufacturing method thereof
JP2009283656A (en) Semiconductor device and manufacturing method thereof
JP2019083292A (en) Semiconductor device
JP6870249B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP2019083294A (en) Semiconductor device and method for manufacturing the same
JP7176397B2 (en) Semiconductor device and its manufacturing method
JP3823974B2 (en) Manufacturing method of semiconductor device
JP2006190728A (en) Electric power semiconductor device
JP2012186273A (en) Semiconductor device, metal block and manufacturing method of the same
JP2009170702A (en) Semiconductor module
JP2014090016A (en) Power semiconductor module
JP7074046B2 (en) Semiconductor devices and their manufacturing methods

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110530

R151 Written notification of patent or utility model registration

Ref document number: 4765918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees